TW522516B - Semiconductor device and fabrication method thereof - Google Patents

Semiconductor device and fabrication method thereof Download PDF

Info

Publication number
TW522516B
TW522516B TW091101152A TW91101152A TW522516B TW 522516 B TW522516 B TW 522516B TW 091101152 A TW091101152 A TW 091101152A TW 91101152 A TW91101152 A TW 91101152A TW 522516 B TW522516 B TW 522516B
Authority
TW
Taiwan
Prior art keywords
layer
aforementioned
semiconductor device
insulating substrate
soi
Prior art date
Application number
TW091101152A
Other languages
English (en)
Inventor
Kazuhide Koyama
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW522516B publication Critical patent/TW522516B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Description

522516 A7 B7五、發明説明（彳） [發明的技術領域] 本發明係關於在元件分離區域所區分之元件區域形成 MOS電晶體之半導體裝置及其製造方法，特別係關於以 SOI型半導體裝置來抑制雜質對SOI活性層端部之絕緣基 板之擴散的新穎方法。[先前技藝] 近年來，隨著半導體積體電路之微細化的演進，在矽基 板與MOS電晶體間設置絕緣體，以減低基板與接合部 (junction)間之接合電容，進而降低耗電之含矽絕緣體SOI 上外延秒（Silicon On Insulator)構造頗受注目。在此種SOI 型半導體裝置中，係以矽氧化膜為絕緣膜來施行元件間之 分離，故縱使在積體度較高之SOI型半導體裝置中，也可 容易地抑制軟體錯誤及閉鎖超載現象，確保高度的可靠 性，且在SOI構造之積體電路裝置中，由於可減少在元件 區域之雜質擴散層之接合電容，故可降低轉接所產生之充 放電電流’在謀求南速化及低耗電化上，也頗為有利。 在SOI型半導體裝置中，在元件區域形成電晶體之際， 其閘極構造及配線工序等可適用相同於在通常之塊狀矽晶 圓形成電晶體之工序。但如應用以往眾所習知之LOCOS (Local Oxidation of Silicon ;秒局部氧化）法施行SOI型半 導體裝置之元件間分離時，由於場氧化速度有圖案之依存 性，故如使用適用於通常之塊狀矽晶圓之工序時，會有下 列之問題。 以下一面參照圖式，一面將以往之元件分離法予以說明之。 -4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）
裝 η
線 522516 A7 B7 五、發明説明（2 ) 圖6係用於說明以LOCOS法製成之以往SOI型半導體裝 置之元件間分離之半導體裝置之剖面圖。LOCOS氧化膜 111係將圖案化之氮化膜在光罩中選擇地氧化所形成，在 較窄之元件分離區域中，當氧化進行至LOCOS氧化膜到 達埋入氧化膜，使元件間完全分離時，如圖6所示，在較 寬之元件分離區域之LOCOS氧化膜111中，SOI層112受到 來自埋入氧化膜113之轉入氧化作用的影響，在接觸於元 件分離區域之部分會變形成為鳥嘴狀。115為矽基板。當 SOI層112變形時，會助長來自變形部分114之應力（stress) 的畸變，以致於會在SOI層112之元件區域形成結晶缺陷 而導致源極與汲極間發生漏電之問題。另外，隨著電路之 微細化的演進，與通常之塊狀矽晶圓一樣，在LOCOS端 部之尺寸變換差也成問題。 因此，作為減輕LOCOS法之應力問題或尺寸變換差之問 題之SOI型半導體裝置之元件分離方法，STI ( Shallow Trench Isolation ;淺溝槽隔離）法及利用Mesa型分離技術 之元件間分離方法，已成為頗具潛力的方法。 [發明所欲解決之問題] 圖7係表示經STI分離後之SOI型半導體裝置之剖面構造 圖。利用STI分離法將SOI層112加工形成島狀之元件形成 區域後，以STI絕緣膜116將元件分離區域埋入後，利用 化學機械研磨（CMP )使表面平坦化，然後除去元件分離光 罩。117為閘極氧化膜，118為閘極電極。此STI分離法多 半適用於形成厚度50 nm以上之SOI層Π2之SOI型半導體 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 522516 A7 B7 五、發明説明（3 ) 裝置。 圖8係表示經Mesa型分離後之SOI型半導體裝置之剖面 構造圖。利用Mesa型分離技術將SOI層112加工形成島狀 之矽，將侧壁氧化後，除去元件分離光罩，然後導入雜 質，施行閘氧化，再進入閘極電極Π8之形成工序。Mesa 型分離法只要藉選擇地將SOI層112施行分離加工，即可施 行元件區域之分離，適用於SOI層112較薄之SOI型半導 體裝置。 裝 但應用圖7、圖8所示任何一種分離方法時，在SOI層 112内擴散之雜質也都會擴散至其下之埋入氧化膜113 中，其影響會導致在SOI活性層之雜質濃度的降低。另 外，在閘極電極經由熱氧化膜接觸於SOI層之部分112a， 也會在橫方向或斜方向發生擴散，因此活性層之濃度分布 發生變化而變成不均勻，而在該處形成臨限值電壓較低之 寄生MOSFET，其結果，會使整個電晶體之副臨限值特性 產生界限值而有不能獲得優異之斷電特性之問題。 線 本發明之目的在於利用Mesa型分離技術或STI分離法形 成MOSFET時，提供一種可防止在SOI活性層之雜質濃度 之降低及防止寄生MOSFET之形成之SOI構造的半導體裝 置及其製造方法。 [解決問題之手段] 為達成上述目的，本發明提供在元件分離區域所區分之 元件區域形成MOS電晶體之半導體裝置。此半導體裝置 之特徵在於包含絕緣基板；半導體層，其係形成於前述絕 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 522516
緣基板上之元件區域者；及絕緣層，其係以覆蓋前述半導 體層側壁面《万式所形成者；並將氮原子導入於前述絕緣 基板表面之一部分及前述絕緣層者。 又本發明可提供在絕緣基板上之元件分離區域所區分 之元件區域形成MOS電晶體之半導體$置之製造方法。 此：導體裝置之製造方法係包含光罩工序，其係用於形成 在則述絕緣基板上之半導體層中由元件分離區域除去半導 體層之元件分離用光罩者；除去工序，其係用前述元件分 離用光罩由元件分離區域除去半導體層者；氮導入工序， 其係對前述絕緣基板施行氮化氧化處理而將氮原子導入前 述元件區域之半導體層之侧壁面及與前述絕緣基板上之半 導m層接觸之部分者；元件形成工序，其係將雜質導入前 述元件區域之半導體層以形成活性層區域者；及閘極製成 工序，其係在前述元件區域形成氧化膜及電極者。 才木用本發明之製造方法時，在s〇I型半導體裝置中可抑 制雜質對SOI活性層端部之絕緣基板之擴散。 發明之實施形態 以下’參照圖式說明本發明之實施形態。 (第一實施形態） 在第一實施形態中，利用STI法分離形成多數元件區 域。在此元件分離工序中，首先以氮化膜（si3N4)與氧化 膜（Si〇2)之疊層膜作為元件分離光罩，利用蝕刻法由元件 分離區域除去半導體層（SOI層），其次，利用氮化氧化處 理在SOI層側壁面形成氮氧化矽si〇N膜，然後利用STI法 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
裝 訂
線 522516 A7 B7 五、發明説明（5 ) 施行元件分離，最後形成氧化膜及電極而完成MOSFET。 圖1至圖3為說明第一實施形態之工序圖。 (a )元件分離工序（圖1 ) 首先，在矽基板1上形成以埋入氧化膜（Si02) 2為絕緣 基板之SOI層3，使其達到所希望之厚度，例如150 nm。然 後，在SOI層3之表面以6 nm之厚度形成熱氧化膜（Si02)4 ，於其上利用減壓化學汽相沉積（LP-C VD )法形成例如 150 nm 之氮化膜（Si3N4)5。 利用LP-CVD法形成Si3N4膜之條件如下： 裝 氣體：二氯化矽甲烷/ 氨/ 氮（SiH2Cl2/NH3/N2)(=50/200/200 seem)
壓力：70 Pa 基板加熱溫度·· 760QC 其次，利用微影照相與乾式蝕刻工序蝕刻除去元件分離區 域6之氮化膜5與熱氧化膜4而使SOI層3露出。Si3N4/Si02 疊層膜之蚀刻條件如下： 線 氣體：四氟化碳/氬（CF4/Ar)(=100 / 900 seem)
壓力：105 Pa 基板溫度：10°C 射頻功率：600 W 然後除去光阻材料，再利用以氮化膜5為光罩之蝕刻除 去元件分離區域6之SOI層3。SOI層3之蝕刻條件如下： 氣體：八氟化四碳/氧/氬（C4F8/02/Ar)(= 5/4/100 seem) 壓力：5.3 Pa -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 522516 A7 B7 五、發明説明（6 ) 基板溫度：1 〇 °c 射頻功率：400 W (b)氮導入工序（圖2) 利用氮化氧化處理在SOI層3之侧壁面形成厚4 nm之 SiON膜7。此時，氮也被導入接觸於SOI層3之週邊部之 埋入氧化膜（Si〇2) 2中（圖中X符號所示）。在此，Si〇N膜 7之成膜條件如下： 第一步（高溫氧化） 溫度：800 °C 第二步（氮化） 氣體：氧化氮/氮（NO/N2)( = 200/3800 sccm) 溫度：900 °C (c )絕緣層埋人工序（圖3 ) 在包含元件分離區域6之全面上，利用LP-CVD法形成例 如厚300 nm之氧化膜（Si〇2)而後施行退火處理，藉此利用 STI絕緣層8埋入除去SOI層3後之元件分離區域，元件分 離區域以外之C VD氧化膜則利用化學機械研磨（CMP)除 去。其次，利用HOT磷酸之濕式蝕刻處理除去元件區域中 用LP-CVD所形成之氮化膜5。用LP-CVD形成Si02膜之條 件如下： 氣體：甲矽烷/'氧/氮（SiH4/02/N2)( = 250/250/10〇sccm) 壓力：13.3 Pa 基板加熱溫度：520 °C 又，Si02之退火處理條件如下： -9 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
装 訂
線 522516 A7 B7 五、發明説明（7 ) 退火溫度：1000 °C 退火時間：30 min 另夕卜，Si02之化學機械研磨（CMP )條件如下： 研磨壓力：300 g/cm2 定盤轉速：30 rpm 研磨頭轉速：3 0 rpm 研磨墊·· IC-100(商品名稱） 漿液狀研磨劑··氫氧化銨（NH4OH )底材（含煙霧化之二 氧化矽）
流量：100 cc/min 溫度：25〜30°C (d )臨限值電壓Vth調整工序（圖3 ) 將各種雜質導入元件區域之SOI層3以施行MOSFET溝道 體部之臨限值電壓Vth之調整，然後施行稀氫氟酸處理， 以除去SOI活性層區域所殘留之熱氧化膜4。 (e )閘極製成工序（圖3 ) 在元件區域之SOI層3以特定之圖案形成閘極氧化膜9 後，形成多晶矽膜，再利用蝕刻加工形成特定形狀之閘極 電極1 0，然後導入必要之雜質以形成源極、汲極而完成 SOI型MOSFET。多晶矽之成膜條件如下： 氣體：甲石夕垸 / 氮 / 氦（SiH4/N2/He ) ( = 100/200/400 seem ) 壓力：70 Pa
基板加熱溫度：610°C 另外，多晶矽之蝕刻條件如下： -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 522516 A7 __B7_ 五、發明説明（8 ) 氣體：三氟氯化碳/六氟化硫（C2C13F3/SF6)( = 60/10 seem) 壓力：1.3 Pa
基板溫度：2 0 °C
射頻功率：150 W 在以上之工序（a)至（e)所構成之第一實施型態中，將 STI元件分離技術應用於150 nm程度之厚度之SOI層3時， 由於可將氮導入接觸於SOI層3之侧壁面之部分、及接觸 於SOI層3週邊之埋入氧化膜2而形成SiON膜7，故在閘極 電極1 0由SOI活性層區域至元件分離區域之境界區域，可 避免SOI活性層區域部之雜質擴散至埋入氧化膜2中，因 此可抑制因雜質濃度之降低而引起臨限值電壓較低之寄生 M0S電晶體的形成。 (第二實施型態） 在第二實施型態中，利用Mesa型分離法施行元件分離而 分離形成多數元件區域。在此元件分離工序中，以氮化膜 (Si#4)與氧化膜（Si02)之疊層膜作為元件分離光罩，利用 触刻法由元件分離區域除去半導體層（SOI層）而分離成 Mesa型，其次，利用氮化氧化處理在s〇l層侧壁面形成氮 氧化矽SiON膜，最後形成氧化膜及電極而完成M0SFET。 圖4矽表示經Mesa型分離後之SOI型半導體裝置之剖面 構造圖。 (a)元件分離工序（圖4) 首先，在矽基板1 1上形成以埋入氧化膜（Si〇2广1 2為絕緣 基板之SOI層1 3，使其達到所希望之厚度，例如3〇 nm。 -11 - 本紙張尺度適用巾ϋ S家標準(CNS) A4規格(21GX 297公董)"" 一 裝 訂
線 522516 A7 -------^__ 五、發明説明（9 ) 然後’在SOI層13之表面以6 nm之厚度形成熱氧化膜 (Si〇2)，於其上利用減壓化學汽相沉積（Lp-Cvd )法形成 例如100 nm之氮化膜（Si#4) 5。利用LP-CVD法形成Si3N4 薄膜之條件與第一實施形態相同。 再與STI法之情形同樣地，蝕刻除去元件分離區域6之氮 化膜5與熱氧化膜4使SOI層3露出，並除去元件分離區域6 之SOI層3。 (b)氮導入工序（圖4) 利用氮化氧化處理在SOI層1 3之侧壁面形成厚4 nm之 SiON膜14。此時，氮也被導入接觸於501層13之週邊部 之埋入氧化膜（Si〇2) 12中（圖中X符號所示）。在此，si〇N 膜1 4之成膜條件第一步、第二步均與第一實施形態相 同’其後，元件區域之Si#4膜1 4被HOT磷酸之濕式蚀刻 處理所除去。 (c )臨限值電壓vth調整工序（圖4 ) 將各種雜質導入元件區域之SOI層1 3以施行M0SFET溝 道體部之臨限值電壓Vth之調整，然後施行稀氫氟酸處 理’以除去SOI活性層區域所殘留之熱氧化膜。 (d )閘極製成工序（圖4 ) 在元件區域之SOI層1 3以特定之圖案形成閘極氧化膜i 5 後’形成多晶矽膜，再利用蝕刻加工形成特定形狀之閘極 電極1 6，然後導入必要之雜質以形成源極、汲極而完成 SOI型M0SFET。多晶矽之成膜條件及蝕刻條件與第一實 施形態相同。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 522516 A7 B7 五、發明説明（10 ) 圖5係表示在元件分離光罩除去前，在S〇I層之侧壁面 形成Si3N4所形成之侧壁之情形。 在此，在上述（b)氮導入工序後，利用Lp_cvD法形成5〇 nm之氮化膜（Si#4)並施以蚀刻處理，以便以覆蓋s 〇 j層 1 3之側壁面之SiON膜1 4之方式形成SbN4側壁i 7。此時， Si3N4膜之蝕刻條件如下： 氣體··四氟化碳 / 氬（CF4/Ar)( = 50/950 sccm) 壓力：105 Pa
基板 >盈度· 1 0 C
射頻功率：200W 裝 線 在以上之工序（a)至（d)所構成之第二實施型態中，將 Mesa型元件分離技術應用於薄的SOI層時，由於可將氮導 入接觸於SOI層1 3之侧壁面之部分、及接觸於s〇i層週邊 之埋入氧化膜1 2而形成SiON膜1 4，故在閘極電極1 6由 soi活性層區域至元件分離區域之境界區域，可避免S0I 活性層區域部之雜質擴散至埋入氧化膜中，因此可抑制因 雜質濃度之降低而引起臨限值電壓較低之寄生M0S電晶 體的形成。
再者，SOI型丰導體裝置之基板、元件分離光罩、各種 絕緣層等並不限定於上述實施形態所述之材料，例如基板 不限定於上述實施形態所使用之矽基板，也可使用各種半 導體基板；又，作為構成SOI構造之絕緣基板之絕緣層， 在此雖使用Si02所形成之埋入氧化膜，但也可使用Si3N4、 SIN ’或此等之疊層膜，甚至於再附加Si〇2、si〇N、SiOF -13- 本紙張尺度適财_家標準(CNS) Μ規格㈣〉〈挪公爱) 522516 A7 B7 五、發明説明（”） 等化合物之絕緣材料之疊層膜。 [發明之功效] 如以上所述，採用本發明之半導體裝置之製造方法時， 由於在SOI型半導體裝置中可抑制雜質對SOI活性層端部 之絕緣基板之擴散，因此可抑制因電晶體邊緣部之雜質濃 度之降低所引起臨限值電壓較低之寄生MOS電晶體的形 成，藉以改善整個電晶體之副臨限值特性，提供斷電特性 優異之半導體裝置。 [圖式之簡單說明] 圖1係表示用於說明第一實施形態之元件分離工序之半 導體裝置之剖面圖。 圖2係表示用於說明第一實施形態之氮導入工序之半導 體裝置之剖面圖。 圖3係表示用於說明第一實施形態之絕緣層埋入工序、 元件形成工序及閘極製成工序之半導體裝置之剖面圖。 圖4係表示經Mesa型分離後之SOI型半導體裝置之剖面 棒造圖。 圖5係表示在SOI層之侧壁面形成Si3N4所形成之側壁之 SOI型半導體裝置之剖面構造圖。 圖6係表示用於說明利用LOCOS法所製成之以往SOI型 半導體裝置之元件間分離之半導體裝置之剖面圖。 圖7係表示用於說明以往利用STI型分離法所製成之SOI 型半導體裝置之元件間分離之半導體裝置之剖面圖。 圖8係表示用於說明以往利用Mesa型分離法所製成之 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝
522516 A7 B7 五、發明説明（12 ) SOI型半導體裝置之元件間分離之半導體裝置之剖面圖。 [元件符號之說明] 1，11…矽基板、2，12…埋入氧化膜、3，13... SOI層、 4 ...熱氧化膜（Si02)、5…氮化膜（Si3N4)、6 ...元件分離區 域、7 ... SiON膜、8 ... STI絕緣層、9，15...閘極氧化膜、 10，16...閘極電極 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 申請專利 範圍 經濟部智慧財產局員工消費合作社印製 ”種半導體裝置’其係在由元件分離區域所區分之元件 區域形成MOS電晶體者，其特徵在於包含： 絕緣基板； 半導體層，其係形成於前述絕緣基板上之元件 者；及 絕緣層，其係以覆蓋前述半導體層側壁面之方式所形 成者； / 且則逑絕緣基板表面之一部分及前述絕緣層中導入有 氮原子者。 •如申凊專利範圍第1項之半導體裝置 層為碎層者。 3·如申請專利範圍第i項之半導體裝置，其中在前述絕緣 層中形成有SiON膜者。 4·如申請專利範圍第丨項之半導體裝置，其中前述絕緣基 板為形成在石夕基板上之秒氧化膜者。 5·如申請專利範圍第丨項之半導體裝置，其中前述絕緣層 包含矽氧化膜者。 種半導體裝置之製造方法，其係在前述絕緣基板上之 元件分離區域所區分之元件區域形成M〇s電晶體者，其 特徵在於包含·· 光罩工序’其係用以形成從前述絕緣基板上之半導體 層中由元件分離區域除去半導體層之元件分離用光罩者； 除去工序’其係利用前述元件分離用光罩由元件分離 區域除去半導體層者； 區域 其中前述半導體 (請先閱讀背面之注意事項再填寫本頁)
    -16- 本紙張尺二適用中國國家標準（CNS)A4規格（210 X 297公爱） 522516 A8 B8 C8 D8 、申請專利範圍 氮導入工序，其係對前述絕緣基板施行氮化氧 而將氮原子導入接觸於前述元件區域夕坐 ， /千I組層之侧壁 面及前述絕緣基板上之半導體層之部分者· 元件形成工序，其係將雜質導入前述元件區域之半 體層以形成活性層區域者；及 閘極製作工序，其係在前述元件區域形成氧化膜及電 極者。 ^ 7·如申請專利範圍第6項之半導體裝置之製造方法，其中 前述絕緣基板上之半導體層為矽，且包含在前述元件區 域之半導體層之侧壁面形成Si〇N膜之工序者。 8 ·如申請專利範圍第6項之半導體裝置之製造方法，其中 在前述氮導入工序之後，以絕緣層埋入經除去前述半導 體層後之元件分離區域，再施以平坦化處理者。 9.如申請專利範圍第6項之半導體裝置之製造方法，其中 在前述氮導入工序之後，除去前述元件分離用光罩而施 行Mesa型元件分離者。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）
TW091101152A 2001-02-01 2002-01-24 Semiconductor device and fabrication method thereof TW522516B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001025273A JP5194328B2 (ja) 2001-02-01 2001-02-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW522516B true TW522516B (en) 2003-03-01

Family

ID=18890298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091101152A TW522516B (en) 2001-02-01 2002-01-24 Semiconductor device and fabrication method thereof

Country Status (5)

Country Link
US (1) US6664165B2 (zh)
JP (1) JP5194328B2 (zh)
KR (1) KR100839894B1 (zh)
TW (1) TW522516B (zh)
WO (1) WO2002061846A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4907839B2 (ja) * 2003-03-26 2012-04-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4397248B2 (ja) * 2004-02-20 2010-01-13 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
FR2872958B1 (fr) * 2004-07-12 2008-05-02 Commissariat Energie Atomique Procede de fabrication d'un film mince structure et film mince obtenu par un tel procede
JP4499623B2 (ja) * 2005-06-28 2010-07-07 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
JP5428121B2 (ja) * 2005-09-30 2014-02-26 セイコーエプソン株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550457B2 (ja) * 1992-01-24 1996-11-06 日本電信電話株式会社 Ｓｏｉ型半導体装置の製造方法
JPH07273188A (ja) * 1994-03-31 1995-10-20 Canon Inc 半導体装置及びその製造方法
EP0905789A4 (en) * 1996-06-14 1999-08-25 Mitsubishi Electric Corp SEMICONDUCTOR COMPONENT HAVING SILICON-ON-INSULATION STRUCTURE AND METHOD OF MANUFACTURING SAME
US6225151B1 (en) * 1997-06-09 2001-05-01 Advanced Micro Devices, Inc. Nitrogen liner beneath transistor source/drain regions to retard dopant diffusion
US5972777A (en) 1997-07-23 1999-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming isolation by nitrogen implant to reduce bird's beak
JP3064994B2 (ja) * 1997-10-31 2000-07-12 日本電気株式会社 半導体装置及びその製造方法
US6229184B1 (en) * 1999-02-16 2001-05-08 Advanced Micro Devices, Inc. Semiconductor device with a modulated gate oxide thickness
JP2000269320A (ja) * 1999-03-18 2000-09-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
TW580730B (en) 2001-03-09 2004-03-21 Macronix Int Co Ltd Method of forming a silicon oxide layer with different thickness using pulsed nitrogen plasma implantation

Also Published As

Publication number Publication date
US20030104661A1 (en) 2003-06-05
KR20020081462A (ko) 2002-10-26
US6664165B2 (en) 2003-12-16
WO2002061846A1 (fr) 2002-08-08
JP2002231957A (ja) 2002-08-16
JP5194328B2 (ja) 2013-05-08
KR100839894B1 (ko) 2008-06-20

Similar Documents

Publication Publication Date Title
CN111933689B (zh) 一种半导体结构及其制造方法
US6133093A (en) Method for forming an integrated circuit
US6320228B1 (en) Multiple active layer integrated circuit and a method of making such a circuit
US7202123B1 (en) Mesa isolation technology for extremely thin silicon-on-insulator semiconductor devices
TWI690025B (zh) 絕緣體上半導體基底、其形成方法以及積體電路
US20220367271A1 (en) Semiconductor device and method for fabricating the same
US20130026573A1 (en) Body contact soi transistor structure and method of making
US8501585B2 (en) Manufacturing method of semiconductor device
US20030209760A1 (en) Semiconductor integrated circuit and method of fabricating the same
TW522516B (en) Semiconductor device and fabrication method thereof
JP2004172325A (ja) 半導体装置の製造方法
US7316979B2 (en) Method and apparatus for providing an integrated active region on silicon-on-insulator devices
JPH09293873A (ja) 半導体装置及びその製造方法
US11114331B2 (en) Method for fabricating shallow trench isolation
US20020090763A1 (en) Method of forming a substrate contact electrode in a SOI wafer
JP4472434B2 (ja) 半導体装置の製造方法
JP2005353892A (ja) 半導体基板、半導体装置及びその製造方法
KR100510772B1 (ko) 반도체용 실리콘 온 인슐레이터 기판의 형성 방법
US11257711B1 (en) Fabricating method of transistors without dishing occurred during CMP process
TWI783413B (zh) 半導體裝置的形成方法
JP2002222956A (ja) 半導体装置の製造方法
JP2002158357A (ja) Ｓｏｉ型半導体装置及びその製造方法
KR19990013335A (ko) 반도체 소자와 반도체 소자 제조 방법
JP2007123689A (ja) 半導体装置および半導体装置の製造方法
JP2002237601A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees