TW519862B - Inverted micro-vias - Google Patents
Inverted micro-vias Download PDFInfo
- Publication number
- TW519862B TW519862B TW091113923A TW91113923A TW519862B TW 519862 B TW519862 B TW 519862B TW 091113923 A TW091113923 A TW 091113923A TW 91113923 A TW91113923 A TW 91113923A TW 519862 B TW519862 B TW 519862B
- Authority
- TW
- Taiwan
- Prior art keywords
- initial
- layer
- thin layer
- dielectric thin
- scope
- Prior art date
Links
- 239000011888 foil Substances 0.000 claims abstract description 56
- 239000002131 composite material Substances 0.000 claims abstract description 34
- 239000002243 precursor Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 31
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000009713 electroplating Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 2
- 238000003475 lamination Methods 0.000 claims 1
- 230000005499 meniscus Effects 0.000 claims 1
- 238000001465 metallisation Methods 0.000 claims 1
- 238000012856 packing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 79
- 238000005516 engineering process Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 238000010276 construction Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000002079 cooperative effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 241001122767 Theaceae Species 0.000 description 2
- 238000002679 ablation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000013440 design planning Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000010437 gem Substances 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
Description
經濟部智慧財產局員工消費合作社印製 519862 A7 B7 五、發明說明(i ) 倒設型微通路 發明背景 1. 發明領域 [0001] 本發明係與印刷電路板(PCB)之製造有關, 且更特別地與增加利用微通路以提高電路板的功能性質有 關。 2. 相關技藝的說明 [0002] 對於在印刷電路板裡減少在表面設置之元件 的大小是有持續地需要性。利用高密度的相互連接可提高 在印刷電路板裡面的印刷電路板和該等元件之間功能性匹 配性質。 [0003] 今日的微通路技術現在正侷限電路設計的持 續微型化,並增加具有能有效地設置之用於發出最適宜信 號的功能之被動元件的需要。受到微通路的大小、銲接墊 和線寬所侷限的工業,限制了外層表面的有效使用極限。 在組合期間關額外的複雜度係與該裝置的精細節距技術與 成功的附接過程有關。部份由於施以焊接的球體之課題和 材料無法匹配,僅使用”層組式構建(building-up)’’技術 的是不足的。使用構建的技術的潛在缺點,可能係起因於 由於熱膨脹係數不一致而在内部-連接區域中導致之高電 阻開口 (幽靈開口; ghost opens)、對於信號完整性的課 題和在該網路中被動元件要與其他元件的緊密接近的需 求。同時,在印刷電路板的外層上之電路佈線和間隔寬度 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------· -4- A7 A7 B? 五、發明說明( 限制、機械鑽孔的直徑與微 ^ w r ^^ ^ 、略的大小,侷限了對於元件 衣置即距見度為0·5公釐邀 ΓΠΠΠΛ1 ^ ^ 、季乂小之持續縮小的需求。 [00〇4]持績需要將微通 止、 略的大小減少至3mils (75微 /、)和之上。然而,對於在〜 4:δ σ ^ ^ θ則使用的構建程序中減少這 頒尺寸的大小,會在電鍍課題 崎本身上有困難。結果,許多 的GEM,S已經採用一中間的高密度相互連接作用’以在 遠糸統卡的最終組合中加以補償。舉例來說,多晶片模組 已經有被利用。這可能會是昂貴且對於封裝是多餘層次, 而會增加費用並且減低電氣效能。 [0005] 使用微通路的_個實施例係被揭露在核發給 B.K· Applet等人之美國專利第6,29〇,86〇號中。此專利 揭示-運料永久光造影的介電材料的構建技術,以藉由 雷射燒蝕、電漿燒蝕或機械鑽孔的技術來製造]微通路。 [0006] 核發給D.A· Hanson的美國專利第5,863,446 號 '揭示一種用來確定藉由提供數個交互設置的介電層和 導體層之層合基材的基準偏移的方法。 [0007] 核發給 L· Zhang等人之美國專利第 6,0 3 9,8 8 9號’揭路一種在一可挽性基材任一邊上所形成 之電路元件間,形成傳導性通路的方法。在一具體例中, 該創新的方法係自一每個側邊均設置有一層銅的可撓性薄 膜聚醯胺基材開始。 [0008] 頒發給 M_ Gaku等人的美國專利第 6,280,641號,揭示一種具有用於傳導之微通路孔洞的印 刷線路板與製造微通路孔洞的方法。該方法包含提供一塗 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) -------— — — — — — · I I I I I I 1 訂 — — — — — — —-- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局負工消費合作社印製 519862 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明( 層或薄層,其係為包含有體積之3至97%的選自以下 群組之物質的有機物質:具有至少9〇(rc的熔點與至少 300 kJ/摩爾的鍵結能之金屬化合物粉末、碳粉或金屬粉 末,以作為具有至少二個銅層之包覆銅的層合物的最外 層,或是在氧化銅箔之後提供—塗料或薄層以作為一最外 層。該塗層或薄層係以20到60 mJ/脈衝輸出的二氧化 碳氣雷射來加以輻射照射。 [0009] 所有上述的參考文獻都揭示了微通路的建構 順序。 發明概要 [0010] 在較一見義的態樣中,本發明係為一印刷電 路板(PCB)的前驅元件結構(以及形成該前驅元件的方 法)。該前驅元件結構包含一初始的複合薄層,其具有初 始上箔片層、初始的下箔片層與界於其等之間的初始介電 薄層'。該初始的複合薄層具有所需要的材料組合。該初始 的上箔片層,最終係用來作為印刷電路板的外表面層。該 初始的下羯片層具有-在其中形成之延伸通過初始介電薄 層至該初始上箱片層的下表面之初始微通路孔洞。一初始 電氣傳導層係被形成在該界定初始微通路孔洞之初始介電 薄層的表面上。因此,一初始電氣傳導路徑係利用這些·, 倒設型微通路”,而自該初始上箔片層形成至該初始下蓋 上箔片層 [0011] 在典型的應用方式中,此種前驅元件結構係 藉著添加由此種”層組式構建”方法所提供的倒設型微通 本紙張&適财關織準(CNS)A4規格 (請先閱讀背面之注意事項再填寫本頁) ·11111 經濟部智慧財產局員工消費合作社印制衣 519862 A7 . B7 五、發明說明(4 ) 路來增大。這提供用於結合所需要之電阻和電容裝置的基 礎。 [0012] 本發明緩解許多工業上的缺點。減少積體電 路元件大小的需求與對於較高數量的1/0裝置以及持續-增加的與他們等量之相互連接作用的需求,已經超過印刷 電路板工業的設計和製造能力。此外,高速微處理機的增 加引起今日對於印刷電路板設計的耦合、串音、EMI和 訊號完整性之困境。這些困境通常是該被組裝的印刷電路 板的相互連接和功能操作上的問題。許多具缝隙的平台係 被製成具有被動元件的中間裝置,以供在該組裝印刷電路 板中進行訊號功能。如在下面所將要描述的,所需要的材 料和適當的控制可施加到印刷電路板的製造本身,以最終 解決並提供改良的線路密度,而使積體電路至印刷電路板 的模造和設計更有效率。 [0013] 當參考該等伴隨的圖式時,其他的目的、優 點與新穎的特徵將會由下列之本發明的詳細描述,而變成 的更加明顯。 圖式簡要說明 [0014] 第1圖係為依據本發明的原理中之形成一印 刷電路板的前驅元件結構之方法的起始步驟中,在初始的 複合片中形成初始微通路孔洞的橫截面剖視圖。 [0015] 第2圖係為本發明的方法中下一個步驟的橫 截面剖視圖,其中一初始的電氣傳導層係被造形以提供一 初始電氣傳導路徑。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^--------^---------線 (請先閱讀背面之注意事項再填寫本頁) 519862 14 通 A7 五、發明說明(_ [0016] 帛3圖例示說明在第i圖之前驅元件形成 額外的層次組合之的初始步驟中,添加一第二介電薄層和 第二箔片層。 [0017] 第4圖例示說明延伸通過第二複合薄層與通 過第一複合薄層的第二微通路孔洞的形成。 [0018] 帛5圖例示說明一第二電氣傳導層的形成。 [0019] 第6圖顯示印刷電路板的一個具體例,其具 有-核心層與-前驅元件結構組合,該印刷電路板也包括 有植入的被動元件與外部的島形區域(land f〇rmati〇ns)。 [0020] 在圖式各處相同的部件或元件係以相同的元 件標號來指定。 發明的詳細說明 [0021] 現在參考該等圖式和標示於其上之參考標 號,第1圖例示說明形成本發明前驅元件結構的第一的 步驟。提供-包括有初始上箱片層12、初始的下箱片層 與界於其等之間的初始介電薄層16之初始複合薄層,% 常被標示為10。該初始複合薄層具有一基於該元件和其 功能的設計所需之材料。舉例來說,數位訊號、射頻信號、 類比訊號與微波頻率,為求訊號完整性需要嚴密控^ 和電容之阻抗和耦合技術的不同控制。該初始上箔片層以 最終將作為印刷電路板的外層來使用,如同在下述中9所= 細描述者。 Η [0022] 1¾初始上箔片層和下箔片層係典型地由鋼或 是銅與鎳結合之合金來形成。任擇地,這些薄層可以包含 本紙張尺度適用中國國家標準(CNS〉A4規格⑵Q χ视公爱- I ^ --------^---------— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 阻 12 經濟部智慧財產局員工消費合作社印製 519862 A7 . B7 五、發明說明(6 ) 用來作為電阻之添加有聚合物的銅。適當的箔材料係可以 商業地由,例如Gould電子公司以為TCRTM商標來行 銷者。TCRTM箔是一種銅箔,其具有積體整薄膜電阻器。 該箔片層的厚度係典型地在大約12至35微米的範圍。 [0023] 該介電薄層16可以是例如一薄聚醯亞胺薄 膜,譬如該Gould電子公司以TCCTM為商標來行銷 者。另外的可能之薄層16可以例如是杜邦公司電子公司 以Thermount™在市場上銷售者0 [0024] —初始微通路孔洞18係被形成在該初始下 箔片層中。孔洞18延伸通過該初始介電薄層質至該初始 上箔片層的下表面20。此倒設型微通路能具有一大約與 現今工業標準的152微米(6 mil)相同的直徑。對於不 斷增加之小型化需求,其傾向於要減少微通路直徑至75 微米(3 mil)。此種需求是由於電鍍寬高比被現今的電鍍 技術所阻礙。如同將會在下述中解釋的,本發明將會減輕 此需求。 [0025] 初始微通路孔洞18可以藉由傳統技術來形 成,例如1) U.V.雷射燒蝕技術或2)在銅薄層中蝕刻一 窗口,接著以電漿或C02雷射來燒蝕的該介質層。 [0026] 現在參照第2圖,一初始電氣傳導層24係 在該界定一初始微通路孔洞18之初始介電薄層16上形 成。因此,一初始電氣傳導路徑係自該初始上箔片層12形 成該初始下箔片層14。該初始電氣傳導層可以藉由例如 化學地施加一電解銅的種源層來形成。另一種方法可能包 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 519862 A7 B7 五、發明說明( =例如藉著利用石墨,或其他的元素而 ;來施加一種源層。然後-個銅層可被電鍵到-所需:; 度。該初始電氣僂莫爲n y 卞 V θ 24係延伸至該初始下箔片層14 ’下表面以形成—初始電氣傳導性相互連接25。 ’7]目而开)成一所產生的前驅元件結構,其被標 = 21。此前驅元件結構21包含該初始複合薄層川包 :有在其巾形成的初始微通路孔洞18和該初始電氣傳導 曰24,其形成該初始電氣傳導路徑。 [=8] b同將會在下述中討論的,在一典型的應用 ,此刖驅讀結構21是較佳地藉由料的微通 力”現在參照第3圖通常標示為26之第二複合薄 被附Λ至該初始下箱片層14。該第二的複合薄層% 一介電薄層28和—與其相附接之第二下箔片層 3〇。_二介電薄層28係被附接至該初始電氣 連接25.
[〇〇29]現在茶照第4圖’一第二微通路孔洞κ係 破形成。該第二微通路孔洞32係延伸通過該第二介電薄 = 28、通過該初始電氣傳導相互連接&經過該初始下 >白片層14並經過該初始介電薄層16而通到初始上箱片 層12的下表面。 斤[〇〇30]現在茶照第5圖’ 一第二電氣傳導層%係 在第二的介電薄層28表面之上形成’且該初始介電薄層 16界定該第二的微通路孔洞32。因此,—第二電氣傳導 路徑係自初始上H片層12形成至該第二下$片層3〇。 本紙張尺度翻中關家標準(CNS)A4規格⑵Q χ 297公『 -10· 經濟部智慧財產局員工消費合作社印製 519862 五、發明說明(8 ) 料導層延伸至該第二下^層30的下表面,以形成_ 第二電氣傳導才目互連接36。因此,形成了通常被標示為% 之擴增的前驅元件。 、[0031]上述的其中形成倒設型微通路之此種"嵌入 弋構建方法可以依照需要重複施行以提供額外的層 次。雖然沒有在上述中討論,基礎箱片層的典型姓刻步驟 係在上述之適當的步驟中,以熟於此藝者所了解的方式提 供。 [0032] 現在參照第6圖,施行本發明的方法以形 成-完成的、互相連接之印刷電路板設計,通常如圖示中 被標示為4〇者。在這個實施例中,核心結構42係由數 個以前驅元件結構38所結合之核心所組成。此外,其顯 示了最終的該島44和傳統的通孔通路私。 [0033] 如第6圖’客戶設計和元件設計規劃可以 說明電阻裝置(内部和外部兩者)與電容介電質可以被併 入厶中R和C 兩個字母所示。所需要的架構可 以包含例如有適當訊號、基層、能量層與其等之混合物。 舉例來說,電阻裝置可以由厚薄膜材料所形成。 [0034]本發明有助於積體電路技術與印刷電路板製 造技術之整合。其提供用於焊料連接的平台。除了使該组 合的缺點最小化之外,亦包含了與所需要的材料結合以在 組合中減低造價之使積體化功能與信號速率更有效率的其 他優點。賴需要的材料和適#的控制可以被輕易地提 供。此外,電阻和電容的輕合可以針對個別設計而改變。 表紙張尺度適用中國國家標準(CNS)A4規格 Μ--------訂---------^ (請先閱讀背面之注意事項再填寫本頁) -11- 經濟部智慧財產局員工消費合作社印製 Α7 ^-------^___ 五、發明說明(9 ) [0035]明顯地,依照上述的教示内容,本發明的許 多修改和變化是可能的。因此,可以了解的是在隨附的申 請專利範圍中,本發明係可用除了在此特別描述者之外的 其他方式來實施。 元件標號對照表 10 初始複合薄層 30 第二下箔片層 12 初始上免片層 32 第—微通路孔洞 14 初始下f白片層 34 第二電氣傳導層 16 介電薄層 36 第二電氣傳導性相互 連接 18 初始微通路孔洞 38 擴增的前驅元件。 20 初始上箔片層的下表面 40 完成的、互相連接之 印刷電路板設計 24 初始電氣傳導層 42 核心結構 25 初始電氣傳導性相互連 '接 44 電鍍島 26 第二複合薄層 46 傳統的通孔通路 28 第二介電薄層 [0036]所請求並需要以專利保護的有: 本紙張尺度巾關家標準灿Α4規格(210 X 297公髮) ^ J.----裝--------訂---------— I (請先閱讀背面之注意事項再填寫本頁) 12-
Claims (1)
- 519862 A8 B8 C8 _____ D8 六、申請專利範圍 1· 一種形成應用於在印刷電路板(PCB)之最終層合時期之 ^驅元件結構的方法,其包含以下步驟: a) 提供一初始複合薄層其包含一初始上箔片層、一初始下 ί白片層與位於其等之間的一初始介電薄層,該初始複合 /專層具有一所需的材料組合,該初始上箔片層最終係用 來作為該印刷電路板的外層; b) 在該初始下箔片層中形成一初始微通路孔洞,其係延伸 通過該初始介電薄層而到達該初始上箔片層的下表面; 且 c) 在界疋該初始微通路孔洞之該初始介電薄層的表面上形 成一初始電氣傳導層結束層,因而自該初始上箔片層形 成一到達該初始下箔片層之初始電氣導性路徑。 2. 如申請專利範圍第1項的方法,其中該形成一初始電氣 傳導層的步驟’包括有形成該初始電氣傳導層,其係延伸 旱該初始下箔層的下表面以形成一初始電氣傳導性相互連 接。 3. 如申請專利範圍第2項的方法,其進一步的包含有將一 第二複合薄層附接至該初始下箔片層的步驟,該第二複合 薄層包含有一第二介電薄層與一與其相附接之第二下羯片 層,該第的介電薄層被係被附接至該初始電氣傳導性相互 連接。 4·如申請專利範圍第3項的方法,其進一步的包含形成一 第二微通路孔洞,其係延伸通過該第二介電薄層、經過該 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) f請先閲讀背面之注意事項再填寫本頁}-13- 箔 、申请專利範園 初始电氣傳導相互連 始介電薄 連接25、經過該初始下箱層並經過該初 曰16,而到達該初始上 5·如申請專利 U層[的下表因。 乾圍苐4項的方法,其 路孔洞的步驟卜入 ,、〒該形成一第一微通 第二包含有在該第二介電薄層表面之上形成— 孔洞32,因=初ΓΓ介電薄層係界定該第二微通路 一初。上治片層形成到達該第二下箔片層之 第一電氣傳導路徑。 範圍第5項的方法,其中該形成—第二電氣 s纟驟’包含形成該第二電氣傳導層,以延伸至該 第二下羯片層3。的下表面上,而形成一第二電氣傳導相 互連接。 7·如申請專利範圍第5項的方法,其進_步包含形成數個 額外的微通路孔洞、額外的介電薄層和額外的猪片層的步 驟。 δ·如申請專利範圍第1項时法,其中該提供-初始複合 薄層的步驟,包含有提供一由電容材料所形成之初始介電 薄層。 9.如申請專利範圍第!項的方法’其中該提供一初始複合 薄層的步驟’包含有提供一由電阻材料所形成之初始下箱 片層。 瓜如申請專利範圍第!項的方法,其中該提供一初始複合 薄層的步驟,包含有提供一由電阻材料所形成之初始上 片層。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)--------------------裝·:· 請先閲讀背面之注意事项再填窝本頁) ST :線丨 -14· A8 B8 C8 D8 厚 箔 具 519862 、申凊專利範圍 U·如申請專利範圚 伙 祀圍第3項的方法,其中該附接一第二複合 Ά層的步, ^ 包含有附接一由電容材料所形成之第二介電 薄層。 12·:申請專利範圍帛3項的方法,其中該附接一第二複合 冶層的步驟’包含有附接一由電阻材料所形成之第二初始 下箔片層。 —申月專利範圍第3項的方法,其中該附接一第二複合 /白層的步驟’包含有附接一由電阻材料所形成之第二初始 上箔片層。 八申%專#丨範圍冑7項的方法,其巾該提供數個額外的 ;|電4層之步驟,包含有提供由電容材料所形成之額外的 介電薄層。 如申叫專利範圍第7項的方法,其中該提供數個額外的 落片層之步驟,包含有提供由電阻材料所形成之額外的箱 #層。 6·如申印專利範圍第1項的方法,其中該初始電氣傳導層 仏藉由化學地施加一種源層電解銅,而然後電鍍一銅層至 一所需要的厚度來形成。 17.如申請專利範圍第15項的方法,其中該電阻材料係由 >專膜材料所形成。 18·—種用於印刷電路板(PCB)之前驅元件結構,其包含: a) —初始複合薄層,其包含一初始上箔片層、一初始下 層和界於其等之間的初始介電薄層,該初始複合薄層 有一所需要的材料組合,該初始上箔層最終係用來做為 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) f請先閲讀背面之注意事項再塡寫本頁)519862 A8 B8 C8 D8 六、申請專利範圍 該印刷電路板的外層’該初始下箔片層具有一在其中形 成之初始微通路孔洞,其係延伸通過該初始介電薄層到 達該初始上箔片層的下表面;且 b) —初始的電氣傳導性層,其係在界定該初始微通路孔詞 之初始介電薄層上形成,其中一初始電氣傳導路徑係自 該初始上箔片層形成至該初始下箔片層。 19·如申請專利範圍第18項的前驅元件結構,其中該初始電 氣傳導層係延伸至該初始下箔片層之下表面上,以形成〜 初始的電氣傳導性互相連接。 2〇·如申請專利範圍第19項的前驅元件結構,其進一步的包 含一附接至該初始下箔片層之第二複合薄層,該第二複合· 薄層包含一第二介電薄層與一與其附接之第二下箔片層, 該第二介電薄層係附接至該初始電氣傳導性互相連接。 項的前驅元件結構,其進一步包含傳導性路徑。 21.如申請專利範圍第2〇 了第一微通路孔洞,其 519862 A8 B8 C8 —------___ 六、申請專利範圍 ' ' 23·如申凊專利範圍第22項的前驅元件結構,其中該第二電 氣傳導層係延伸至該第二下馆片層的下表面之上,以形成 一苐二電氣傳導性互相連接。 24.如申請專利範圍帛22項前驅元件結構,其進一步的包 含數個額外的微通路孔洞、額外的介電薄層與額外的落片 層。 25·如申睛專利範圍第18項的前驅元件結構,其中該初始複 δ薄層ι 3有一由電谷材料所形成之初始介電薄層。 26·如申請專利範圍第18項的前驅元件結構,其中該初始複 合薄層包含有一由電阻材料所形成之初始下箔片層。 27.如申叫專利範圍第18項的前驅元件結構,其中該初始複 合薄層包含有一由電阻材料所形成之初始上箱片層。 28·如申請專利範圍第18項的前驅元件結構,其中該第二複 合薄層,包含有一由電容材料所形成之第二介電薄層。 29, 申請專利範圍第18項的前驅元件結構,其中該第二複 合薄層,&含有—由電阻材料所形成之第二下落片層。 30. 如申凊專利範圍帛18項、的前驅元件結構,纟中該第二複 合薄層,&含有一由電阻材料所形成之第二上謂片層。 3 1.如申研專利乾圍第24項的前驅元件結構,其中該數個額 外的介電薄層包含有由電容材料所形成之額外的介電薄 層。 32.如申咕專利範圍第24項的前驅元件結構,其中該數個額 外的综片層包含有由電阻材料所形成之額外的薄月層。 本紙張尺度適用中國國家標準(°®) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填窝本頁) .訂· -17- 519862 A8 B8 C8 D8 、申請專利範圍 33·如申凊專利範圍第24項的前驅元件結構,其中該初始 电氣傳導層係以化學地施加一種源層電解銅與一具有所需 要的厚度之電鍍銅層而形成。 34.如申請專利範圍第32項的前驅元件結構,其中該電陬 材料係由厚薄膜材料所形成。― 35·—種印刷電路板(pCB),其包含有: a) —核心結構;與 b) 至少一個前驅元件結構,其係附接至該心結構,該至少 一個前驅元件結構成係包含有: Ο —初始複合薄層,其包含有一初始上箔片層,一初始 下4片層與一介於其等之間的初始介電薄層,該初始 複合薄層具有所需要之材料組合,該初始的上箔片層 最終將用來作為該印刷電路板的外層,該初始下箔片 層具有一在其中形成之初始微通路孔洞,其係延伸通 . 過該初始介電薄層到達該初始上箔片層的下表面;且 、π) —初始的電氣傳導性層,其係在界定該初始微通路孔 洞之初始介電薄層上形成,其中一初始電氣傳導路徑 係自該初始上箔片層形成至該初始下箔片層。 36·如申請專利範圍第35項的印刷電路板,其中至少一個前 驅元件結構包含有數個前驅元件結構。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱) 一請先閲讀背面之泣意事項存璘寫本貢〕 fr· —線丨 -18-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/104,262 US20030178388A1 (en) | 2002-03-22 | 2002-03-22 | Inverted micro-vias |
Publications (1)
Publication Number | Publication Date |
---|---|
TW519862B true TW519862B (en) | 2003-02-01 |
Family
ID=27804317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091113923A TW519862B (en) | 2002-03-22 | 2002-06-25 | Inverted micro-vias |
Country Status (5)
Country | Link |
---|---|
US (1) | US20030178388A1 (zh) |
JP (1) | JP2003298238A (zh) |
AU (1) | AU2002315488A1 (zh) |
TW (1) | TW519862B (zh) |
WO (1) | WO2003082604A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI501706B (zh) * | 2011-09-29 | 2015-09-21 | Unimicron Technology Corp | 線路板及其製作方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7240319B2 (en) * | 2003-02-19 | 2007-07-03 | Diversified Systems, Inc. | Apparatus, system, method, and program for facilitating the design of bare circuit boards |
US7458055B2 (en) * | 2003-02-19 | 2008-11-25 | Diversified Systems, Inc. | Apparatus, system, method, and program for facilitating the design of electronic assemblies |
US20050001309A1 (en) * | 2003-06-20 | 2005-01-06 | Akinori Tanaka | Printed wiring board for mounting semiconductor |
US20060248708A1 (en) * | 2005-05-06 | 2006-11-09 | Yung-Yu Kuo | Method of forming an antenna on a circuit board |
US7427562B2 (en) * | 2006-11-08 | 2008-09-23 | Motorla, Inc. | Method for fabricating closed vias in a printed circuit board |
US7557304B2 (en) * | 2006-11-08 | 2009-07-07 | Motorola, Inc. | Printed circuit board having closed vias |
WO2016177464A1 (de) * | 2015-05-06 | 2016-11-10 | Pretema Gmbh | Leiterbahnstruktur mit mindestens zwei übereinanderliegenden leiterbahnen sowie ein verfahren zur herstellung einer derartigen leiterbahnstruktur |
US10497648B2 (en) * | 2018-04-03 | 2019-12-03 | General Electric Company | Embedded electronics package with multi-thickness interconnect structure and method of making same |
US20190357364A1 (en) * | 2018-05-17 | 2019-11-21 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Component Carrier With Only Partially Filled Thermal Through-Hole |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5108553A (en) * | 1989-04-04 | 1992-04-28 | Olin Corporation | G-tab manufacturing process and the product produced thereby |
US5161093A (en) * | 1990-07-02 | 1992-11-03 | General Electric Company | Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive |
JP3226533B2 (ja) * | 1990-10-01 | 2001-11-05 | ソニー株式会社 | 多層配線基板及びその製造方法 |
US5224265A (en) * | 1991-10-29 | 1993-07-06 | International Business Machines Corporation | Fabrication of discrete thin film wiring structures |
US5315072A (en) * | 1992-01-27 | 1994-05-24 | Hitachi Seiko, Ltd. | Printed wiring board having blind holes |
US5745984A (en) * | 1995-07-10 | 1998-05-05 | Martin Marietta Corporation | Method for making an electronic module |
US5774340A (en) * | 1996-08-28 | 1998-06-30 | International Business Machines Corporation | Planar redistribution structure and printed wiring device |
US5879787A (en) * | 1996-11-08 | 1999-03-09 | W. L. Gore & Associates, Inc. | Method and apparatus for improving wireability in chip modules |
US5863446A (en) * | 1996-11-08 | 1999-01-26 | W. L. Gore & Associates, Inc. | Electrical means for extracting layer to layer registration |
US6280641B1 (en) * | 1998-06-02 | 2001-08-28 | Mitsubishi Gas Chemical Company, Inc. | Printed wiring board having highly reliably via hole and process for forming via hole |
US6207234B1 (en) * | 1998-06-24 | 2001-03-27 | Vishay Vitramon Incorporated | Via formation for multilayer inductive devices and other devices |
US6039889A (en) * | 1999-01-12 | 2000-03-21 | Fujitsu Limited | Process flows for formation of fine structure layer pairs on flexible films |
JP3635219B2 (ja) * | 1999-03-11 | 2005-04-06 | 新光電気工業株式会社 | 半導体装置用多層基板及びその製造方法 |
US6103135A (en) * | 1999-03-26 | 2000-08-15 | Ga-Tek Inc. | Multi-layer laminate and method of producing same |
US6290860B1 (en) * | 1999-04-01 | 2001-09-18 | International Business Machines Corporation | Process for design and manufacture of fine line circuits on planarized thin film dielectrics and circuits manufactured thereby |
JP2002026515A (ja) * | 2000-07-07 | 2002-01-25 | Toshiba Corp | プリント配線板およびその製造方法 |
-
2002
- 2002-03-22 US US10/104,262 patent/US20030178388A1/en not_active Abandoned
- 2002-05-30 JP JP2002156949A patent/JP2003298238A/ja active Pending
- 2002-06-25 TW TW091113923A patent/TW519862B/zh active
- 2002-07-01 WO PCT/US2002/020637 patent/WO2003082604A1/en not_active Application Discontinuation
- 2002-07-01 AU AU2002315488A patent/AU2002315488A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI501706B (zh) * | 2011-09-29 | 2015-09-21 | Unimicron Technology Corp | 線路板及其製作方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2003082604A1 (en) | 2003-10-09 |
JP2003298238A (ja) | 2003-10-17 |
AU2002315488A1 (en) | 2003-10-13 |
US20030178388A1 (en) | 2003-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7326643B2 (en) | Method of making circuitized substrate with internal organic memory device | |
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
JP3311899B2 (ja) | 回路基板及びその製造方法 | |
US7800916B2 (en) | Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same | |
TW519863B (en) | Multilayer circuit board and method for manufacturing multilayer circuit board | |
TWI403251B (zh) | 具有減小穿孔導體棒之高速電路化基板,製造該基板之方法及使用該基板之資料處理系統 | |
CN101184362B (zh) | 制造具有焊膏连接的电路化衬底的方法 | |
CN100570841C (zh) | 制作电路化衬底的方法 | |
CN101272661B (zh) | 多层印刷布线板及其制造方法 | |
TW519862B (en) | Inverted micro-vias | |
JP2009070969A (ja) | キャパシタ内蔵基板及びその製造方法 | |
US7045897B2 (en) | Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same | |
CN100521878C (zh) | 多层印刷电路配线板的制造方法 | |
JP2004165531A (ja) | 非接触式データキャリア用の両面配線アンテナ回路部材 | |
US20060005384A1 (en) | Manufacturing method of a multi-layer circuit board with an embedded passive component | |
US6734369B1 (en) | Surface laminar circuit board having pad disposed within a through hole | |
US7810232B2 (en) | Method of manufacturing a circuit board | |
Dance et al. | Clad metal circuit board substrates for direct mounting of ceramic chip carriers | |
Fjelstad | Flexible circuitry‐technology background and important fundamental issues | |
JPH06120628A (ja) | 金属ベース基板 | |
JPH06350256A (ja) | 非貫通スルーホールを有するプリント配線板およびその製造方法 | |
JP2005032739A (ja) | 電子部品埋込み用の窪みを備える多層プリント配線板及びその製造方法 | |
JPH04162542A (ja) | Tab用フィルムキャリア | |
JP2001068855A (ja) | 多層プリント配線板及びその製造方法 | |
JPH065661A (ja) | Tab用フィルムキャリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent |