TW519726B - Chip structure and its process - Google Patents

Description

519726 8 6 5 8 twf1 .doc/008 _爲第―1 3 1 7 D 6"號説明書修正"幸· A7 B7 印年Μ “修正補充 且特別是 五、發明說明（I ) 本發明是有關於一種晶片結構及其製程， 有關於改善電阻-電容遲緩問題的晶片結_。 現今積體電路元件發展的趨勢，無不朝向汽積隹 度、高密度、小體積、多功能等方向發輕，因此晶二 積、封裝的體積均朝向縮小化設計’就半導體製彳㈡而e Θ 0·18微米線寬的半導體元件已進入量產，然而對^其^部 極細的金屬連線會對晶片效能產生負面％衝擊，例如會產 生匯流排之壓降，以及關鍵訊號路徑的電阻-電容遲緩（= delay)與雜訊等問題。 請參照第1圖，其繪示習知半導體具有內連線的晶 片結構剖面示意圖。 如第1圖所示，晶片結構1 〇〇具有一基底丨丨〇、一 積層12〇及一保護層130，基底110具有一表面112，在 基底110之表面112的表層具有多個電子元件114，比如 是電晶體等，而基底110比如是砂基底。積層i20係形成 在基底102上，而積層12〇具有一介電結構體122及一線 路結構體124，線路結構體K4係交錯於介電結構體122 中’而線路結構體124分別與電子元件114電性連接，並 且線路結構體124還包括多個焊墊126，暴露於介電結構 體I22外，並且透過焊墊I26，可以使線路結構體124與 外界電路電性連接，而介電結構體122的材質係爲氮化矽 或氧化砂。另外，保護層130係沉積在積層12〇上，而保 護層II4會暴露出焊墊126。其中，線路結構體124之金 屬層可以作爲電源匯流排(power bus)或接地匯流排（ground — --------^---------— (請先胳讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 519726 A7 8658twfl.doc/008 gy 爲笫9013179 6··號，說明耆修·φ_本 修止Η期：2 ϋ ϋ 2 ·丄丄.y~ 五、發明說明（7 ) bus)之用，而電源匯流排或接地匯流排會連接到至少一焊 墊126，而與外界電路電性連接。 然而，就現今製程而言，由於積層120中線路結構 體124的線寬太細，約爲0.3微米以下，並且線路結構體 124的路徑厚度亦甚薄，而介電結構體122之介電常數甚 高，約爲4左右，故容易產生電阻-電容遲緩的問題，顯 著降低晶片的效能，特別是在電源匯流排、接地匯流排或 、其他需共同分享訊號傳輸的金屬連線上，影響更爲嚴重。 並且由於線路結構體12 4之線覓甚細’需要精度甚局的設 備從事生產，如此成本將大幅地增加。 因此本發明目的之一就是提供一種晶片結構及其製 程，可以改善電阻-電容遲緩的問題及降低晶片之功率消 耗。 本發明的目的之二就是提供一種晶片結構及其製 程，可以使用精度較低的設備從事生產，因而降低製造成 本。 在敘述本發明之前，先對空間介詞的用法做界定， 所謂空間介詞“上”係指兩物之空間關係係爲可接觸或不 可接觸均可。舉例而言，A物在B物上，其所表達的意思 係爲A物可以直接配置在B物上，A物有與B物接觸； 或者A物係配置在B物上的空間中，A物沒有與B物接 觸。 依照本發明之上述及其他之目的，提出一種晶片結 構，包括一基底、一第一積層、一保護層及一第二積層。 4 (請先閱讀背面之注意事項再填寫本頁) -f 訂---------線. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519726 8 6 5 8 twf1 . d o c / 0 0 8 A7 B7 II多It㈡期：Z υ U 2 ·丄丄· b

一第二插塞所構 五、發明說明O ) 其中基底包括複數個電子元件，配置在基底之表層。第一 積層位在基底上，第一積層包括一第一介電結構體及一第 一線路結構體，第一線路結構體係交錯於第一介電結構體 中，而第一線路結構體與電子元件電性連接，第一線路結 構體係由多個第一金屬層及多個第一插塞所構成，藉由第 一插塞使相鄰的第一金屬層電性連接。保護層配置在第一 積層上，且保護層暴露出第一線路結構體。第二積層係配 積層包括一第二介電結構體及一第二 各結構體係交錯於第二介電結構體 中，而第二線路結構體與第一線路結構體電性連接，第二 線路結構體係由至少一第 成，第二插塞與第二金屬層電性連接。其中第二金屬層的 路徑厚度、寬度及截面積分別大於該第一金屬層的路徑厚 度、寬度及截面積。而第一介電結構體係由至少一第一介 電層所構成，第二介電結構體係由至少一第二介電層所構 成，其中任一第二介電層之厚度係大於任一第一介電層之 厚度。 依照本發明之較佳實施例，其中第二金屬層之路徑 厚度係界於1微米到1微米之間；路徑寬度係界於1微 米到1公Μ之間，而路徑截面積係界於1平方微米到W 平方公厘之間。而第一積層之介電結構體的材質係爲無機 化合物，比如是氮矽化合物或氧矽化合物。另外，第二介 電結構體係爲有機化合物，比如是聚醯亞胺、苯基環丁烯、 多孔性介電材質或彈性體。此外，上述之晶片結構還包括 --J-----fc.-------------^---I I I---^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519726 A7 8 6 5 8twf1 .doc/〇〇8 R7 爲第3 u 1 3 1 7 9 C贴δ兑明書修正本- --' β 修止tl期—:Z 2 · 1 1 .芬~ 五、發明說明（φ) 至少一靜電放電保護電路及至少一過渡元件，與第一線路 結構體電性連接，而過渡元件可以是驅動器、接收器或輸 出入電路。另外，第一線路結構體包括至少一第一焊墊、 至少一第二焊墊及至少一焊墊間線路，而保護層暴露出第 一焊墊及第二焊墊，第二焊墊與第二線路結構體電性連 接，第一焊墊係暴露於外，並且焊墊間線路連接第一焊墊 及第二焊墊，而焊墊間線路的長度係小於5,000微米。 綜上所述，本發明之晶片結構，由於第二線路結構 體之第二金屬層的線路路徑截面積甚大、寬度甚寬、厚度 夠厚，且第二插塞的截面積亦甚大，同時可以使用低電阻 的材質作爲第二線路結構體的主要導電材質，比如是銅或 金，並且第二介電結構體之材質可以是有機化合物’而其 介電常數甚低，約爲1〜3之間，其數據依採用的材質之不 同而不同。因此藉由上述的晶片結構設計，可以降低電阻 電容時間延遲的效應，同時還可以降低晶片的功率及晶片 所產生的溫度。 另外，本發明之晶片結構，可以透過第二線路結構 體，使得晶片結構的接點配置可以重新定位，以配合基板 的設計，並且僅需使用少數用以接地的接點及用以接電源 的接點，如此可以大幅簡化基板的設計。再者，若是將多 種晶片透過第二線路結構體而將其接點重配置，使得不同 的晶片可以具有相同的接點配置，如此可以將基板的接點 配置標準化，而大幅降低基板的成本。 再者，本發明之晶片結構，由於第二線路結構體之 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂---------線. 經濟部智慧財產局員工消費合作社印製 519726 A7 8658twfl.doc/008 S 3 0 1 3 1 7 0 C 5]¾ pji 0¾ φ fl^ IE Φ f|^ IE 0 )¾ : z u U 2 . I i . « 五、發明說明（i) 製程的精度要求不高，故可以使用精度等級較低的設備從 事生產，以降低製造成本。 爲讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳 細說明如下= 圖式之簡單說明： 第1圖繪示習知半導體具有內連線的晶片結構剖面 示意圖。 第2圖繪示依照本發明第一較佳實施例之晶片結構 的立體剖面示意圖。 第3圖繪示依照本發明第二較佳實施例之晶片結構 的剖面示意圖。 第4圖繪示依照本發明第三較佳實施例之晶片結構 的剖面示意圖。 第5圖繪示依照本發明第四較佳實施例之晶片結構 的剖面示意圖。 第6圖繪示依照本發明第五較佳實施例之晶片結構 的剖面示意圖。 第7圖繪示依照本發明第六較佳實施例之晶片結構 的剖面示意圖。 第8圖繪示依照本發明第七較佳實施例之晶片結構 的剖面示意圖。 第9圖到第17圖繪示依照本發明一較佳實施例之 7 (請先閱讀背面之注意事項再填寫本頁) -t 訂---------線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519726 B^6 58twfl.doc/008 b υ丄〇丄/ 五 誠説明書'修TE本" A7 B7 、發明說明（ 1 哆 iiltj 期：20 0 2.11.8 晶片結構製程的剖面放大示意圖。 第18圖到第23圖，其繪示依照本發明另一較佳實 施例之晶片結構製程的剖面放大示意圖。 第24圖到第26圖繪示依照本發明另一較佳實施例 之具有插塞開口及金屬層開口的雙層介電層之製程剖面放 大示意圖。 圖式之標ΙΒ說明： 110 :基底 112 :表面 114 :電子元件 120 :積層 122 :介電結構體 124 :線路結構體 126 :焊墊 (請先閱讀背面之注意事項再填寫本頁) it 經濟部智慧財產局員工消費合作社印製 2 Ο Ο :晶片結構 210 :基底 212 :表面 214 :電子元件 220 :第一積層 222 :第一線路結構體 224 :第一介電結構體 226 :第一金屬層 227 :焊墊 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519726 A7 8658twfl.doc/008 gy 爲免 9 〇 1 3 1 7 9 G 5¾ Hft 明書修正本 : Ζϋϋ'ζ . i. 1 . 3 五、發明說明（")） 228 :第一插塞 230 :保護層 (請先閱讀背面之注意事項再填寫本頁) 240 :第二積層 241 :第二介電層 242 :第二線路結構體 244 :第二介電結構體 246 :第二金屬層 247 :接點 248 :第二插塞 3〇〇 :晶片結構 310 :基底 312 :表面 314 :電子元件 316 :靜電放電保護電路 320 :第一積層 322 :第一線路結構體 340 :第二積層 342 :第二線路結構體 經濟部智慧財產局員工消費合作社印製 344 :第二介電結構體 346 :第二金屬層 347 :接點 348 :第二插塞 200 :晶片結構 410 :基底 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519726 經濟部智慧財產局員工消費合作社印製 A7 8658twfl.doc/008 〇y 爲％ 9〇1 3 1 7 9 G 5¾說明5修正本 修止H期：2 ϋ 0·7···1丄· 五、發明說明（δ ) 412 :表面 414 :電子元件 416 :靜電放電保護電路 418 :過渡元件 420 :第一積層 422 :第一線路結構體 422a :第一線路 422b :第一過渡線路 440 :第二積層 442 :第二線路結構體 442a :第二線路 442b :第二過渡線路 447 :接點 500 :晶片結構 502 :晶圓 510 :基底 512 :表面 514 :電子元件 520 :第一積層 521 :介電層 522 :第一線路結構體 524 :第一介電結構體 526 :第一金屬層 527 :焊墊 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) i !丨丨丨訂---------線. 519726 8658twfl .doc/008 A7 B7 II多』nti期：之uu之•丄丄 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 五、發明說明（1 528 ： 530 ： 532 ： 540 ： 541 ： 542 ： 543 ： 544 ： 546 ： 547 ： 548 ： 560 ： 570 ： 572 ： 580 ： 582 ： 584 ： 590 ： 592 ： 700 ： 702 ·· 727 ： 730 ： 732 ： 第一插塞 保護層 保護層開口 第二積層 第二介電層 第二線路結構體 插塞開口 第二介電結構體 第二金屬層 接點 第二插塞 黏著層 第二介電層 金屬層開口 導電金屬 黏著層 導電金屬 第二介電層 接點開口 晶片結構 晶圓 焊墊 保護層 保護層開口 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519726 A7 8658twfl.doc/008 爲兔 9〇1 D 1 7 2) G航口兌明書修正本 修正日期：ζ υ υ 2 ·丄 五、發明說明) 740 :第二積層 (請先閱讀背面之注意事項再填寫本頁) 741 :第二介電層 743 :插塞開口 745 :金屬層開口 746 :第二金屬層 747 :接點 748 :第二插塞 760 :黏著層 770 :第二介電層 772 :接點開口 780 :導電金屬 790 :光罩 792 :第一區域 794 :第二區域 8 0 0 :晶片結構 814 :電子元件 822 :第一線路結構體 827a :焊墊 經濟部智慧財產局員工消費合作社印製 827b :焊墊 829 :焊墊間線路 840 :第二積層 842 :第二線路結構體 902 :晶圓 927 :焊墊 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519726 經濟部智慧財產局員工消費合作社印製 A7 8658twfl.doc/008 爲免 9〇1 3 1 7 3 C Q/t説明書(j爹本 ""11—正日期：Ζϋ ι) 2 · 五、發明說明（（I) 930 :保護層 941 :介電材質 943 :插塞開口 970 :介電材質 972 :金屬層開口 1520 :第一積層 1522 :第一線路結構體 1527 :焊墊 1530 :保護層 1542 :第二線路結構體 1546 ··第二金屬層 1547 :接點 1548 :第二插塞 1622 :第一線路結構體 1627 :焊墊 1630 :保護層 1646 :第二金屬層 1700 :晶片結構 1714 :電子元件 1716 :靜電放電保護電路 1718 :過渡元件 1722 :第一線路結構體 1722a :第一線路 1722b :第一過渡線路 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---r-------^----------訂----11---線 (請先閲讀背面之注意事項再填寫本頁) 519726 經濟部智慧財產局員工消費合作社印製 A7 8658twfl.doc/008 S ^ 001317DC m^1............................... il爹 IE 日期：z u u z ·丄丄· « 五、發明說明（P) 1727a :焊墊 1727b :焊墊 1740 :第二積層 1746 :第二金屬層 A1 :第一金屬層之線路路徑的截面積 A2 :第二金屬層之線路路徑的截面積 a :第二插塞的截面積 , dl :第一金屬層之線路路徑的寬度 d2 :第二金屬層之線路路徑的寬度 tl :第一金屬層之線路路徑的厚度 t2 :第二金屬層之線路路徑的厚度 L1 :第一介電層的厚度 L2 :第二介電層的厚度 S:焊墊間線路的長度 實施例 在敘述本發明之較佳實施例之前，先介紹影響電阻 電容時間延遲（RC delay)效應的因子及影響功率消耗的因 子。請參照下列之方程式： τ = RC = 2spL [ L / (Tu d TJ + L / (WS)] P 〇c 2πίΎ21<:ε(ΐ&ηδ) 其中，τ :電阻電容時間延遲效應 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) — 14 — — — — — — — — — — — — — — — I— ^ « — — — — — I — I (請先閱讀背面之注意事項再填寫本頁) 519726 658twfl.doc/008 A7 B7 五、發明說明（Π ) 功率消耗 介電材質的介電常數 金屬導線的電阻係數 金屬導線的長度 金屬導線的寬度 金屬導線的間距 .:介電薄膜厚度 :金屬導線厚度， tanS :介電損耗 V:外加電壓 f :頻率 k:電容結構因子 P L W S Tu (請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 由上述的方程式可知，影響電阻電容時間延遲效應 的因子及影響功率消耗的因子。故藉由增加每一介電層的 厚度、採用低介電常數之介電材質及低電阻係數的金屬導 線，並且同時增加金屬導線的寬度及厚度，如此可以降低 電阻電容時間延遲效應及晶片功率的消耗。 本發明係透過上述之電路設計理念，來針對晶片結 構作改良。請參照第2圖，其繪示依照本發明一較佳實施 例之晶片結構的立體剖面示意圖。晶片結構2〇〇具有一基 底210、一第一積層220、一保護層230、一第二積層240。 其中基底210比如是矽基底，而基底210具有多個電子元 件214，比如是電晶體，其配置在基底210的一表面212 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 訂---------線 519726 經濟部智慧財產局員工消費合作社印製 A7 8658twfl.doc/008 -费赛001017%號說π刀會1修IE本-慘正日期uu"_a_7_m· 五、發明說明（卟） 上。第一積層220係配置在基底210上，而第一積層220 係由多層第一金屬層226及多層第一介電層交互疊合而 成，並透過多個第一插塞228(plugs)使上、下層之第一金 屬層226電性連接，或者使第一金屬層226與電子元件214 電性連接，而第一金屬層226及第一插塞228構成一第一 線路結構體222，多層第一介電層構成一第一介電結構體 224，第一線路結構體222係交錯於第一介電結構體224 ―中，並且第一.線路結構體222與電子元件214電性連接。 而第一*線路結構體222包括多個焊墊227(僅繪示其中的一 個），暴露於第一介電結構體2：24之外，而透過焊墊227 可以使第一線路結構體222與其他電路電性連接。第一介 電結構體224之材質可以是無機化合物，比如氧矽化合物 或氮矽化合物，而第一線路結構體222之材質可以包括銅、 鋁或鎢，其中若是利用銅製程所製作的第一線路結構體 222，可以利用銅作爲第一線路結構體222之第一金屬層 226及第一插塞228 ;而若是利用一般製程所製作的第一 線路結構體222，可以利用鋁作爲第一線路結構體222之 第一金屬層226，及利用鎢作爲第一線路結構體222之第 一插塞228。 保護層230係位在第一積層220上，並且保護層230 會暴露出焊墊221。而保護層230係爲無機化合物’比如 是氧矽化合物、氮矽化合物、磷矽玻璃（PSG)、氧®^夕t 合物、或是上述材質所組成的複合層等。 第二積層240係配置在保護層230上，而第二積層 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — 11——i.——rt--------訂---------線· (請先閱讀背面之注意事項再填寫本頁) 519726 A7 8 65 8twf1.doc/ 0 0 8 土 R7 爲第〇 1 3 1 7 號 叨普修 HI 本--—-修 B 期：2 U ·丄丄·《""" 五、發明說明（（^) 240係由多層第二金屬層2彳6及多層第二介電層241交互 疊合而成，並透過多個第二插塞248使上、下層之第二金 屬層246電性連接，或者使第二金屬層246與焊墊227電 性連接，而第二金屬層246及第二插塞248構成一第二線 路結構體242，多層第二介電層241構成一第二介電結構 體244，第二線路結構體2C係交錯於第二介電結構體244 中，並且第二線路結構體242與焊墊227電性連接。而第 二線路結構體242包栝多個接點247，而第二介電結幾體 244具有多個開口 249，以暴露出第二線路結構體242之 接點247，如此透過接點247可以使第二線路結構體242 與外界電路電性連接。第二介電結構體244之材質可以是 有機化合物’比如是聚酸亞胺（polyimide，PI)、苯基環丁 烯（benzocyclobutene，BCB)、多孔性介電材質、聚亞芳香 基醚（parylene)或彈性體等之高分子聚合物，而第二線路結 構體242之材質可以包括銅、銘、金、鎳、鈦鎢合金、鈦 或鉻等。由於第二積層240係形成在保護層23〇上，因此 第二介電結構體244中的移動離子（mobile i〇ns)及濕氣並 不會滲入到第一積層220及電子元件214中，故在保護層 230上形成有機化合物或各種過渡金屬是可行的。其中第 二金屬層246之線路路徑的截面積A2係大於第一金屬層 226之線路路徑的截面積A1及第一插塞228的截面積， 並且第一插塞248的截面積a亦大於第一金屬層226之線 路路徑的截面積A1及第一插塞2M的截面積。第二金屬 層246之線路路徑的寬度d2係大於第一金屬層226之線 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) f 訂---------線. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 519726 A7 8658twfl.doc/008 R7 爲第，0 1 3 l—Xj陂說明書修正专 ---ίΐ参止曰期：Auz ·丄丄· b —— 五、發明說明（（t) 路路徑的寬度dl ;第二金屬層246之線路路徑的厚度t2 係大於第一金屬層2 2 6之線路路徑的厚度11。而弟一金屬 層246之線路路徑的寬度d2係大於1微米，在較佳的情 況下係介於1微米到1公星之間。第二金屬層246之線路 路徑的厚度t2係大於1微米，在較佳的情況下係介於1 微米到10_微米之間。第二金屬層246之線路路徑的截面 積A2_係介於1平方微米到0.02-平方公厘之間。而每一第 二介電層241的厚度L2係相當程度地大於第一積層220 之每一第一介電層的厚度L1。另外，第二插塞248之截 面積aJt如係界於1平方微米到1〇,〇〇〇平方微米之間。此 外，每一第二介電層241的厚度L2比如是介於1微米到 微米之間。由於第二線路結構體之製程的精度要求不 高，故可以使用精度等級較低的設備從事生產’以降低製 造成本。而第二插塞248之截面積a係大於焊墊227暴露 於保護層230外的面積。 由於第二線路結構體242之第二金屬層246的線路 路徑截面積甚大、寬度甚寬、厚度夠厚，且第二插塞24§ 的截面積亦甚大，同時可以使用低電阻的材質作爲第二線 路結構體242的主要導電材質，比如是銅或金，並且第二 介電結構體244之材質可以是有機化合物，而其介電常數 甚低，約爲1〜3之間，其數據依採用的材質之不同而不同’ 而第二介電層241的厚度1^2__亦甚厚。因此藉由上述的晶 片結構設計，可以降低電阻電容時間延遲的效應’同時還 可以降低晶片的功率及晶片所產生的溫度。 18 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁} --------訂---------線* 519726 經濟部智慧財產局員工消費合作社印製 A7 8658twfl.doc/008 R7 一 Π；策·—科31 7 ◦ g陂1明_書修正本13---修IE日期： /wm _ 五、發明說明（丨？） 再者’第一積層240之第二線路結構體242的路徑 寬度甚寬、厚度甚厚，且第二插塞248的截面積亦甚大， 因此就製程上而言，精度並不需太精確，利用電鍍、無電 電鍍或濺鍍的方式便可以製造完成，而利用上述方式所製 造的第二線路結構體242，其成本並不高。並且在製作本 發明之第二積層時，其潔淨室的要求並不需太高，僅需等 級1〇到等級100之間（Class 10〜Class 100)即可，大幅降 低潔淨室的建構成本。 本發明可以透過第二線路結構體242,使得晶片結 構的接點247配置可以重新定位，以配合基板的設計，並 且僅需使用少數用以接地的接點及用以接電源的接點，如 此可以大幅簡化基板的設計。再者，若是將多種晶片透過 第二線路結構體242而將其接點247重配置，使得不同的 晶片可以具有相同的接點配置（layout)，如此可以將基板的 接點配置（layout)標準化，而大幅降低基板的成本。 接下來，敘述本發明之較佳應用情境，由於多個電 子元件均會與提供相同電壓値的電源匯流排(power bus)電 性連接，及接地匯流排（ground bus)電性連接，因此電源匯 流排及接地匯流排會流經甚大的電流，故可以將第二積層 之第二線路結構體設計成電源匯流排及接地匯流排，如第 3圖所示，其繪示依照本發明第二較佳實施例之晶片結構 的剖面示意圖。第二積層340之第二線路結構體342可以 透過第一積層320之第一線路結構體322與電子元件314 及靜電放電（electrical static discharge，ESD)保護電路 19 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ' -------.-------秦 • ΜΗ I MM I Μ·· MM I · I MM M·· MB Mi MM MB _ 線丨·· (請先閱讀背面之注意事項再填寫本頁) 519726 A7 8658twfl.doc/008 gy 爲免 9 ◦ 1 3 1 7 5) (j號0兌明書修正本 fl爹正日期：2 ϋ U 2 ·丄丄.b 五、發明說明（丨δ ) 316(僅繪示其中的一個）電性連接，其中靜電放電保護電路 316係配置在基底310的表面312上，故若將第二線路結 構體342設計成電源匯流排，則第二線路結構體342會與 電子元件314之電源端電性連接；若將第二線路結構體342 設計成接地匯流排，則第二線路結構體342會與電子元件 314之接地端電性連接。藉由上述的設計，每一條電源匯 流排或接地匯流排可以連接更多的電子元件，故電源匯流 排或接地匯流排的總數_會減少，相對地，伴隨電源匯流 排或接地匯流排而設計的靜電放電保護電路316之數目亦 會減少，且伴隨電源匯流排或接地匯流排而設計的接點347 之數目亦會減少，因而可以簡化電路的佈局，降低成本。 並且，藉由靜電放電保護電路316可以防止與第二介電結 構體344連接的電子元件314受到突然而來的高電壓的放 電損毀。另外，透過接點347，可以利用覆晶的方式或打 線的方式與外界電路電性連接。 請參照第4圖，其繪示依照本發明第三較佳實施例 之晶片結構的剖面示意圖。前述之較佳實施例中基底之表 面的表層係包括多個電子元件以及多個靜電放電保護電 路，然而此表層結構並非侷限於上述的方式，其結構亦可 以如下所述。 如第4圖所示，基底410之表面412的表層具有多 個電子元件414、多個靜電放電保護電路41 6(僅繪示其中 的一個）、多個過渡元件41 8(僅繪示其中的一個），過渡元 件418可以是驅動器(Driver)、接收器(Receiver)或輸出入 20 (請先閱讀背面之注意事項再填寫本頁) 訂---------_ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519726 A7 經濟部智慧財產局員工消費合作社印製 8658twfl.doc/008 防 ----爲笫，叶竹號說11明書_正·本[ 修ιΗ 0 u z . 1丄· b 五、發明說明（θ ) 電路(I/O circuits)等。第一線路結構體422可以分成第一 線路422a及第一過渡線路422b，而第二線路結構體442 可以分成第二線路442a及第二過渡線路442b，藉由第一 過渡線路422b以及第二過渡線路4Cb的電性傳導，使接 點447可以與過渡元件418、靜電放電保護電路416電性 連通，再經由過渡元件418銜接至第一線路422a以及第 二線路442a，而與電子元件414電性連接，此種電路設計 比如是傳輸時脈訊號。如此之電路設計同樣可以避免靜電 放電損傷元件414，藉由靜電放電保護電路416可以避免 人體或其他帶電體接觸到晶片時，向晶片放電而造成晶片 失效。另外，透過接點447，可以利用覆晶的方式或打線 的方式與外界電路電性連接。 請參照第5圖，其繪示依照本發明第四較佳實施例 之晶片結構的剖面示意圖。其中，第二線路結構體I542 之第二金屬層丨546係直接形成在保護層1530上，使得第 二線路結構體1542之第二金屬層1546能夠直接與第一線 路結構體1522暴露於保護層1530外的焊墊1527電性連 接。而透過接點1547，可以利用覆晶的方式或打線的方式 與外界電路電性連接。 在前述的較佳實施例中，第二積層係由第二介電結 構體及第二線路結構體所構成。然而，第二積層亦可以僅 由第二線路結構體所構成，如第6圖所不’其繪不依Pm本 發明第五較佳實施例之晶片結構的剖面示意圖。其中，第 二線路結構體之第二金屬層1 646係直接形成在保護層 21 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -I 0 mmmMm l I ·ϋ ΛΜ8 mm— em§ i tmmm ϋ ·1 ^ι·-------- i— Mi I I 1— n ϋ ▲ A7 519726 8658twfl.doc/008 ----，正日期：2 U U 2:_T1 · d 五、發明說明（W ) 1630上，並且與第一線路結構體1622的焊墊1627電性連 接，而第二金屬層1646係暴露於外。其中，可以利用打 線的方式，將導線打在第二金屬層1646上，而可以與外 界電路電性連接。 在上述的結構中，凸塊或導線係直接與第二線路結 構體電性連接，然而本發明的應用並非侷限於上述的實施 例，亦可以將凸塊或導線直接連接到焊墊上，再透過第一 線路結構體而與第二線路結構體電性連接，如第7圖及第 8圖所示，其中第7圖繪示依照本發明第六較佳實施例之 晶片結構的剖面示意圖，第8圖繪示依照本發明第七較佳 實施例之晶片結構的剖面示意圖。 請參照第7圖，在晶片結構1700中，焊墊1727a 係暴露於外，而焊墊l727b係與第二复置層1746電性連 接。此時，可以利用打線的方式，將導線（未繪示）打在焊 墊l727a上而與外界電路電性連接，其中透過第一過渡線 路l722b會使焊墊l727a分別與靜電放電保護電路1716 及過渡兀件1718電性連接，而透過第一線路i722a、焊墊 H27b及第二金屬層1746會使過渡元件1718與電子元件 Π14電性連接。另外，亦可以形成凸塊（未繪示）在焊墊 1727a上而與外界電路電性連接。 日円梦照弟8圖，在晶片結構8〇〇中，焊墊827a係 暴露於外，而焊墊827b係與第二線路結構體842電性連 接，而藉由焊墊間線路U9會使焊墊827a及焊塾827b電 性連接。此時，可以利用打線的方式，將導線（未繪示）打 22 本紙張尺度適用中國國豕標準（CNS)A4規格（21〇 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) -· I I ·1 1 I I n · I n n I I ϋ ϋ I - 經濟部智慧財產局員工消費合作社印製 519726 經濟部智慧財產局員工消費合作社印製 A7 8 6 5 8 twf1 .doc/ 0 0 8 R? 爲第30131/7 2。號説明H止本一------齊止td期：以⑽··1 Π"" 五、發明說明（〉1) 夕 在焊墊827a上而與外界電路電性連接，再透過焊墊間線 路829及焊墊82%會使焊墊827a與第二線路結構體842 電性連接，再藉由第一線路結構體822會使第二線路結構 體842與電子兀件814電性連接。另外，亦可以形成凸塊 (未繪示）在焊墊827a上而與外界電路電性連接。此時，焊 墊間線路829的長度S要愈小愈好，否則依然會有電阻電 容延遲及壓降的效應發生，而降低晶片效能，在較佳的情 況下，其焊墊間線路829的長度S要小於5,000微米。 接下來’敘述本發明之第二積層的製作方法。請參 照第9圖到第17圖，其繪示依照本發明一較佳實施例之 晶片結構製程的剖面放大示意圖。 請先參照第9圖，首先提供一晶圓502，其係由一 基底510、一第一積層52〇及一保護層53〇所構成。而基 底510具有至少一電子元件514，配置在基底510之一表 面5 12上。第一積層520係形成在基底510上，第一積層 52〇包括一第一線路結構體522及一第一介電結構體524， 第一線路結構體5〗2係交錯於第一介電結構體524中。第 一介電結構體524係由多個第一介電層521疊合而成，而 第一線路結構體522包括多個第一金屬層526及多個第一 插塞528，透過第一插塞528可以使第一金屬層526與電 子兀件5 14電性連接’亦可以使相鄰之第一^金屬層5 2 6電 性連接，而第一線路結構體522還包括有至少一焊墊527， 位在第一積層52〇之表層。保護層530係形成在第一積層 52〇上，而保護層530具有至少一保護層開口 532，以暴 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) •丨·丨丨丨丨·丨訂-丨丨—丨丨丨丨- A7 519726 8658twfl.doc/008 gy 爲第0 G 1 3 1 7 9 6號説明备修正本 '修止tj期：Xj〇2\ii.§— 五、發明說明 露出焊墊527，其中保護層開口 S32的最大寬度比如是介 於0.5微米到200微米之間。 接下來，以旋塗的方式形成一第二介電層541到保 護層530上，而第二介電層541比如是感光性的有機材質， 然後透過微影製程，而形成至少一插塞開口 543，以暴露 出焊墊527，其中若是保護層開口 532的截面積甚小時， 其插塞開口 的截面積可以設計成比保護層開口 532的 截面積大，如此在接下來的塡入金屬製程時，導電金屬較 容易塡入到插塞開口 543及保護層開口 532中。而第二介 電層541亦可以是不具感光性的有機材質，如此必須透過 微影蝕刻的步驟，以形成插塞開口 543。而插塞開口 543 的截面積可以是介於1平方微米到1〇,〇〇〇平方微米之間。 請參照第10圖，接下來以濺鍍的方式，形成一黏 著層560到第二介電層541上、插塞開口 543的側壁上、 插塞開口 543中的保護層530及焊墊527上。其黏著層560 的材質比如是欽鎢合金、鈦或鉻等。接著以濺鍍或電鍍的 方式，形成一導電金屬580到黏著層560上，而形成如第 11圖所示的結構。接著可以利用硏磨的方式，比如是化學 機械拋光（chemical mechanical polishing，CMP)製程，而 硏磨位在插塞開口 543外的導電金屬580及黏著層560， 直到第二介電層541暴露於外爲止，而形成如第12圖所 示的結構。 接下來，再以旋塗的方式，形成一第二介電層570 到之前形成的第二介電層541上，並且可以利用微影或微 24 <請先閱讀背面之注意事項再填寫本頁) 訂---------_ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519726 A7 8658twf1.d〇c/〇〇8 B7 ϋ第9 ca 〇 ± Ατπ：號説明畜修芷本 修止ϋ期·· 2 ο ο 2 · 11 · g ~ 五、發明說明（>)) (請先閱讀背面之注意事項再填寫本頁) 影蝕刻的方式，使第二介電層570形成至少一金屬層開口 572，以暴露出位在插塞開口 542_內的導電金屬580及第 二介電層541，而形成如第13圖所示的結構。接下來，以 濺鍍的方式，形成一黏著層582到第二介電層570、541 上、金屬層開口 572的側壁上、插塞開口 543中的導電金 屬上580上，而形成如第Μ圖所示的結構。接著以濺鍍 或電鍍的方式，形成一導電金屬584到黏著層5U上，而 形成如第15圖所示的結構。接著可以利用硏磨的方式， 比如是化學機械拋光製程，而硏磨位在金屬層開口 572外 的導電金屬584及黏著層582，直到第二介電層570暴露 於外爲止，而形成如第16圖所示的結構，其中位在金屬 層開口 572中的導電金屬584及黏著層582，係爲第二金 屬層546，而位在插塞開口 543中的導電金屬580及黏著 層560，係爲第二插塞Μ8，藉由第二插塞5料，可以使第 二金屬層546與焊墊527電性連接。此時便可以利用打線 的方式，打上至少一導線到第二金屬層546上，而與外部 電路電性連接。 經濟部智慧財產局員工消費合作社印製 或者，請參照第17圖，接下來亦可以旋塗的方式， 選擇性地再形成一第二介電層590到導電金屬584上及第 二介電層570上，而此新形成的第二介電層190亦可以是 感光材質，接著再透過微影的製程，而使第二介電層590 形成一接點開口 592,以暴露出導電金屬584,暴露出的 導電金屬584係定義成接點547，透過接點547，晶片結 構500可以與外界電路電性連接，而第二介電層590亦可 25 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 519726 8 658twf1 .doc/008 R? 爲嗓號説明ai慘正本B7-nrirg··期：·?···ι丄·ΰ 五、發明說明0咩） 以是非感光材質，此時需透過微影蝕刻的步驟形成接點開 口 592。如此第二積層mo便製作完成，第二積層54〇包 括一第二線路結構體542及一第二介電結構體544，第二 線路結構體542係交錯於第二介電結構體Μ4中，第二線 路結構體542包括至少一第二金屬層5糾及至少一第二插 塞5Μ，而第二插塞548係由位在插塞開口 5U中的導電 金屬580及黏著層560所構成，第二金屬層546係由位在 金屬層開口 572中的導電金屬584及黏著層582所構成， 並且透過第二插塞548可以使第二金屬層546與焊墊527 電性連接。並且，當保護層開口 532的截面積過小時，可 以將第二插塞548的截面積設計成大於保護層開口 532的 截面積。而第二介電結構體544係由多層第二介電層541、 570、590疊合而成，其中第二介電層的厚度L2係相當程 度地大於第一介電層的厚度L1，而第二介電層的厚度L2 係介於1微米到1微米之間。其詳細的第二積層內部結 構、材質及尺寸，在前述之較佳實施例中亦有詳盡的描述， 在此便不再贅述。 此外，本發明之晶片結構亦可以是透過其他的製程 所形成，如下所述。請參照第18圖到第23圖，其繪示依 照本發明另一較佳實施例之晶片結構製程的剖面放大示意 圖。 請先參照第18圖，首先提供一晶圓702’其晶圓702 的內部結構如前所述，在此便不再贅述。接下來，以旋塗 的方式形成一第二介電層741到晶圓7〇2之保護層730上， 26 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) - n ·ϋ 1 emmt I l · 1··^ · mm a· · 經濟部智慧財產局員工消費合作社印製 A7 519726 8658twfl.doc/008 37 _ -----爲第51 0 1 3 1 7 6说A明畜修正本'' " 止U期⑽2·11·ΰ 五、發明說明（7< ) 而第二介電層741比如是感光性的有機材質。 請參照第19圖，接下來進行微影製程，其係先提 供一光罩790，而光罩790可以區分成第一區域792及第 二區域794，其中第一區域792的透光能量比第二區域794 的透光能量強，如此光罩790的第一區域792可以設計成 貫孔的形式，在曝光時光線可以在不減少能量的情況下’ 穿過貫孔；而光罩792的第二區域794可以設計成半透光 膜的形式，如此在曝光時’光線在通過半透光膜時’會減 少部份的能量。藉由上述的光罩設計’再透過曝光時間的 控制，使得通過第一區域792的光線，射到第二介電層741 中時，會使其被照射的部份，完全曝光穿透第二介電層 741。而通過第二區域794的光線，射到第二介電層中741 時，會使其被照射的部份，部份曝光，並未完全穿透第二 介電層741。因此在接下來顯影的時候，第二介電層741 會形成插塞開口 743及金屬層開口 745 ’而透過插塞開口 743及金屬層開口 745可以暴露出焊墊727 ’其中形成插 塞開口 743的部份係由通過光罩790之第一區域792的光 線所造成，而形成金屬層開口 745的部份係由通過光罩790 之第二區域794的光線所造成。另外，若是保護層開口 732 的截面積甚小時，其插塞開口 743的截面積可以設計成比 保護層開口 732的截面積大，如此在接下來的塡入金屬製 程時，導電金屬較容易塡入到插塞開口 743中。而插塞開 口 743的截面積可以是介於1平方微米到10,000平方微米 之間。 27 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I I ΙΊ — — — — — — — — ·1111111 ·1111111· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 519726 A7 8 6 5 8twf1 .doc/〇〇8 R7 — 爲笫9 0 1 3 1 7 9广號況叨當修正本~ 一 修止Η期·· 2 U仏·丄丄· ti~ 五、發明說明（）乙） 請參照第20圖’接下來以濺鍍的方式，形成一黏 著層760到第二介電層741上、金屬層開口 745的側壁上、 插塞開口 743的側壁上、插塞開口 743中的保護層730及 焊墊727上。其黏著層760的材質比如是鈦鎢合金、鈦或 鉻等。 請參照第21圖，接著以電鍍或濺鍍的方式，形成 至少一導電金屬780到插塞開口 743中及金屬層開口 745 中，而導電金屬78〇會形成在黏著層76〇上，其中導電金 屬780比如包括銅、鎳、金或鋁等。接著可以利用硏磨的 方式，比如是化學機械拋光（chemical mechanical polishing，CMP)製程，而硏磨位在金屬層開口 745外及插 塞開口 743外的導電金屬780及黏著層760，直到第二介 電層741暴露於外爲止，而形成如第2i_圖所示的結構， 其中位在金屬層開口 745中的導電金屬780及黏著層760， 係爲第二金屬層746，而位在插塞開口 743中的導電金屬 780及黏著層2M，係爲第二插塞748，可以使第二金屬層 M6與焊墊727電性連接。此時便可以利用打線的方式， 打上至少一導線到第二金屬層746上，而與外部電路電性 連接。 或者，請參照第23圖，可以再以旋塗的方式，選 擇性地形成另一第二介電層770到導電金屬780上及位在 底部的第二介電層741上，而此新形成位在頂部的第二介 電層77〇亦可以是感光材質，接著再透過微影的製程，而 使位在頂部的第二介電層77〇形成一接點開口 772，以暴 28 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -· n 1.1 n· n ammi n I · emi i_i .^1 1 1 n ϋ I · 經濟部智慧財產局員工消費合作社印製 519726 A7 8 6 5 8 twf1 .doc/ 0 0 8 B7 ^131 / TTlE^j 11 "ίΓ" 五、發明說明（4 ) ' · · · 露出導電金屬780，暴露出的導電金屬78〇係定義成接點 747，透過接點70，晶片結構7〇〇可以與外界電路電性連 接。其詳細的第二積層740內部結構、材質及尺寸，在前 述之較佳實施例中亦有詳盡的描述，在此便不再賛:述。 在上述的製程中，係僅利用一次微影的方式便直接 形成插塞開口及金屬層開口，然而本發明的應用並非侷限 於上述的方式。亦可以是其他的方式，如下所述。 請參照第24圖到第26圖，其繪示依照本發明另一 較佳實施例之具有插塞開口及金屬層開口的雙層介電層之 製程剖面放大示意圖。首先，請參照第24圖，其係先以 旋塗的方式，形成一層介電材質941到晶圓902的保護層 930上及焊墊927上，其中介電材質941係爲非感光的材 質，接著再利用微影蝕刻的製程，使得介電材質941形成 一插塞開口 943，而藉由插塞開口 943可以暴露出焊墊 927。然後，再以旋塗的方式，形成一介電材質970到介 電材質941上，而介電材質970還會塡入到插塞開口 943 中，其中介電材質970係爲感光性的材質，而形成如第25 圖所示的結構。然後再透過曝光、顯影等步驟，使得介電 材質970會形成金屬層開口 972，而位在插塞開口 943內 的介電材質970亦會去除，形成如第26圖所示的結構。 在形成插塞開口 943及金屬層開□ 972之後，其接下來形 成黏著層的製程、形成導電金屬的製程、及去除位在金屬 層開口外之黏著層及導電金屬的製程，均與前述的較佳實 施例雷同，在此便不再贅述。 29 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） ' " (請先閱讀背面之注意事項再填寫本頁) 丨礮 訂---------線· 經濟部智慧財產局員工消費合作社印製 519726 .doc/008 修止本· A7 B7 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明説明U ) 另外亦可以將介電材質941與介電材質970相互 間設計成具有甚咼的蝕刻選擇性，亦即介電材質970的蝕 刻液幾乎不會蝕刻介電材質941，如此在將介電材質970 塡入到插塞開口 943中及形成到介電材質941上之後，還 可以利用微影飽刻的方式形成金屬層開口 221，並且還將 位在插塞開口 943內的介電材質97〇去除。此時就不需限 定介電材質941、970是否爲感光性的材質。 另外’在上述的製程中，並非僅限定在單層金屬層 的結構’亦可以是多層金屬層的結構，然而其製作方法係 重複前述之方法，在此便不再贅述。然而利用前述之任何 方法所製作的第二積層，最後均可以形成一具有接點開口 的介電層’以暴露出第二線路結構體，而與外界電路電性 連接。或者’亦可以將位在頂層的第二金屬層整面暴露於 外’而透過凸塊或導線與外界電路電性連接。另外，在形 成第一層以上的第二金屬層時，其所對應的介電層之插塞 開口 ’要暴露出位在下層的第二金屬層，如此透過位在插 塞開口中的導電金屬，可以使上層的金屬層與下層的金屬 層電性連接。 綜上所述，本發明至少具有下列優點： 1 ·本發明之晶片結構及其製程，由於第二線路結構 體之第二金屬層的線路路徑截面積甚大、寬度甚寬、厚度 夠厚’且第二插塞的截面積亦甚大，同時可以使用低電阻 的材質作爲第二線路結構體的主要導電材質，比如是銅或 金’並且第二介電結構體之材質可以是有機化合物，厚度 30 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ϋ n * n n ϋ ϋ 1 n n t i mammw n i_i mm§ n 1 I - A7 519726 3正本一^--修 五、發明說明（4) 比較厚，而其介電常數甚低，約爲1〜3之間，其數據依採 用的材質之不同而不同。因此藉由上述的晶片結構設計， 可以降低電阻電容時間延遲的效應’同時還可以降低晶片 的功率及晶片所產生的溫度。 2.本發明之晶片結構及其製程’每一條電源匯流排 或接地匯流排可以連接更多的電子元件’故電源匯流排或 接地匯流排的總數目會減少，故伴隨電源匯流排或接地匯 流排而設計的靜電放電保護電路之數目亦會減少，伴隨電 源匯流排或接地匯流排而設計的接點之數目亦會減少’因 而可以簡化電路的佈局，降低成本。並且，藉由靜電放電 保護電路可以防止與第二介電結構體連接的電子元件受到 突然而來的高電壓的放電損毀。 3·本發明之晶片結構及其製程，可以透過第二線路 結構體，使得晶片結構的接點配置可以重新定位，以配合 基板的設計，並且透過整合接地點或接電源點，使與基板 間僅需使用少數用以接地的接點及用以接電源的接點，如 此可以大幅簡化基板的設計。-再者，若是將多種晶片透過 第二線路結構體而將其接點重配置，使得不同的晶片可以 具有相同的接點配置，如此可以將基板的接點配置標準 化，而大幅降低基板的成本。 4.本發明之晶片結構及其製程，由於第二線路結構 體之製程的精度要求不高，故可以使用精度等級較低的設 備從事生產，以降低製造成本。 雖然本發明已以較佳實施例揭露如上，然其並非用 本紙張尺度適用中國驛標準（CNS)A4規格（21G χ 297公爱） (請先閱讀背面之注意事項再填寫本頁) -i丨丨丨丨丨丨訂-丨丨丨丨丨丨丨-線· 經濟部智慧財產局員工消費合作社印製 519726 A7 ^ 8658twfl . doc/008 β7 〜爲柒y u Ϊ13 17 y b號説明書修ΊΕ本 --- 修止㈡期：2uu^.ii.y 五、發明說明（从） 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之隔 離範圍當視後附之申請專利範圍所界定者爲準。 -------!·!·------- 丨訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 2 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 519726 &8 C8 8658twfl.doc/008 D8 爲采3 〇 1 3 1 7 9 ΰ 號 t5兌明 ® 修 IE 本 ：^〇0i.ll.8~ 六、申請專利範圍 1. —'種晶片結構，包括： 一基底，包括複數個電子元件，配置在該基底之表 層； 一第一積層，位在該基底上，該第一積層包括一介 電結構體及一第一線路結構體，該第一線路結構體係交錯 於該第一積層之該介電結構體中，而該第一線路結構體與 該些電子元件電性連接，該第一線路結構體包括至少一第 一焊墊及至少一第二焊墊，位在該第一積層的表層，其中 該第一焊墊係暴露於外；以及 一第二積層，配置在該第一積層上，該第二積層至 少包括一第二線路結構體，而透過該第二焊墊，該第二線 路結構體與該第一線路結構體電性連接。 2. 如申請專利範圍第1項所述之晶片結構，其中該 第二積層還具有一介電結構體，而該第二線路結構體係交 錯於該第二積層之該介電結構體中。 3. 如申請專利範圍第2項所述之晶片結構，其中該 ~ 第二積層之該介電結構體係爲有機化合物。 4. 如申請專利範圍第2項所述之晶片結構，其中該 第二積層之該介電結構體係爲高分子聚合物。 5. 如申請專利範圍第2項所述之晶片結構，其中該 第二積層之該介電結構體之材質係選自於由聚醯亞胺、苯 基環丁烯、聚亞芳香基醚、多孔性介電材質及彈性體所組 成之族群中的一種材質。 6. 如申請專利範圍第1項所述之晶片結構，其中該 33 • n 1_ϋ I^n ϋβ n n —ϋ n n n I · n ΛΜΜΜ (請先閱讀背面之注意事項再填寫本頁) 訂· •線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ297公釐） 519726 A8 B8 C8 8658twfl.doc/008 D8 爲第—9 01 3 1 7 0各-號銳明《書修正__本-— 修正曰期：Zu CT2 .丄丄.8~ 六、申請專利範圍 些電子元件之至少一個係爲靜電放電保護電路，並且該靜 電放電保護電路與該第一線路結構體電性連接。 7·如申請專利範圍第1項所述之晶片結構，其中該 些電子元件之至少一個係爲過渡元件，並且該過渡元件與 該第一線路結構體電性連接，而訊號的傳輸可以從該過渡 元件，經由該第一線路結構體，到達該第二線路結構體， 再經由該第二線路結構體，到達該第一線路結構體，而傳 輸至其他的該些電子元件。 8. 如申請專利範圍第7項所述之晶片結構，其中該 過渡元件係選自於由驅動器、接收器及輸出入電路所組成 的族群中之一種元件。 9. 如申請專利範圍第1項所述之晶片結構，其中該 第一線路結構體還包括至少一焊墊間線路，連接該第一焊 墊及該第二焊墊。 10. 如申請專利範圍第9項所述之晶片結構，其中該 焊墊間線路的長度係小於5,000微米。 - Π.如申請專利範圍第1項所述之晶片結構，其中該 第二線路結構體之路徑厚度係大於該第一線路結構體之路 徑厚度。 12.如申請專利範圍第1項所述之晶片結構，其中該 第二線路結構體之路徑厚度係界於1微米到1微米之間。 Π.如申請專利範圍第1項所述之晶片結構，其中該 第二線路結構體之路徑寬度係大於該第一線路結構體之路 徑寬度。 34 (請先閱讀背面之注意事項再填寫本頁) f 訂---------線 丨» 經濟部智慧財產局員工消費合作社印^4 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ297公釐） 519726 A8 B8 C8 8 6 5 8 twf1 .doc/ 0 0 8 D8 ^ ^ 9 0·1· f|g ® ^ 修止 ti 期：2002. 11.8~ 六、申請專利範圍 H.如申請專利範圍第1項所述之晶片結構，其中該 第二線路結構體之路徑寬度係界於1微米到1公星之間。 I5·如申請專利範圍第1項所述之晶片結構，其中該 第二線路結構體之路徑截面積係界於1平方微米到平 方公厘之間。 16. —種晶片結構，包括： 一基底，包括複數個電子元件，配置在該基底之表 層； · 一第一積層，位在該基底上，該第一積層包括一介 電結構體及一線路結構體，該線路結構體係交錯於該第一 積層之該介電結構體中，而該線路結構體與該些電子元件 電性連接； 一保護層，配置在該第一積層上，該保護層具有至 少一保護層開口，以暴露出該線路結構體；以及 一第二積層，配置在該保護層上，該第二積層至少 包括一電源匯流排，透過該保護層開口，該電源匯流排與 該線路結構體電性連接。 17. 如申請專利範圍第16項所述之晶片結構，其中 該電源匯流排之路徑厚度係界於1微米到1微米之間。 18. 如申請專利範圍第16項所述之晶片結構，其中 該電源匯流排之路徑寬度係界於1微米到1公厘_之間。 19. 如申請專利範圍第16項所述之晶片結構，其中 該電源匯流排之路徑截面積係界於1平方微米到平方 i 35 (請先閱讀背面之注意事項再填寫本頁) --- 訂------ 線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 經濟部智慧財產局員工消費合作社印製 519726 C8 8658twfl.doc/008 〇8 _ 爲采〕〇1 3 1 7 9 G ：；虎g兌明曹f|多正本 1ft：正td期：2 U (J z .丄丄.b 六、申請專利範圍 公厘之間。 20.如申請專利範圍第Ιό項所述之晶片結構，其中 該保護層的材質係爲無機化合物。 21·如申請專利範圍第16項所述之晶片結構，其中 該保護層的結構係選自於由氮矽化合物層、氧矽化合物 層、磷砂玻璃層、該等之部份組合的複合層及該等之全部 組合所組成的複合層所組成的族群中之一種結構。 22·如申請專利範圍第I6項所述之晶片結構，其中 該第二積層還具有一介電結構體，而該電源匯流排係交錯 於該第二積層之該介電結構體中。 23. 如申請專利範圍第22項所述之晶片結構，其中 該第二積層之該介電結構體係爲有機化合物。 24. 如申請專利範圍第22項所述之晶片結構，其中 該第二積層之該介電結構體係爲高分子聚合物。 25. 如申請專利範圍第22項所述之晶片結構，其中 該第二積層之該介電結構體之材質係選自於由聚醯亞胺、 苯基環丁烯、聚亞芳香基醚、多孔性介電材質及彈性體所 組成之族群中的一種材質。 26. 如申請專利範圍第22項所述之晶片結構，其中 該第二積層之該介電結構體係由至少一介電層所構成，該 介電層之厚度係介於1微米到1微米之間。 27. 如申請專利範圍第22項所述之晶片結構，其中 該第二積層之該介電結構體包括至少一插塞開口，與該保 護層開口連通，而該電源匯流排之部份金屬還塡入到該插 36 (請先閱讀背面之注意事項再填寫本頁) I · n n I n n II ϋ 一 0、 n n 1 mmmmmm n mMmm n I 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） 519726 A8 B8 C8 8658twfl.doc/008 D8 择笛_Q A 1 。1。乙陡沿口 口圭攸τι- + — 六、申請專利範圍 塞開口中及該保護層開口中，與該線路結構體電性連接， 並且該插塞開口的截面積係大於該保護層開口的截面積。 28·如申請專利範圍第22項所述之晶片結構，其中 該第二積層之該介電結構體包括至少一插塞開口，與該保 護層開口連通，而該電源匯流排之部份金屬還塡入到該插 塞開口中及該保護層開口中，與該線路結構體電性連接， 而該插塞開口之截面積係界於1平方微米到10,000平方微 米之間。 29·如申請專利範圍第16項所述之晶片結構，其中 該保護層開口的最大寬度係介於0.5微米到200微米之間。 30. 如申請專利範圍第16項所述之晶片結構，其中 該電源匯流排係爲平面的樣式。 31. 如申請專利範圍第16項所述之晶片結構，其中 該些電子元件之至少一個係爲靜電放電保護電路，並且該 靜電放電保護電路與該線路結構體電性連接。 32. 如申請專利範圍第16項所述之晶片結構，其中 該第一線路結構體包括至少一第一焊墊及至少一第二焊 墊，該第一焊墊及該第二焊墊暴露出該第一積層，該第二 焊墊與該電源匯流排電性連接，該第一焊墊係暴露於外。 33. 如申請專利範圍第32項所述之晶片結構，其中 該第一線路結構體還包括至少一焊墊間線路，連接該第一 焊墊及該第二焊墊。 34. 如申請專利範圍第33項所述之晶片結構，其中 該焊墊間線路的長度係小於5,000微米。 37 -------.--------- (請先閱讀背面之注意事項再填寫本頁) 訂·- --線· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNSM4規格（2〗〇χ297公釐） 519726 C8 8658twfl .doc/008 D8 爲兔00 13179C1 5虎況明書修正本 修ίΚ Η期：2【)()^ - 1 1 - Η 六、申請專利範圍 35. —種晶片結構，包括： 一基底，包括複數個電子元件，配置在該基底之表 -------·-------·--- (請先閱讀背面之注意事項再填寫本頁) 層； 一第一積層，位在該基底上，該第一積層包括一介 電結構體及一^線路結構體’該線路結構體係父錯於該第一* 積層之該介電結構體中，而該線路結構體與該些電子元件 電性連接； 一保護層.，配置在該第一積層上，該保護層具有至 少一保護層開口，以暴露出該線路結構體；以及 一第二積層，配置在該保護層上，該第二積層至少 包括一接地匯流排，透過該保護層開口，該接地匯流排與 該線路結構體電性連接。 36. 如申請專利範圍第35項所述之晶片結構，其中 該接地匯流排之路徑厚度係界於1微米到1微米之間。 •線. 37. 如申請專利範圍第35項所述之晶片結構，其中 該接地匯流排之路徑寬度係界於1微米到1公厘_之間。 經濟部智慧財產局員工消費合作社印製 38. 如申請專利範圍第35項所述之晶片結構，其中 該接地匯流排之路徑截面積係界於1平方微米到0^1平方 公厘之間。_ 39. 如申請專利範圍第35項所述之晶片結構，其中 該保護層的材質係爲無機化合物。 40. 如申請專利範圍第35項所述之晶片結構，其中 該保護層的結構係選自於由氮矽化合物層、氧矽化合物 層、磷矽玻璃層、該等之部份組合的複合層及該等之全部 38 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ297公釐） 519726 經濟部智慧財產局員工消費合作社印則衣 A8 B8 C8 8658twfl . doc/008 D8 -爲第9❷號說明書修亚·率-修正Β_·斯_ΓΓ〇 u 2 .丄丄.η 六、申請專利範圍 組合所組成的複合層所組成的族群中之一種結構。 41·如申請專利範圍第35項所述之晶片結構，其中 該第二積層還具有一介電結構體，而該接地匯流排係交錯 於該第二積層之該介電結構體中。 42·如申請專利範圍第41項所述之晶片結構，其中 該第二積層之該介電結構體係爲有機化合物。 43·如申請專利範圍第41項所述之晶片結構，其中 _該第二積層之該介電結構體係爲高分子聚合物。 44·如申請專利範圍第41項所述之晶片結構，其中 該第二積層之該介電結構體之材質係選自於由聚醯亞胺、 苯基環丁烯、聚亞芳香基醚、多孔性介電材質及彈性體所 組成之族群中的一種材質。 45. 如申請專利範圍第41項所述之晶片結構，其中 該第二積層之該介電結構體係由至少一介電層所構成，該 介電層之厚度係介於1微米到1微米之間/ 46. 如申請專利範圍第41項所述之晶片結構，其中 該第二積層之該介電結構體包括至少一插塞開口，與該保 護層開口連通，而該接地匯流排之部份金屬還塡入到該插 塞開口中及該保護層開口中，與該線路結構體電性連接， 並且該插塞開口的截面積係大於該保護層開口的截面積。 47. 如申請專利範圍第41項所述之晶片結構，其中 該第二積層之該介電結構體包括至少一插塞開口，與該保 護層開口連通，而該電源匯流排之部份金屬還塡入到該插 塞開口中及該保護層開口中，與該線路結構體電性連接， 39 (請先閱讀背面之注意事項再填寫本頁) f --訂---------線 本紙張尺度適用中國國家標準（CNS)A4規格（2Ι〇χ 297公釐） 經濟部智慧財產局員工消費合作社印釗π 519726 A8 B8 8 65 8 twf1 .doc/ 0 0 8 爲集號,_說..明書修,_]£本-修正 & 期"rg〇_02 . 11 . 8 六、申請專利範圍 而該插塞開口之截面積係界於1平方微米到10,000平方微 米之間。 48. 如申請專利範圍第35項所述之晶片結構，其中 該保護層開口的最大寬度係介於0.5微米到200微米之間。 49. 如申請專利範圍第35項所述之晶片結構，其中 該接地匯流排係爲平面的樣式。 5〇·如申請專利範圍第35項所述之晶片結構，其中 該些電子元件之至少一個係爲靜電放電保護電路，並且該 靜電放電保護電路與該線路結構體電性連接。 51·如申請專利範圍第35項所述之晶片結構，其中 該第一線路結構體包括至少一第一焊墊及至少一第二焊 墊，該第一焊墊及該第二焊墊暴露出該第一積層，該第二 焊墊與該接地匯流排電性連接，該第一焊墊係暴露於外。 52. 如申請專利範圍第51項所述之晶片結構，其中 該第一線路結構體還包括至少一焊墊間線路，連接該第一 焊墊及該第二焊墊。 53. 如申請專利範圍第52項所述之晶片結構，其中 該焊墊間線路的長度係小於5,000微米。 54. —種晶片結構，包括： 一基底，包括複數個電子元件，配置在該基底之表 層； 一第一積層，位在該基底上，該第一積層包括一介 電結構體及一第一線路結構體，該第一線路結構體係交錯 於該第一積層之該介電結構體中，而該第一線路結構體與 40 (請先閱讀背面之注意事項再填寫本頁) f—— 訂---------線J 本紙張尺度適用中國國家標準（CNS)A4規格（2Ι〇χ 297公釐） 519726 C8 8658twfl .doc/008 D8 •爲•第9 6·''號·說明售修正本 __一 修止 tj f 0 0 2 . 1 1 · §~ 六、申請專利範圍 該些電子元件電性連接； 一保護層，配置在該第一積層上，該保護層具有至 少一保護層開□，以暴露出該第一線路結構體；以及 一第二積層，配置在該保護層上，該第二積層至少 包括一第二線路結構體，透過該保護層開口，該第二線路 結構體與該第一線路結構體電性連接，而訊號的傳輸可以 從該些電子元件之一，經由該第一線路結構體，穿過該保 .護層，到達該第二線路結構體，再經由該第二線路結構體， 穿過該保護層，到達該第一線路結構體，而傳輸至其他的 該些電子元件。 55. 如申請專利範圍第54項所述之晶片結構，其中 該保護層的材質係爲無機化合物。 56. 如申請專利範圍第54項所述之晶片結構，其中 該保護層的結構係選自於由氮矽化合物層、氧矽化合物 層、磷矽玻璃層、該等之部份組合的複合層及該等之全部 組合所組成的複合層所組成的族群中之一種結構。。 57. 如申請專利範圍第54項所述之晶片結構，其中 該第二積層還具有一介電結構體，而該第二線路結構體係 交錯於該第二積層之該介電結構體中。 58. 如申請專利範圍第57項所述之晶片結構，其中 該第二積層之該介電結構體係爲有機化合物。 59. 如申請專利範圍第57項所述之晶片結構，其中 該第二積層之該介電結構體係爲高分子聚合物。 60. 如申請專利範圍第57項所述之晶片結構，其中 (請先閱讀背面之注意事項再填寫本頁) ·· --線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 88008 ABaD ί i Ώ C 519726 ^ ^ U丄J丄/ J u w儿口儿哲|l彡UL斗、 修止ϋ期：之。Ό Ζ. 1 1 . Η 六、申請專利範圍 該第二積層之該介電結構體之材質係選自於由聚醯亞胺、 苯基環丁烯、聚亞芳香基醚、多孔性介電材質及彈性體所 組成之族群中的一種材質。 61·如申請專利範圍第57項所述之晶片結構，其中 該第二積層之該介電結構體係由至少一介電層所構成，該 介電層之厚度係介於1微米到1微米之間。 62·如申請專利範圍第57項所述之晶片結構，其中 該第二積層之該介電結構體包括至少一插塞開口，與該保 護層開口連通，而該第二線路結構體之部份金屬還塡入到 該插塞開口中及該保護層開口中，與該第一線路結構體電 性連接，並且該插塞開口的截面積係大於該保護層開口的 截面積。 63. 如申請專利範圍第57項所述之晶片結構，其中 該第二積層之該介電結構體包括至少一插塞開口，與該保 護層開口連通，而該第二線路結構體之部份金屬還塡入到 該插塞開口中及該保護層開口中，與該第一線路結構體電 性連接，並且該插塞開口之截面積係界於1平方微米到 10,000平方微米之間。 64. 如申請專利範圍第54項所述之晶片結構，其中 該保護層開口的最大寬度係介於0.5微米到200微米之間。 65. 如申請專利範圍第54項所述之晶片結構，其中 該些電子元件之至少一個係爲過渡元件，並且該過渡元件 與該第一線路結構體電性連接，而訊號的傳輸可以從該過 渡元件，經由該第一線路結構體，到達該第二線路結構體， 42 -------------囔.— 1 (請先閱讀背面之注意事項再填寫本頁) 訂· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（2Ι〇χ 297公釐） 519726 A8 B8 C8 8658twfl.doc/008 D8 -爲第 3_i 7 9 6__•號說_明書修__$本 1¾ IE B : 2 υ u 2 . l i . y 六、申請專利範圍 再經由該第二線路結構體，到達該第一線路結構體，而傳 輸至其他的該些電子元件。 66.如申請專利範圍第65項所述之晶片結構，其中 該過渡元件係選自於由驅動器、接收器及輸出入電路所組 成的族群中之一種元件。 67·如申請專利範圍第54項所述之晶片結構，其中 該第一線路結構體包括至少一第一焊墊及至少一第二焊 墊，該第一焊墊及該第二焊墊暴露出該第一積層，該第二 焊墊與該第二線路結構體電性連接，該第一焊墊係暴露於 外。 68. 如申請專利範圍第67項所述之晶片結構，其中 該第一線路結構體還包括至少一焊墊間線路，連接該第一 焊墊及該第二焊墊。 69. 如申請專利範圍第68項所述之晶片結構，其中 該焊墊間線路的長度係小於5,000微米。 70. 如申請專利範圍第54項所述之晶片結構，其中 該第二線路結構體之路徑厚度係界於1微米到1微米之 間。 71. 如申請專利範圍第54項所述之晶片結構，其中 該第二線路結構體之路徑寬度係界於1微米到1公霞之 間。 72. 如申請專利範圍第54項所述之晶片結構，其中 該第二線路結構體之路徑截面積係界於1平方微米到_ 平方公厘之間。 43 (請先閱讀背面之注意事項再填寫本頁) 嬝 訂---------線 »· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 519726 A8 B8 C8 8658twfl .doc/008 〇8 -爲第7 0 6號說明言修正I本-修IE B期τζ·υ U八丄丄.Η 六、申請專利範圍 73. —種晶片，該晶片包括一線路結構體及一保護 層，該線路結構體係位在該晶片內，該保護層係位在該晶 片的表層，並且該保護層具有至少一保護層開口，以暴露 出該線路結構體，而該保護層開口的最大寬度係介於0.5 微米到20微米之間。 74. —種晶片結構，包括： 一晶片，該晶片包括一第一線路結構體及一保護 層，該第一線路結構體係位在該晶片內，該保護層係位在 該晶片的表層，並且該保護層具有至少一保護層開口，以 暴露出該線路結構體，而該保護層開口的最大寬度係介於 0.5微米到20微米之間； 一積層，配置在該晶片之該保護層上，並且該積層 至少具有一第二線路結構體，而透過該保護層開口，該第 二線路結構體與該第一線路結構體電性連接。 75. 如申請專利範圍第74項所述之晶片結構，其中 該第二線路結構體之路徑厚度係界於1微米到1微米之 間。 76. 如申請專利範圍第74項所述之晶片結構，其中 該第二線路結構體之路徑寬度係界於1微米到1公鼠之 間。 · 77. 如申請專利範圍第74項所述之晶片結構，其中 該第二線路結構體之路徑截面積係界於1平方微米到0^2 平方公厘之間。 78. 如申請專利範圍第74項所述之晶片結構，其中 44 (請先閱讀背面之注意事項再填寫本頁) 訂---------線 »· 經濟部智慧財產局員工消費合作社印刻π 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公S ) 經濟部智慧財產局員Η消費合作社印製 519726 A8 B8 C8 8658twfl .doc/008 D8 爲乐""3〇1 3 1 7〕G 口兌明ϊ修正本 修止td期：2〇Uk：.11.8 六、申請專利範圍 該保護層的材質係爲無機化合物。 79·如申請專利範圍第74項所述之晶片結構，其中 該保護層的結構係選自於由氮矽化合物層、氧矽化合物 層、磷矽玻璃層、該等之部份組合的複合層及該等之全部 組合所組成的複合層所組成的族群中之一種結構。。 80.如申請專利範圍第74項所述之晶片結構，其中 該積層還具有一介電結構體，而該第二線路結構體係交錯 於該積層之該介電結構體中。 81·如申請專利範圍第80項所述之晶片結構，其中 該積層之該介電結構體係爲有機化合物。 82. 如申請專利範圍第80項所述之晶片結構，其中 該積層之該介電結構體係爲高分子聚合物。 83. 如申請專利範圍第80項所述之晶片結構，其中 該積層之該介電結構體之材質係選自於由聚醯亞胺、苯基 環丁烯、聚亞芳香基醚、多孔性介電材質及彈性體所組成 之族群中的一種材質。 84. 如申請專利範圍第80項所述之晶片結構，其中 該第二積層之該介電結構體包括至少一插塞開口，與該保 護層開口連通，而該第二線路結構體之部份金屬還塡入到 該插塞開口中及該保護層開口中，與該第一線路結構體電 性連接，並且該插塞開口的截面積係大於該保護層開口的 截面積。 85. 如申請專利範圍第80項所述之晶片結構，其中 該第二積層之該介電結構體包括至少一插塞開口，與該保 " 45 (請先閱讀背面之注意事項再填寫本頁) 嗓----- 訂---------線！ 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 經濟部智慧財產局員工消費合作社印製 519726 A8 B8 C8 8658twf1.doc/008 D8 爲采9〇1〕1 7〕G 5虎口兌明書修正本 :^002.11.8 六、申請專利範圍 護層開口連通，而該第二線路結構體之部份金屬還塡入到 該插塞開口中及該保護層開口中，與該第一線路結構體電 性連接，並且該插塞開口之截面積係界於1平方微米到 10,000平方微米之間。 86·如申請專利範圍第74項所述之晶片結構，其中 該積層之該介電結構體係由至少一介電層所構成，該介電 層之厚度係介於1微米到1微米之間。 87. —種晶片結構製程，包括： 步驟一：提供一晶圓，該晶圓至少包括一保護層， 位在該晶圓的表層； 步驟二：形成一介電層到該晶圓之該保護層上，該 介電層具有至少一開口，該開口貫通該介電層； 步驟三··形成一導電金屬到該介電層上及該介電層 之該開口中；以及 步驟四：去除位在該開口外之該導電金屬。 88. 如申請專利範圍第87項所述之晶片結構製程， 其中在形成該導電金屬到該介電層上之前，還形成一黏著 層到該介電層上，而該導電金屬係形成在該黏著層上。 89. 如申請專利範圍第87項所述之晶片結構製程， 在進行步驟二時，其係利用一光罩，該光罩包括至少一第 一區域及至少一第二區域，而通過該第一區域的光線之能 量大於通過該第二區域的光線之能量，並且至少透過曝 光、顯影之步驟，而使該開口定義出至少一插塞開口及至 少一金屬層開口，該插塞開口係貫穿該介電層，而該金屬 46 (請先閱讀背面之注意事項再填寫本頁) f 訂---------線· 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ297公釐） 519726 C8 8658twfl.doc/008 D8 3 0 13 17 9 0 §/；t Φ3 ϊ ί® IE Φ " 修止 tJ 期：公ϋ〇2.11.8~ 六、申請專利範圍 -------------囔—— (請先閱讀背面之注意事項再填寫本頁) 層開口並未貫穿該介電層，並且該插塞開口與該金屬層開 口連通，其中在進行曝光時，該第一區域係對準該插塞開 口的區域，該第二區域係對準該金屬層開口的區域。 90·如申請專利範圍第89項所述之晶片結構製程， 其中該第一區域係爲貫孔的形式。 91. 如申請專利範圍第89項所述之晶片結構製程， 其中該第二區域係爲半透光膜的形式。 92. 如申請專利範圍第87項所述之晶片結構製程， 其中該晶圓還包括一線路結構體，配置在該晶圓的內部， 而該保護層還具有至少一保護層開口，以暴露出該線路結 構體，並且在進行步驟二時，該介電層之該開口會暴露出 該保護層開口及暴露於該保護層開口外的該線路結構體。 -·線一 93. 如申請專利範圍第87項所述之晶片結構製程， 其中在去除位在該開口外之該導電金屬之後，還包括形成 一另一介電層到該保護層上，該另一介電層包覆該導電金 屬。 經濟部智慧財產局員工消費合作社印製 94. 如申請專利範圍第93項所述之晶片結構製程， 其中在形成該另一介電層到該保護層上之後，還形成至少 一接點開口於該另一介電層上，以暴露出該導電金屬。 95. 如申請專利範圍第87項所述之晶片結構製程， 還要重複步驟二到步驟四的製程至少一次。 96. 如申請專利範圍第95項所述之晶片結構製程， 其中每次在進行步驟二時，該介電層之該開口會暴露出已 形成在該保護層上的該導電金屬。 4 7 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公S ) 519726 經濟部智慧財產局員工消費合作社印^^ B8 8 6 5 8 twf1 .doc/ 0 0 8 1號說明正本 -修止0期：2霄人丄丄.Η 申請專利範圍 97·如申請專利範圍第95項所述之晶片結構製程， 其中在重複步驟二到步驟四的製程之後，還包括形成一另 一介電層到該保護層上，該另一介電層包覆最頂層之該導 電金屬。 98.如申請專利範圍第97項所述之晶片結構製程， 其中在歷成該另一介電遷到該保護層上之後，還形成至少 一接點開口於該另一介電層上，以暴露出該導電金屬。 99·一種晶片結構製程，包括： 步驟一：提供一晶圓，該晶圓至少包括一保護層， 位在該晶圓的表層； 步驟二：形成一層第一介電材質到該晶圓之該保護 層上，該第一介電材質具有至少一插塞開口，該插塞開口 貫通該第一介電材質； 步驟二：形成一第一黏著層到該第一介電材質上及 該第一介電材質之該插塞開口中； 步驟四：形成一第一導電金屬到該第一黏著層上； 步驟五：去除位在該插塞開口外之該第一黏著層及 該第一導電金屬； 步驟六：形成一第二介電材質到該第一介電材質 上，該第二介電材質具有至少一金屬層開口，該金屬層開 口貫通該第二介電材質，以暴露出位在該插塞開口中的該 第一導電金屬； 步驟七：形成一第二黏著層到該第二介電材質上及 該金屬層開口中； 48 -------------囔· II (請先閱讀背面之注意事項再填寫本頁) 訂· 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 519726 8658twfl.doc/008 爲第9 ϋ 1 3 _L 7 9 6 '號説1明畜修正4^ A8 B8 C8 D8 修止 ti 期：2002.11.8 六、申請專利範圍 步驟八：形成一第二導電金屬到該第二黏著層上； 以及 步驟九： 及該第二導電金屬。 100.如申請專利範圍第99項所述之晶片結構製程 第二黏著層 經濟部智慧財產局員工消費合作社印^^ 導電金屬之後，還包括形成一第三介電材質到該保護層 上，該第三介電材質包覆該第二導電金屬。 101·如申請專利範圍第100項所述之晶片結構製 程，其中在形成該第三介電材質到該保護層上之後，還形 成至少一接點開口於該第三介電材質上，以暴露出該第二 導電金屬。 1〇2·如申請專利範圍第99項所述之晶片結構製程， 其中該晶圓還包括一線路結構體，配置在該晶圓的內部， 而該保護層還具有至少一保護層開口，以暴露出該線路結 構體，並且在進行步驟二時，該插塞開口會暴露出該保護 層開口及暴露於該保護層開口外的該線路結構體。 103·如申請專利範圍第99項所述之晶片結構製程， 還要重複步驟二到步驟九的製程至少一次。 1〇4·如申請專利範圍第103項所述之晶片結構製 程，其中每次在進行步驟二時，該插塞開口會暴露出已形 成在該保護層上的該導電金屬。 105.如申請專利範圍第1〇3項所述之晶片結構製 程，其中在重複步驟二到步驟九的製程至少一次以後，還 49 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公坌） (請先閱讀背面之注意事項再填寫本頁) — 訂---------線！ 519726 經濟部智慧財產局員工消費合作社印制衣 C8 8 6 5 8 twf1 .doc/ 0 0 8 D8 爲第9。1 3丄7 y d號湯兑明鲁修正本 —~修正白期:2 0 ◦ 2 . 1 1 . 8 六、申請專利範圍 形成一第三介電材質到該保護層上，該第三介電材質包覆 該第二導電金屬。 1 0 6.如申g靑專利軺园弟10 5項所述之晶片結構製 程，其中在形成該第三介電材質到該保護層上之後，還形 成至少一接點開口於該第三介電材質上，以暴露出該第二 導電金屬。 107. —種晶片結構製程，包括： 步驟一：提供一晶圓，該晶圓至少包括一保護層， 位在該晶圓的表層； 步驟二：形成一層第一介電材質到該晶圓之該保護 層上，該第一介電材質具有至少一插塞開口，該插塞開口 貫通該第一介電材質； 步驟三：形成一第二介電材質到該第一介電材質上 及該插塞開口中； 步驟四：去除位在該插塞開口內的該第二介電材質 及位在該第一介電材質上的部份該第二介電材質，而位在 該插塞開口外的該第二介電材質之去除掉的區域會形成至 少一導電層開口，該導電層開口與該插塞開口連通； 步驟五：形成一黏著層到該第二介電材質上、該插 塞開口中及該導電層開口中； 步驟六：形成一導電金屬到該黏著層上；以及 步驟七：去除位在該金屬層開口外之該黏著層及該 導電金屬。 108. 如申請專利範圍第107項所述之晶片結構製 50 _______________ I (請先閱讀背面之注意事項再填寫本頁) 訂： Ϊ線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519726 8658twfl A8 B8 C8 doc/ 0 0 8 D8 口占 srv 口口 ♦ -τ- 士 ―一… I哆 in 口期：ZUUZ.丄丄 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 程，其中在去除位在該金屬層開口外之該黏著層及該導電 金屬之後，還包括形成一第三介電材質到該保護層上，該 第三介電材質包覆該導電金屬。 109. 如申請專利範圍第108項所述之晶片結構製 程，其中在形成該第三介電材質到該保護層上之後，還形 成至少一接點開口於該第三介電材質上，以暴露出該導電 金屬。 110. 如申請專利範圍第107項所述之晶片結構製 程，其中該晶圓還包括一線路結構體，配置在該晶圓的內 部，而該保護層還具有至少一保護層開口，以暴露出該線 路結構體，並且在進行步驟二時，該插塞開口會暴露出該 保護層開口及暴露於該保護層開口外的該線路結構體。 111. 如申請專利範圍第107項所述之晶片結構製 程，還要重複步驟二到步驟七的製程至少一次。 II2·如申請專利範圍第111項所述之晶片結構製 程，其中每次在進行步驟二時，該插塞開口會暴露出已形 成在該保護層上的該導電金屬。 經濟部智慧財產局員工消費合作社印制π 113·如申請專利範圍第111項所述之晶片結構製 程，其中在重複步驟二到步驟七的製程至少一次以後，還 形成一第三介電材質到該保護層上，該第三介電材質包覆 該導電金屬。 114·如申請專利範圍第113項所述之晶片結構製 程，其中在形成該第三介電材質到該保護層上之後，還形 成至少一接點開口於該第三介電材質上，以暴露出該導電 51 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 519726 六 經濟部智慧財產局員工消費合作社印？π B8 ρ6£8 ^ . doc/ 0 0 8 SI k 9 ΰ 號說明書隐正本 flil bJ 期：〇 〇 2 · 1 申請專利範圍 金屬。 115·如申請專利範圍第1〇7項所述之晶片結構製 程’其中該第一介電材質係爲非感光性材質，而該第二介 電材質係爲感光材質，此時在進行步驟四時，係以微影製 程去除該第二介電材質。 116.如申請專利範圍第107項所述之晶片結構製 程’其中在進行步驟四時，若以微影飩刻的方式去除該第 二介電材質，則該第二介電材質的蝕刻液要幾乎不蝕刻該 第一介電材質。 117·—種具圖案化之介電材質的形成製程，藉由該 介電材質的形成會架構出一積層之一介電結構體，而該具 圖案化之介電材質的形成製程包括·· 提供一感光性介電材質；以及 進行一微影製程，其係先利用一光罩，該光罩包括 至少一第一區域及至少一第二區域，而通過該第一區域的 光線之能量大於通過該第二區域的光線之能量，並且至少 透過曝光、顯影之步驟，而使該開口定義出至少一第一開 口及至少一第二開口，該第一開口係貫穿該介電材質，而 該第二開口並未貫穿該介電材質，其中在進行曝光時，該 第一區域係對準該插塞開口的區域，該第二區域係對準該 金屬層開口的區域 1 1 8 ·如申g靑專利範圍第1 1 7項所述之具圖案化之介 電材質的形成製程，其中該第一區域係爲貫孔的形式。 119.如申請專利範圍第U7項所述之晶片結構製 52 本紙張尺度適用中國國家標準（CNS〉A4規格（2】〇 X 297公釐） f請先閱讀背面之注意事項再填寫本頁)

   519726 8 658twf 1

   申請專利範 程 A8 B8 C8 D8 ’其中該第二區域係爲半透光膜的形式 經濟部智慧財產局員工消費合作社印制衣 120·—種具圖案化之介電材質的形成製程，藉由該 介電材質的形成會架構出一積層之一介電結構體，而該具 ®案化之介電材質的形成製程包括： 提供一第一介電材質，該第一介電材質具有至少一 第一開口，該第一開口貫通該第一介電材質； 形成一第二介電材質到該第一介電材質上及該第一 開口中；以及 去除位在該插塞開口內的該第二介電材質及位在該 第一介電材質上的部份該第二介電材質。 121.如申請專利範圍第120項所述之具圖案化之介 電材質的形成製程，其中該第一介電材質係爲非感光性材 質’而該第二介電材質係爲感光材質，此時係以微影製程 去除位在該插塞開口內的該第二介電材質及位在該第一介 電材質上的部份該第二介電材質。 ^ 122·如申請專利範圍第12〇項所述之具圖案化之介 電材質的形成製程，其中在去除位在該插塞開口內的該第 二介電材質時及位在該第一介電材質上的部份該第二介電 材貞日寸，右以微影蝕刻的方式去除該第二介電材質，則該 第二介電材質的蝕刻液要幾乎不蝕刻該第一介電材質。 123·—種晶片結構，包括： 一基底，包括複數個電子元件，配置在該基底之表 層； 第一積層，位在該基底上， 該第一積層包括一介

   297公釐） (請先閱讀背面之注意事項再填寫本頁)

   519726 A8 B8 C8 8658twfl.doc/008 D8 爲第94144 7 94^虎·說月省"修#"本 -修正口期Γ?Ό 〇 2 . 1 1 . 8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 電結構體及一第一線路結構體，該第一線路結構體係交錯 於該第一積層之該介電結構體中，而該第一線路結構體與 該些電子元件電性連接，該第一線路結構體包括至少一第 一焊墊及至少一第二焊墊，位在該第一積層的表層，其中 該第一焊墊係暴露於外； 一保護層，配置在該第一積層上，該保護層具有至 少一保護層開口，以暴露出該第一焊墊及該第二焊墊；以 及. 一第二積層，配置在該保護層上，該第二積層至少 包括一第二線路結構體，而透過暴露於該保護層開口外的 該第二焊墊，使得該第二線路結構體與該第一線路結構體 電性連接。 124. 如申請專利範圍第123項所述之晶片結構，其 中該第二積層還具有一介電結構體，而該第二線路結構體 係交錯於該第二積層之該介電結構體中。 125. 如申請專利範圍第124項所述之晶片結構，其 中該第二積層之該介電結構體係爲有機化合物。 經濟部智慧財產局員工消費合作社印¾ 126. 如申請專利範圍第1242-項所述之晶片結構，其 中該第二積層之該介電結構體係爲高分子聚合物。 127. 如申請專利範圍第124項所述之晶片結構，其 中該第二積層之該介電結構體之材質係選自於由聚醯亞 胺、苯基環丁烯、聚亞芳香基醚、多孔性介電材質及彈性 體所組成之族群中的一種材質。 128. 如申請專利範圍第123項所述之晶片結構，其 54 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 519726 C8 8658twfl.doc/008 93 爲第㈣1彳分卜號說明書修正本 -fg正日期'—γτιττγ?1. u . ΰ 六、申請專利範圍 中該些電子元件之至少一個係爲靜電放電保護電路，並且 §亥靜電放電保護電路與該第一線路結構體電性連接。 (請先閱讀背面之注意事項再填寫本頁) 129·如申請專利範圍第123項所述之晶片結構，其 中該些電子元件之至少一個係爲過渡元件，並且該過渡元 件與該第一線路結構體電性連接，而訊號的傳輸可以從該 過渡元件，經由該第一線路結構體，到達該第二線路結構 體，再經由該第二線路結構體，到達該第一線路結構體， 而傳輸至其他的該些電子元件。 130. 如申請專利範圍第129項所述之晶片結構，其 中該過渡元件係選自於由驅動器、接收器及輸出入電路所 組成的族群中之一種元件。 131. 如申請專利範圍第123項所述之晶片結構，其 中該第一線路結構體還包括至少一焊墊間線路，連接該第 一焊墊及該第二焊墊。 132. 如申請專利範圍第131項所述之晶片結構，其 中該焊墊間線路的長度係小於5,000微米。 133. 如申請專利範圍第123項所述之晶片結構，其 中該第二線路結構體之路徑厚度係大於該第一線路結構體 經濟部智慧財產局員工消費合作社印刻衣 之路徑厚度。 134. 如申請專利範圍第123項所述之晶片結構，其 中該第二線路結構體之路徑厚度係界於1微米到1微米 之間。 135. 如申請專利範圍第123項所述之晶片結構，其 中該第線路結構體之路徑寬度係大於該第一線路結構體 55 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ297公发） 519726 C8 8658twfl .doc/008 D8 爲第9 σι 3 1 7 9 ό號説明書修正本 :^002.11.8 六、申請專利範圍 之路徑寬度。 136. 如申請專利範圍第123項所述之晶片結構，其 中該第二線路結構體之路徑寬度係界於1微米到1公鼠之 間。 137. 如申請專利範圍第123項所述之晶片結構，其 中該第二線路結構體之路徑截面積係界於1平方微米到 0J12_平方公厘之間。 138. 如申請專利範圍第123項所述之晶片結構，其 中該保護層的材質係爲無機化合物。 139. 如申請專利範圍第123項所述之晶片結構，其 中該保護層的結構係選自於由氮矽化合物層、氧矽化合物 層、磷矽玻璃層、該等之部份組合的複合層及該等之全部 組合所組成的複合層所組成的族群中之一種結構。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印^ 56 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 300 342 8658Τ^ 519726

   330 第3圖 442 442a^442b