TW518685B - CMP process for a damascene pattern - Google Patents

CMP process for a damascene pattern Download PDF

Info

Publication number
TW518685B
TW518685B TW090127131A TW90127131A TW518685B TW 518685 B TW518685 B TW 518685B TW 090127131 A TW090127131 A TW 090127131A TW 90127131 A TW90127131 A TW 90127131A TW 518685 B TW518685 B TW 518685B
Authority
TW
Taiwan
Prior art keywords
cmp
polishing
cleaning
film
chemical mechanical
Prior art date
Application number
TW090127131A
Other languages
English (en)
Inventor
Akira Kubo
Yasuaki Tuchiya
Tomoko Wake
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Application granted granted Critical
Publication of TW518685B publication Critical patent/TW518685B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

518685 五、發明説明(1 ) 發明背景 發明領域 本發明係有關一種用於金屬鑲嵌圖案之CMP(化學機 械拋光)法,且更特別的是有關一種用於在半導體裝置 內形成金屬鑲嵌圖案的CMP法。本發明亦有關一種 CMP系統。 相關技術說明 某些半導體積體電路(1C)會使用金屬鑲嵌技術,其中 係將稱爲金屬鑲嵌圖案的互連圖案埋入於內層介電膜上 所形成的溝渠圖案之內。一般而言,該金屬鑲嵌互連圖 案係在塡充該溝渠圖案並以厚度大於該溝渠圖案深度導 電膜覆蓋該內層介電膜之後接受使用CMP系統之CMP 法的處理。 參照第1圖,一種CMP系統100係包含CMP工廠 101及控制單位102,該CMP工廠101則包含從晶圓入 口到晶圓出口接續配置的第一 CMP單位1 1 1、第二 CMP單位112及洗滌/乾燥單位113。每一個CMP單 位Η 1或1 1 2都包含有襯墊構件1 20、拋光液供應構件 121及淸洗液供應構件122。半導體晶圓200係藉由利 用圖中未標示的溜板系統傳送到CMP工廠1 0 1,及自 CMP工廠傳送到CMP工廠200。 參照第2Α圖,係用以顯示該半導體晶圓200的截面 圖示,其中係將由氧化矽製成的內層介電膜202形成於 矽基板20 1上。該內層·介電膜202含有落在其內的溝渠 518685 五、發明説明(2 ) 圖案203,且係在該溝渠圖案203之內或之外覆蓋有阻 擋膜204。銅膜205係形成於該薄阻擋膜204上以便塡 充該溝渠圖案203並覆蓋該內層介電膜202。 參照第3圖,該第一 CMP單位Π 1係包含襯墊構件 120’其由胺基甲酸酯製成而藉由表面平板123依樞軸 方式裝設於驅動機構上以便在水平面進行旋轉。拋光液 供應構件1 2 1及淸洗液供應構件1 22係隨著時間交替地 受到驅動以便藉由利用圖中未標示驅動單位與襯墊構件 120作相對配置。 該拋光液供應構件1 2 1會將拋光液或硏磨劑供應到 該襯墊構件1 20的頂部表面之上,而該淸洗液供應構件 1 22則會將淸洗液或純水供應到該襯墊構件1 20的頂部 表面之上。該溜板系統會將半導體晶圓200放在該襯墊 構件120之上以便進行旋轉並藉由推力構件110以便進 行支持作業。 第二CMP單位112是類似於該第一 CMP單位111而 具有襯墊構件130、拋光液供應構件132及淸洗液供應 構件133。該第一 CMP單位1 1 1係致力於對如第2A圖 所示之銅膜205的拋光作業,而第二CMP單位1 12則 致力於對如第2A圖所示之鉅阻擋膜204的拋光作業。 該第一 CMP單位1 1 1內的拋光液供應構件1 2 1會供 應當作有機化合物的含矽拋光液,而第二CMP單位 1 1 2內的拋光液供應構件1 3 1則會供應含鋁的拋光液。 該第一和第二CMP單位1 1 1和1 1 2內的襯墊構件1 20 -4- 518685 五、發明説明(3 ) 和1 3 0具有不同的性質。 該CMP系統1〇〇內的處理方法是如第4圖所示。首 先,半導體晶圓200係受到推力構件;[丨〇的支持且於步 驟S 1中被傳輸到該C Μ P系統1 〇 〇的第一 c Μ P單位 1 1 1內。已傳輸到該CMP系統1〇〇內的半導體晶圓200 係具有如第2Α圖所示的結構。 於步驟S 2中,該半導體晶圓2 0 0會受到驅動以便在 拋光液供應構件1 2 1會將拋光液供應其上的襯墊構件 120上進行旋轉。 該推力構件1 10會於該襯墊構件120的旋轉期間以 高於每英吋4磅(psi)的壓力推擠該半導體晶圓200使 之抵住該襯墊構件1 20以便對銅膜205進行拋光,直到 該阻檔膜204從如第2B圖所示之銅膜205露出爲止。 於步驟S3中,係將由該推力構件1 1 〇提供的推擠壓 力從4減到1 p s i,且該淸洗液供應構件1 2 2會將淸洗 液供應到該襯墊構件1 20之上以便淸洗該半導體晶圓 200 〇 在第一 CMP單位1 1 1內完成拋光及淸洗步驟之後, 於步驟S4中將該半導體晶圓200傳輸到該第二CMP單 位112上,並接受推擠壓力爲4 psi之阻擋膜204的高 壓拋光作業。施行該拋光作業直到依如第2C圖所示之 方式露出該內層介電膜202爲止。 然後利用淸洗液在推擠壓力於步驟S6中降低到1 psi 之後使該半導體晶圓200接受淸洗步驟的處理,因此淸 518685 五、發明説明(4 ) 洗了該半導體晶圓200的表面。在第二CMP單位112 內完成拋光及淸洗步驟之後,於步驟S7中將該半導體 晶圓200傳輸到洗滌/乾燥單位1 1 3上,然後於步驟 S 8中在其內接受洗滌/乾燥處理。在步驟S 9的乾燥處 理之後從該CMP系統100取出該半導體晶圓200。 該半導體晶圓200具有一呈絕佳平坦的頂部表面, 其中係將該銅膜2〇5埋藏於該溝渠圖案203內。然後令 該半導體晶圓200接受極大數目的處理以便形成一種其 上具有金屬鑲嵌圖案的電路結構。 吾人預期在此之前所說明的CMP法會藉由將兩個不 同的CMP單位用在該銅膜及阻擋膜上而提供一種最佳 化的表面結構。不過,本發明的發明人在硏究該半導體 晶圓的表面之後注意到該金屬鑲嵌互連圖案之薄層電阻 是不均勻的。 藉由對該晶圓表面的分析吾人證實該薄層電阻的不 均勻度是源自如第5A圖所示該銅膜205表面上稱爲腐 鈾或凹化作用的過度拋光現象。 發生腐蝕或凹化作用的理由,係肇因於如第5 B圖所 示之有機銅錯化物206會在對該銅膜205進行拋光以露 出該阻擋膜204之後附著該晶圓200表面之上。該有機 銅錯化物206會於拋光該阻擋膜204期間造成該銅膜 205的過拋光現象。 產生該有機銅錯化物2 0 6的理由,係肇因於使用諸 如拋光液內所含的矽石之類有機化合物以便拋光該銅膜 -6- 518685 五、發明説明(^ ) 205 令該有機化合物與銅膜: 205反應以形成該有機銅 錯 化 物 206 〇 在我 們的 實 驗 中 增加 在 拋 光該 銅膜205之後淸洗 步 驟 的 時間 長 度 不 能 有效 地 去 除該 有機銅錯化物206, 且 呈 現 出較 長 的 淸 洗時間 長 度 對該 CMP法而言是不實 際 的 〇 在稍 早之 曰 本 專 利 rtf 三 甲δ円 案 第 1 1-: Π 5 560號文件中所說 明 的 CMP法 係使用由胺基甲酸酯製成的襯墊構件及 拋 光 硏 磨劑 以 便 進 行 該阻 擋 膜 204 的拋光作業,並使用 由 固 定 的磨 蝕 顆 粒 製 成的 襯 墊 構件 及當作拋光液的化學 溶 液 以 便進 行 導 電 膜 的拋 光 作 業。 雖 則 該襯 墊 構 件 的 固定 磨 蝕 顆粒 允許吾人使用不包 含任 何 磨鈾 顆 的 拋 光硏 磨 劑 ,該 化學溶液毫無疑問地 包 含 了 各有 機 化 合 物 ,且 會 產 生有 機銅錯化物206而因 此 出 現 腐飩 或 凹 化現 象。 如 上 所述 , 吾 人 已 證實 的 是 習知 的CMP系統無法有 效 地 防 止腐 蝕 或 凹 化 現象 的 發 生, 因此會涉及具有不均 勻 薄 層 電阻 的 金 屬 鑲 嵌互 連 圖 案。 發 明 之 簡單 說 明 依 上 述觀 點 本 發 明的 巨 的 是提 供一種化學機械拋 光 (CMP)法: 及 CMP 系 統, 而 能 夠減 輕諸如金屬鑲嵌互 連 圖 案 之類 導 電 圖 案 中的 腐 蝕 或凹 化現象。 本 發 明係 提 供 一 種 CMP法以便對包含阻擋膜及連續 形 成 於 其上 具 有 溝 渠 圖案 之 絕 7- 緣膜 上之導電膜的晶圓表 518685 五、發明説明(6 ) 面進行拋光’該方法係包含下列步驟:使用有機拋光液 拋光該導電膜,直到部分阻擋膜從該導電膜露出爲止; 使用處理液淸潔該導電膜及該阻擋膜的露出表面;使用 淸洗液洗滌該導電膜及該阻擋膜的露出表面;使用拋光 液拋光該導電膜及阻擋膜直到露出部分絕緣膜爲止;使 用淸洗液洗滌該導電膜、該阻擋膜及該絕緣膜的露出表 面。 本發明也提供了一種CMP系統以便對包含阻擋膜及 連續形成於其上具有溝渠圖案之絕緣膜上之導電膜的晶 圓表面進行拋光,該系統係包含:第一 CMP單位,係 用於以拋光液拋光該導電膜,直到部分阻擋膜從該導電 膜露出爲止;淸潔單位,係在藉由該第一 CMP單位進 行拋光之後,用於以處理液淸潔該導電膜及該阻擋膜的 露出表面;第一洗滌單位,係在藉由該淸潔單位進行淸 潔之後,用於以淸洗液洗滌該導電膜及該阻擋膜的露出 表面;第二CMP單位,係在藉由該第一洗滌單位進行 洗滌之後,用於以拋光液拋光該導電膜直到露出部分絕 緣膜爲止;以及第二洗滌單位,係在藉由該第二CMP 單位進行拋光之後,用於以淸洗液洗滌該導電膜、該阻 擋膜及該絕緣膜的露出表面。 根據本發明的CMP法及CMP系統,吾人能夠在施行 該阻擋膜的拋光作業之前,藉由該淸洗液的功能去除於 拋光該導電膜期間形成並附著於晶圓表面之上的有機銅 錯化物,因此不致發生像習知技術中遭遇到的腐蝕或凹 518685 五、發明説明(7 ) 化現象。 本發明的上述及其他目的、特性、及優點將會因爲 以下參照各附圖的說明而變得更明顯。 圖式簡單說明 第1圖顯示一種習知CMP系統的簡略方塊圖。 第2A到2C圖顯示一種半導體晶圓的截面圖示,以 便連續地顯示一種標準C Μ P法的製造步驟。 桌3圖顯不第1圖C Μ Ρ系統之C Μ Ρ單位的簡略透視 圖。 第4圖顯示第1圖C Μ Ρ系統中所用習知c Μ Ρ法的流 程圖。 第5Α圖顯示一種其導電層具有不均勻薄層電阻之半 導體晶圓的截面圖示。 第5 Β圖顯示一種其有機銅錯化物落在晶圓表面上之 半導體晶圓的截面圖示。 第6圖顯示一種根據本發明一實施例之C Μ Ρ法的流 程圖。 第7圖顯示一種根據本發明一實施例的CMP系統。 第8圖顯示晶圓表面在施行本發明方法及習知方法 後之腐蝕及凹化作用的曲線圖。 第9Α和9Β圖分別顯示藉由本實施例方法及習知方 法形成金屬鑲嵌圖案之薄層電阻的曲線圖。 第1 ΟΑ和1 〇Β圖分別顯示藉由本實施例方法及習知 方法形成金屬鑲嵌圖案之薄層電阻的曲線圖。 -9- 518685 五、發明説明(8 ) 第11圖顯示第7圖中CMP系統之第一修正型式的簡 略方塊圖。 第12圖顯示第6圖中CMP法之第一修正型式的流程 圖。 第13圖顯示第6圖中CMP法之第二修正型式的流程 圖。 第1 4圖顯示第7圖中C Μ P系統之第三修正型式的簡 略方塊圖。 第15圖顯示第11圖中CMP系統之另一修正型式的 簡略方塊圖。 較佳實施例的詳細說明 現在吾人將參照各附圖對本發明作更明確地說明,其 中係在各附圖中以類似的符號標示出類似的組成元件。 參照第6圖,一種根據本發明一實施例之CMP法係 包含步驟S 1到S 1 1,其中係將步驟S 1 0到S 1 1加到落 在第3圖中步驟S3與步驟S4之間習知方法的步驟S 1 到S9上。 參照第7圖,用來施行第6圖之CMP法的CMP系統 4〇〇係包含CMP工廠401控制單位402。 該CMP工廠401係包含依類似於習知CMP系統100 的方式連續配置的第一 CMP單位41 1、第二CMP單位 112及洗滌/乾燥單位113。該第一 CMP單位411除了 類似於該習知CMP系統的襯墊構件1 20、拋光液供應 構件1 2 1及淸洗液供應構件1 22之外也具有一額外構件 -10- 518685 五、發明説明(9 ) 4 1 2。該額外構件具有將處理液或是本實施例中的銨水 供應到該襯墊構件120表面之上的功能。該第二CMP 單位1 1 2及洗滌/乾燥單位1 1 3也是類似於習知CMP 系統中的單位。 該控制單位402係藉由電腦系統而施行的,其中該 電腦系統係包含:中央處理單位(CPU)421 ;排流線422 ;唯讀記憶體(R〇M)423 ;隨機存取記憶體(RAM)424 ; 硬體機(HDD)425 ;其上裝設有軟碟(FD)426的軟碟機 (FDD)427 ;其上裝設有光碟-唯讀記憶體(CD-ROM)428 的光碟機429 ;鍵盤43 0 ;滑鼠431 ;顯示單位43 2 ;以 及經由排流線422耦合於CPU 421上的介面43 3。 用於CPU 421的控制程式以及用於處理的資料係儲 存於構成儲存裝置的ROM423、RAM424、HDD425、 FD426及CD-ROM428中至少一種元件上。 例如,將要藉由CPU 42 1而執行的各控制程式係儲 存於FD 426或CD-ROM 428內。這類程式係預先安裝 於HDD 425內,在系統起動時被拷貝到RAM 424內, 然後由CPU從RAM 424內讀出。 藉由執行CPU 421上的程式,CMP系統會結合CMP 工廠的硬體依邏輯方式實行第一拋光構件、第一洗滌構 件、淸潔構件、第二洗滌構件、第二拋光構件、第三洗 滌構件等當作功能性構件。 該第一拋光構件具有用來旋轉該襯墊構件120的功 能,且係藉由第一 CMP單位4 1 1的拋光液供應構件 -11 - 518685 五、發明説明(10 ) 1 2 1供應拋光液,而藉由該推力構件以4 psi的高推擠 壓力推擠該晶圓200使之抵住該襯墊構件120以拋光該 半導體晶圓200的表面。 該第一洗滌構件具有用來旋轉該襯墊構件120的功 肯g,且係在由該第一拋光構件施行拋光之後藉著該第一 CMP單位411的淸洗液供應構件122供應淸洗液,而 以1 psi的低推擠壓力推擠該晶圓200使之抵住該襯墊 構件120以旋轉該半導體晶圓200。 該淸潔構件具有用來旋轉該襯墊構件120的功能’ 且係在由該第一洗滌構件施行洗滌構件之後藉著該第一 CMP單位411的處理液供應構件412供應處理液,而 以1 psi的低推擠壓力推擠該晶圓200以旋轉該半導體 晶圓2 0 0。 該第一洗滌構件具有用來旋轉該襯墊構件1 20的功 能,且係在由該淸潔構件施行淸潔之後藉著該第一 CMP單位411的淸洗液供應構件122供應淸洗液,而 以1 psi的低推擠壓力推擠該晶圓200使之抵住該襯墊 構件120以旋轉該半導體晶圓200。 第二拋光構件及第三洗滌構件分別具有類似於該第 一拋光構件及該第一洗滌構件的功能,除了 CMP工廠 的硬體亦即用於該第二拋光構件及該第三洗滌構件的第 二C Μ P單位1 1 2之外。那些功能構件主要係藉由儲存 於RAM 4 24等之內用於CPU 421的軟體而實行的。 該軟體係儲存於該RAM 424等之內以便執行連續步 -12- 518685 五、發明説明(11 ) 驟;旋轉其上供應有拋光液之襯墊構件1 20,並藉由該 襯墊構件120以高推擠壓力推擠該晶圓200而旋轉該半 導體晶圓200 ;旋轉其上供應有淸洗液之襯墊構件120 ,並藉由該襯墊構件120以低推擠壓力推擠該晶圓200 而旋轉該半導體晶圓200 ;旋轉其上供應有處理液之襯 墊構件120,並藉由該襯墊構件120以低推擠壓力推擠 該晶圓200而旋轉該半導體晶圓200 ;旋轉其上供應有 淸洗液之襯墊構件120,並藉由該襯墊構件120以低推 擠壓力推擠該晶圓200而旋轉該半導體晶圓200等。 回到第6圖,依如第7圖所示之CMP系統的作業方 式,將半導體晶圓200傳輸到該CMP系統400上並於 步驟S1中將之放置於該第一 CMP單位41 1內。 拋光液係從該第一 CMP單位4 1 1內的拋光液供應構 件供應到受到驅動作水平旋轉的該襯墊構件1 20頂部上 。郊是旋轉的半導體晶圓200會受到推擠以4 psi的推 擠壓力抵住該襯墊構件120,且晶圓200的露出導電膜 (銅膜)會於步驟S2中接受拋光直到露出其中的該阻擋 膜爲止。 然後使用於半導體晶圓200的推擠壓力從4 psi降低 到1 psi,且由淸洗液供應構件1 22將淸洗液供應到該 襯墊構件1 20的頂部上,因此在施行拋光之後於步驟 S3中洗滌該半導體晶圓200。 然後於步驟S10及SI 1中,令半導體晶圓200於該 第一 CMP單位411內接受淸潔及洗滌。 -13- 518685 五、發明説明(12 ) 更特別的是,從處理液供應構件4 1 2將處理液供應 到該襯墊構件1 20的頂部之上,並藉由維持在低壓的推 擠構件提供用於該半導體晶圓200的推擠壓力,因此步 驟S 10中藉由處理液將黏著於該半導體晶圓200露出 表面之上的有機銅錯化物去除掉。 隨後,從淸洗液供應構件1 22將淸洗液供應到該襯 墊構件1 20的頂部之上,藉由維持在低壓的推擠構件提 供推擠壓力,因此步驟SI 1中將該半導體晶圓200表 面上已去除的有機銅錯化物連同處理液一起洗掉。 本實施例中緊跟著步驟S 1 1的步驟S4到S 7是類似 於習知技術中的步驟,因此步驟S4到S7之細節不再 敘述以避免重複。 該CMP系統400中所用的CMP法的特性爲步驟S10 和S 1 1,其中已在拋光該銅膜之後接受淸洗的半導體晶 圓200表面,係在拋光該阻擋膜204之前分別藉由利用 處理液及淸洗液接受淸潔及洗滌。 步驟S 1 0中的淸潔作業,較佳的是使用氨水當作處 理液;步驟S3、S6及S 1 1中的洗滌作業,較佳的是使 用純水當作淸洗液。較佳的是,該氨水包含佔其總重量 之至少1%或更少例如0.5%的銨。藉由使用氨水當作處 理液,淸潔步驟S10會淸潔該半導體晶圓200的露出 表面並有效地去除或剝除黏著於該露出表面的有機銅錯 化物。藉由使用純水當作淸洗液,淸洗步驟S 1 1會從 該半導體晶圓200表面將氨水及已去除的有機銅錯化物 -14- 518685 五、發明説明(13 ) 洗掉。 該有機銅錯化物206的去除作業會防止於拋光該阻 擋膜期間在銅膜表面205上發生腐蝕或凹化現象’因此 吾人能夠在該半導體晶圓2 0 0上獲致具有均勻薄層電阻 的優良金屬鑲嵌互連圖案。 較佳的是,本發明係應用在具有當作導電膜之銅膜 以及底下之阻擋膜的半導體晶圓上。一般而言用於銅膜 的拋光液係包含一種有機化合物,此有機化合物會與銅 快速地反應而在晶圓表面上形成有機銅錯化物206。吾 人能夠藉由氨水有效地從該晶圓表面上將該有機銅錯化 物去除掉。並藉由純水從該表面上將該有機銅錯化物連 同氨水一起洗掉。 該銅膜的拋光作業以及所得到晶圓之露出表面的淸 洗、洗滌及淸洗作業全部都是在該第一 CMP單位4 1 1 內執行的,這會藉由免除晶圓的傳輸而提高了該CMP 法的產量。 該第一淸洗、洗滌及第二淸洗步驟係在以低壓推擠 該半導體晶圓下藉由旋轉該襯墊構件1 20而連續執行的 。這簡化了該CMP法的程序。 本實施例的CMP系統400除了習知CMP系統之外也 使用該處理液供應構件4 1 2而不需要使用精緻的襯墊構 件或刷洗構件,且因此不致使該CMP系統400的結構 變複雜或變大。 令半導體晶圓的樣品接受利用本發明之C Μ P系統 -15- 518685 五、發明説明(14 ) 400以及習知CMP系統1 00的CMP法,並接受腐蝕或 凹化深度的量測。其量測結果係如第8圖所示’其中係 以繪製於縱軸的腐蝕或凹化深度對繪製於橫軸的晶圓表 面量測位置。第8圖透露出本發明的CMP系統400是 優於習知CMP系統100的,因爲較之習知CMP系統 100本發明的CMP系統400會使該量測深度降低到大 約60到70%。 同時令半導體晶圓的其他樣品接受類似的CMP處理 以及用於金屬鑲嵌互連圖案之薄層電阻的量測。對其厚 度爲0.28微米而具有不同寬度的互連圖案進行用於習 知CMP法及本實施例之CMP法的量測結果分別係如第 9A和9B圖所示。如同吾人可以從各附圖理解到的, 對本實施例而言薄層電阻及其變量是低於習知方法中的 薄層電阻及其變量。第10A和10B圖係用以顯示在包 含具有不同寬度及不同厚度之互連圖案的半導體晶圓上 所得到結果的類似曲線。 本發明並不受限於第一實施例的結構且可能具有以 下的不同結構。 參照第1 1圖,一種呈根據本發明第一實施例(如第7 圖所示)之修正型式的CMP系統3 00係包含依序連續配 置的第一 CMP單位301、第一洗滌單位3 02、第二 CMP單位3 03、第二洗滌單位304及洗滌/乾燥單位 113° 該第一和第二CMP單位301和303會藉由使用與拋 -16- 518685 五、發明説明(15 ) 光液供應構件1 2 1和1 3 1相關的襯墊構件1 20和1 3 0拋 光該半導體晶圓200,而該第一和第二洗滌單位3 02和 3 04會藉由使用與淸洗液供應構件122和132相關的刷 洗構件洗滌該半導體晶圓200。該第一洗滌單位3 02係 包含落在其內的處理液供應構件4 1 2。 參照第12圖,第一修正型式之CMP系統3 00中使用 的CMP法係包含在拋光該阻擋膜之前利用刷洗構件於 該第一洗滌單位302內連續執行的洗滌步驟S3A、淸潔 步驟S10A及洗滌步驟S11A。這不致增加該CMP系統 3 〇 〇的比例。 於第二修正型式中,可以將該處理液供應構件4 1 2 配置於該第一 CMP單位301內以代替第一洗滌單位 3 02。於第二修正型式中如第1 3圖所示,該半導體晶圓 係在於步驟S3A中接受該第一洗滌單位3 02的洗滌之 後,於步驟S14中被送回該第一 CMP單位301內,其 中該半導體晶圓係以襯墊構件在於步驟S 1 0中供應以 處理液下接受淸潔作業。在步驟S 1 0中施行淸潔作業 之後,再次於步驟S 1 5中將該半導體晶圓傳輸到該第 一洗滌單位3 02上,其中係於步驟$ 1 1 A中再次洗滌該 半導體晶圓表面以便洗掉已去除的有機銅錯化物以及該 處理液。 於第三修正型式中,一種CMP系統500係包含使用 刷洗構件501的精緻淸潔單位502以及落在第一 CMP 單位111與第二CMP單位112之間的處理液供應構件 -17- 518685 五、發明説明(16 ) 4 12。於第三修正型式中,係在於該第一 CMP單位1 1 1 內接受拋光及洗滌步驟的處理之後,將該半導體晶圓 2 00傳輸到該淸潔單位502上以便在其內分別藉由使用 處理液及淸洗液進行淸潔及淸洗作業。 參照第1 5圖於第1 1圖之第一實施例的另一修正型 式中,一種CMP系統600係包含如第1 1圖所示落在該 第一洗滌單位3 02與該第二CMP單位3 03之間的精緻 淸潔單位5 02以代替落在該第一洗滌單位3 02內的處理 液供應構件4 1 2。於本實施例中,係在於該第一洗滌單 位3 02內接受洗滌之後,將該半導體晶圓200傳輸到該 淸潔單位502上,其中該半導體晶圓200係利用處理液 接受淸潔作用以及去除有機銅錯化物。然後將該半導體 晶圓200送回該第一洗滌單位3 02內以便洗掉已去除的 有機銅錯化物。 於第1 5圖的修正型式中,吾人可以省略在拋光該銅 膜之後且在用於該有機銅錯化物的淸潔步驟之前施行的 第一洗滌步驟。此例中,較佳的是可以保留用於該第一 洗滌單位3 02及該淸潔單位5 02的配置順序。 於上述實施例及修正型式中,用於銅膜或導電膜及 阻擋膜的拋光步驟係依範本方式使用由胺基甲酸酯結合 拋光液或硏磨劑製成的襯墊構件120和130。不過,用 於銅膜的拋光步驟使用則是由結合有化學溶液的固定磨 蝕顆粒製成的襯墊構件。 較佳的是該淸洗液係純水。該處理液可能是鹼性溶 -18- 518685 五、發明説明(17 ) 液或羧酸溶液。較佳的是,該鹼性溶液可能是氨水或是 包含銨的電解質,其中該鹼性溶液較佳的是包含至少 1 %或更少的銨。 合物。 一般而言該拋光液係包含一種有機化 除此之外,該 的硬體實行的。 CPU用程式的某些功能可以藉由精緻 由於吾人只藉由實例說明上述實施例,本發明並不 受限於上述各實施例,且熟悉習知設計的人能夠在不偏 離本發明的架構下很容易地製造出各種修正型式或變型。 參考符號說明 25,205 · · · • •銅膜 1 00,3 00,400 · • · · · CMP 系統 101,401 · · · • · CMP工廠 102,402 · · · ••控制單位 110· · · · •推力構件 111,301,411 · • · · •第一' C Μ P單位 112,303· · · •.第二CMP單位 113· · · · •洗滌/乾燥單位 120,130 · · · • •襯墊構件 121,132 · · · ••拋光液供應構件 122,133 · · · ••淸洗液供應構件 123 · · · · •表面平板 200 ..... •半導體晶圓 201 · · · · •矽基板 -19- 518685 五、發明説明(18 ) 202 .... •內層介電月吴 203 .... •溝渠圖案 204 · · · · •薄阻擋膜 206 .... •有機銅錯化物 302 .... •第一洗滌單位 304 .... •第二洗滌單位 31 1,312,501 · • · ·.刷洗構件 412 .... •處理液供應構件 421,521 · · • •中央控制單位 422 .... •排流線 423 · · · · •唯讀記憶體 424 .... •隨機存取記憶體 425 .... •硬碟機 426 · · · · •軟碟 427 .... •軟碟機 428 .... •光碟-唯讀記憶體 429 .... •光碟機 430 .... •鍵盤 431· · · · •滑鼠 432 .... •顯示單位 433 .... •介面 502 .... •淸潔單位 -20-

Claims (1)

  1. 518685 六、申請專利範圍 1. 一種化學機械拋光(CMP)法,係用於對包含阻擋膜及 連續形成於其上具有溝渠圖案之絕緣膜上之導電膜的 晶圓表面進行拋光,該方係包含下列步驟z 使用有機拋光液拋光該導電膜,直到部分阻擋膜從 該導電膜露出爲止;使用處理液淸潔該導電膜及該阻 擋膜的露出表面; 使用淸洗液洗滌該導電膜及該阻擋膜的露出表面; 使用拋光液拋光該導電膜及阻擋膜直到露出部分絕 緣膜爲止;以及 使用淸洗液洗滌該導電膜、該阻擋膜及該絕緣膜的 露出表面。 2·如申請專利範圍第1項之化學機械拋光(CMP)法,其 中該處理液是鹼性溶液或羧酸溶液。 3. 如申請專利範圍第2項之化學機械拋光(CMP)法,其 中該鹼性溶液是氨水或是包含銨的電解質。 4. 如申請專利範圍第3項之化學機械拋光(CMP)法,其 中該淸洗液係純水。 5. 如申請專利範圍第3項之化學機械拋光(CMP)法,其 中該氨水係包含至少1重量%或更少的銨。 6·如申請專利範圍第1項之化學機械拋光(CMP)法,其 中該拋光、洗滌及淸潔作業使用的是在該半導體晶圓 上進行旋轉的單一襯墊構件。 7.如申請專利範圍第6項之化學機械拋光(CMP)法,其 中該半導體晶圓係依抵住該襯墊構件方式於該拋光作 -21 - 518685 々、申請專利範圍 業期間以第一推擠壓力受到擠壓,並於洗滌及淸潔作 業期間以低於該第一推擠壓力的第二推擠壓力受到濟 壓。 8.如申請專利範圍第1項之化學機械拋光(CMP)法,其 中該拋光作業使用的是襯墊構件,且該洗滌作業及該 淸潔作業使用的是刷掉構件。 9·如申請專利範圍第1項之化學機械拋光(CMP)法,其 中該拋光作業及該洗滌作業使用的是襯墊構件,且該 淸潔作業使用的是刷掉構件。 10·如申請專利範圍第1項之化學機械拋光(CMP)法,也 包括在該導電膜之拋光與該淸潔步驟之間利用淸洗液 洗滌該導電膜及該阻擋膜之露出表面的步驟。 1 1 ·如申請專利範圍第1項之化學機械拋光(CMP)法,其 中該導電膜係銅膜。 12·如申請專利範圍第1 1項之化學機械拋光(CMP)法, 其中該淸潔步驟會去除有機銅錯化物。 1 3.如申請專利範圍第12項之化學機械拋光(CMP)法, 其中該處理液爲鹼性溶液或羧酸溶液。 14·如申請專利範圍第13項之化學機械拋光(CMP)法, 其中該鹼性溶液是氨水或是包含銨的電解質。 15·如申請專利範圍第13項之化學機械拋光(CMP)法, 其中該淸洗液係純水。 16·如申請專利範圍第13項之化學機械拋光(CMP)法, 其中該氨水係包含至少1重量%或更少的銨。 -22- 518685 六、申請專利範圍 17. —種化學機械拋光(CMP)系統,係用於對包含阻擋膜 及連續形成於其上具有溝渠圖案之絕緣膜上之導電膜 的晶圓表面進行拋光,該系統係包含: 第一 CMP單位,係用於以拋光液拋光該導電膜,直 到部分阻擋膜從該導電膜露出爲止; 淸潔單位,係在藉由該第一 CMP單位進行拋光之後 ,用於以處理液淸潔該導電膜及該阻擋膜的露出表面; 第一洗滌單位,係在藉由該淸潔單位進行淸潔之後 ,用於以淸洗液洗滌該導電膜及該阻擋膜的露出表面; 第二CMP單位,係在藉由該第一洗滌單位進行洗滌 之後,用於以拋光液拋光該導電膜直到露出部分絕緣 膜爲止;以及 第二洗滌單位,係在藉由該第二CMP單位進行拋光 之後,用於以淸洗液洗滌該導電膜、該阻擋膜及該絕 緣膜的露出表面。 18. 如申請專利範圍第17項之化學機械拋光(CMP)系統 ,也包括在藉由該第一 CMP單位利用淸洗液拋光該導 電膜及該阻擋膜之露出表面之後用於洗滌的第三洗滌 單位。 -23-
TW090127131A 2000-11-02 2001-11-01 CMP process for a damascene pattern TW518685B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000336277A JP3563342B2 (ja) 2000-11-02 2000-11-02 Cmp方法および装置、回路形成方法およびシステム、集積回路装置

Publications (1)

Publication Number Publication Date
TW518685B true TW518685B (en) 2003-01-21

Family

ID=18811880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090127131A TW518685B (en) 2000-11-02 2001-11-01 CMP process for a damascene pattern

Country Status (3)

Country Link
US (2) US20020048958A1 (zh)
JP (1) JP3563342B2 (zh)
TW (1) TW518685B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672485B2 (en) 2018-01-11 2020-06-02 Winbond Electronics Corp. Semiconductor storage device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW536752B (en) * 2001-11-26 2003-06-11 Chung Shan Inst Of Science Compensation type CMP method and apparatus
JP2004193377A (ja) 2002-12-12 2004-07-08 Toshiba Corp 半導体装置の製造方法
JP4064943B2 (ja) * 2004-04-02 2008-03-19 株式会社東芝 半導体装置の製造方法
JP2006066425A (ja) * 2004-08-24 2006-03-09 Nec Electronics Corp 半導体基板の研磨方法
JP2006135072A (ja) * 2004-11-05 2006-05-25 Fujimi Inc 研磨方法
JP2012069550A (ja) * 2010-09-21 2012-04-05 Tokyo Electron Ltd 半導体装置の製造方法および半導体装置の製造システム
JP2013048188A (ja) * 2011-08-29 2013-03-07 Elpida Memory Inc 半導体装置の製造方法
JP2014167996A (ja) * 2013-02-28 2014-09-11 Ebara Corp 研磨装置および研磨方法
TWI658899B (zh) * 2014-03-31 2019-05-11 日商荏原製作所股份有限公司 研磨裝置及研磨方法
CN107932199A (zh) * 2017-12-11 2018-04-20 浙江三瑞铜业有限公司 一种金属工件的抛光方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698162A (en) * 1985-12-06 1987-10-06 Morton Thiokol, Inc. Method for prevention of metallic precipitate reoxidation/redissolution in aqueous systems
DE69734868T2 (de) * 1996-07-25 2006-08-03 Dupont Air Products Nanomaterials L.L.C., Tempe Zusammensetzung und verfahren zum chemisch-mechanischen polieren
US6127282A (en) * 1998-11-12 2000-10-03 Advanced Micro Devices, Inc. Method for removing copper residue from surfaces of a semiconductor wafer
US6140239A (en) * 1998-11-25 2000-10-31 Advanced Micro Devices, Inc. Chemically removable Cu CMP slurry abrasive
US6207569B1 (en) * 1998-12-07 2001-03-27 Advanced Micro Devices, Inc. Prevention of Cu dendrite formation and growth
US6099662A (en) * 1999-02-11 2000-08-08 Taiwan Semiconductor Manufacturing Company Process for cleaning a semiconductor substrate after chemical-mechanical polishing
US6432826B1 (en) * 1999-11-29 2002-08-13 Applied Materials, Inc. Planarized Cu cleaning for reduced defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10672485B2 (en) 2018-01-11 2020-06-02 Winbond Electronics Corp. Semiconductor storage device

Also Published As

Publication number Publication date
JP3563342B2 (ja) 2004-09-08
US20020048958A1 (en) 2002-04-25
JP2002141312A (ja) 2002-05-17
US20030211742A1 (en) 2003-11-13

Similar Documents

Publication Publication Date Title
US6099662A (en) Process for cleaning a semiconductor substrate after chemical-mechanical polishing
KR100683028B1 (ko) 반도체 집적회로장치의 제조방법
JP5168966B2 (ja) 研磨方法及び研磨装置
TWI252534B (en) Copper CMP defect reduction by extra slurry polish
US20060057945A1 (en) Chemical mechanical polishing process
KR101615454B1 (ko) 화학 기계적 폴리싱 및 세정을 위한 시스템 및 방법
JP2000183004A (ja) 半導体の化学機械研摩プロセス中の金属除去レ―トを増大させる方法及びcmp方法
TW518685B (en) CMP process for a damascene pattern
JP2003051481A5 (zh)
JP2001148386A (ja) 銅cmp後の障壁層バフ加工
JP3439402B2 (ja) 半導体装置の製造方法
JP4987254B2 (ja) 半導体装置の製造方法
JP2004193377A (ja) 半導体装置の製造方法
TW476984B (en) A method for cleaning and treating a semiconductor wafer after chemical mechanical polishing
US9941109B2 (en) Surface treatment in a chemical mechanical process
WO2001031691A1 (en) Method and apparatus for cleaning a semiconductor wafer
US7344989B2 (en) CMP wafer contamination reduced by insitu clean
US6767274B2 (en) Method to reduce defect/slurry residue for copper CMP
US6833324B2 (en) Process and device for cleaning a semiconductor wafer
CN100373554C (zh) 半导体芯片的清洁方法
US20060157080A1 (en) Cleaning method for semiconductor wafer
JP2002270566A (ja) 洗浄液および半導体装置の製造方法
US20040043611A1 (en) Method of reducing a defect level after chemically mechanically polishing a copper-containing substrate by rinsing the substrate with an oxidizing solution
US7232752B2 (en) Method of removing contaminants from a silicon wafer after chemical-mechanical polishing operation
JP3545220B2 (ja) 研磨方法並びに半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees