TW518667B - Controlled shrinkage of photoresist - Google Patents
Controlled shrinkage of photoresist Download PDFInfo
- Publication number
- TW518667B TW518667B TW087114802A TW87114802A TW518667B TW 518667 B TW518667 B TW 518667B TW 087114802 A TW087114802 A TW 087114802A TW 87114802 A TW87114802 A TW 87114802A TW 518667 B TW518667 B TW 518667B
- Authority
- TW
- Taiwan
- Prior art keywords
- photoresist
- patent application
- scope
- seconds
- semiconductor wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Materials For Photolithography (AREA)
Description
518667 A7 B7 五、發明説明(I) 發明領域 本發明係關於用來控制化學擴張深UV光阻劑之外形 收縮度過程。 發明背景 在積體電路之微電子裝置藉由光蝕刻技術所製造。製 造不同結構,特別地電子裝置結構,典型地包括沉積至少 一層光敏材料,典型地爲熟知光阻劑材料在基質上。該光 阻劑材料可隨後被形成藉由暴露特定波長射線以改變光阻 劑之特性。典型地,射線係來自紫外光範圔之波長β該射 線引起預期光化學反應在光阻劑內發生。 光化學反應改變光阻劑之溶解度特性,因此允許光阻 劑特定部分之移除。選擇地移除光阻劑之特定部分允許保 護基質之特定區域,當暴露其他區域時。該光阻劑之剩餘 部分典型地運用當作護罩或模板用於處理基質之下層部分 〇 這類過程之案例係在半導體裝置之製造,其中例如數 層形成於半導體基質。該數層特定部分可被移除以形成通 過該層之開口 β該開口可允許預期雜質擴散通過該開口進 入半導體基質。其他過程係熟知用於形成裝置在基質上β 如上述之裝置可形成藉由導引適當雜質進入半導體層 以形成適當地摻雜區域。爲提供明確的Ρ或Ν區域,其對 於該裝置之適當運作是必須的,雜質導引發生只通過基質 之限定部分。通常地,這藉由抗飩劑材料覆蓋該基質而且 隨後地蝕刻抗擴散材料,例如二氧化矽或氮化矽至預期深 _ 3___ 本紙張尺度適用中國國家標率(CNS ) Λ4規格(210Χ297公釐) (請先閲讀背面之注意事項再頁) 訂 -線· 518667 A7 ______ B7 五、發明説明(Y) 度以形成保護層防止雜質擴散通過基質之選擇區域所達成 〇 這步驟之護罩係典型地被提供藉由形成一層材料在半 導體基質上而且,在製造一連串開口通過該層以允許雜質 直接地導引至下方表面。在護罩之這些開口係便利地以熟 知之光阻劑塗覆該矽晶圓。光阻劑可爲負光阻劑或正光阻 劑。 負光阻劑材料是一種可聚合及使得不溶解之材料,當 暴露於輻射線,例如UV射線。因此,當運用負光阻劑材 料時,該光阻劑選擇地暴露於射線,引起聚合作用發生在 基質上方,該基質在隨後操作期間意欲被保護。該光阻劑 之未暴露部分藉由溶劑所移除,該溶劑相對地不受該光阻 劑之已聚合部分影響β 當暴露於該輻射線,正光阻劑係一材料可使得溶解於 溶液中,例如水溶鹼性溶液,其中未暴露抗蝕劑是不溶解 的β因此當應用正光阻劑材料時,光阻劑選擇地被暴露於 射線,引起反應發生在這些基質區域,在隨後運轉期間該 基質不被計劃保護。該光阻劑之暴露部分被移除藉由具有 在光阻劑之聚合化部分最小效果之水鹸性溶液。 光阻劑材料可相似地用來定義電子裝置之其他區域。 努力增加電子裝置之能力,包括電路外形之數目,例 如在半導體晶圓已明顯地增加。當使用一過程例如上述用 於形成裝置在例如半導體基質,增加該能力而且因此在基 質之裝置數目需要裝置或電路外形之尺寸。 __4____ 本紙張尺度適Λ1中國國家標率(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再本頁) 訂 線 518667 經^部中央^冬而^^工消贽合竹^印^ A7 B7 _ 五、發明説明(^]) 製造在基質之電路外形之尺寸已經降低之方法係運用 覆蓋層或具有較小開口之線網。這類較小開口暴露半導體 晶圓表面較小部分於輻射線,因此製造較小結構在光阻劑 。爲製造在光阻劑之較小結構,較短單一波長紫外光射線 也可用於相關該覆蓋層或線網以映照該光阻劑爲達成逐漸 減少外形尺寸之最大解析度。 在形成外形在光阻劑後,電子裝置可被形成在基質, 當該光阻劑被沉積在該基質。然而在形成該裝置之前,該 光阻劑可承受耐光性過程。 耐光性典S地係後蝕刻過程可維持抗蝕外形側壁剖面 ,減小過度充氣,減小發泡,減小抗蝕劑置入而且降低抗 蝕劑殘留及顆粒。耐光性使得光蝕刻外形更堅硬及更堅固 以至於使得對於隨後過程更具抗蝕性。耐光性也可降低過 程延遲。耐光性描述於1985年10月22日公告之美國專利 第4,548,688號,該全部揭示內容被倂入參考案。 耐光性運用電磁能,光子,典型地在深UV範圔及加 熱以修整或濃縮光阻劑。較佳地,熱量藉由急升溫度所應 用。典型地,該光阻劑承受UV射線,當立即地被加熱時 。該輻射線及熱童啓動抗蝕劑內化學交鏈反應。 一些硏究者已經發現限定於深UV或化學擴張抗蝕劑 之外形的耐光性引起形成於深UV光阻劑之外形縮小◊這 類收縮度被認爲對於隨後在半導體晶圓之電子裝置結構形 成是有害的,該光阻劑被沉積於該晶圖。該收縮度將沿著 抗蝕劑之長度、寬度及高度發生。換言之,薄膜厚度及臨 5 (請先閱讀背面之注意事項再本頁)
、1T 線 本紙張尺度適刖中國國家標準(CNS ) A4規格(210X 297公瘦) " 518667 A7 B7 五、發明説明(f ) 界尺寸將受耐光性過程影響。 水平收縮度,沿著長度或寬度,可導致明顯未預期改 變介於形成於光阻劑之外形與隨後蝕刻外形間。垂直(高 度)收縮度可導致減少數量光阻劑,其可導致對下面基質 之不足夠保護,特別地在不均勻飩刻。許多業者避免使用 深UV抗蝕劑耐光性過程以至於嘗試減小該收縮度,其熟 知發生在深UV抗蝕劑之處理期間。 典型地,基質及光阻劑承受過程例如蝕刻及直接地植 入在外形形成在光阻劑後,例如藉由光蝕刻。這可達到甚 至熟知特定數量收縮度發生在過程期間例如蝕刻及植入。 收縮度僅被計算進入製造於光阻劑之外形尺寸β然而,在 該收縮度之固有的不確定性發生在蝕刻期間。典型地,發 生在蝕刻期間之收縮度不可重製的,可變化的而且改變在 蝕刻器之負載。 發明摘要 本發明提出上述及其他問題藉由顯示利用收縮度現象 之解決方法。 本發明目的係提供一方法甩於控制發生耐光性期間之 光阻劑外形收縮度β 根據較佳方面,本發明提供一過程用於耐光性期网形 成在深UV或化學擴張光阻劑之光蝕刻外形之控制收縮度 。該方法包括決定光阻劑之收縮度剖面β該深光阻劑隨後 曝露紫外光射線及較高溫度直到光蝕刻外形收縮度至預期 數量β 請 先 閱 ik 背
I
頁 本紙張尺度適/彳]中國國家標率(CNS ) A4規格(210X297公釐) 518667 A7 B7 經沪部中央找冬而K.X消抡合作ii卬¾ 五、發明説明(jf) 根據其他方面,本發明提供一方法用於形成半導體晶 片裝置。該方法包括以光蝕刻形成外形在光阻劑在半導體 晶圓之表面藉由暴露該光阻劑至射線之足夠波長以改變光 阻劑之溶解度特性。半導體晶圓及光阻劑較佳地承受後暴 露停止過程以完成化學擴大過程β半導體晶圓及光阻劑係 承受顯影過程β該光阻劑被暴露至少一胺,至少一醯胺, 至少一醛或氮以降低形成在光阻劑之外形收縮度在半導體 晶圓及光阻劑之隨後處理。半導體晶圓及光阻劑被處理以 形成電路外形及/或在半導體晶圓。 本發明之其他目的及優點藉由熟習下列詳細描述者將 變得明顯,其中顯示及描述本發明較隹實施例,僅藉由實 施本發明之最佳模式顯示。如將瞭解者,本發明可其他及 不同實施例,而且許多詳細係不同方面之改良,沒有偏離 本發明。因此,圖式及描述被認爲本質上係顯示的而不是 限制的。 圖式簡單說明 圖1包括一連續顯微圖式表示一連串外形實現在深 UV抗蝕劑而且承受不同耐光性及烘烤過程以顯示需求、控 制的收縮度之不同階段; 圖2包括一連續顯微圖式表示一連串外形實現在深 UV抗蝕劑而且承受不同耐光性及烘烤過程以顯示需求、控 制的收縮度之不同階段: 圖3表示群組線光阻劑之收縮度數量之圖形顯示,由 以溫度函數之臨界尺寸損失所測置; 7__ 本紙張尺度適中國國家標準(CNS ) Α4規格(210X 297公釐)
518667 A7 B7 經淤部中央榀ii-Λ員工消合作ii卬來 五、發明説明(k) 圖4表示群組線光阻劑之收縮度數量百分比之圖形顯 示,由以溫度函數之臨界尺寸損失所測量; 圖5表示群組線光阻劑之收縮度數量之圖形顯示,由 以溫度函數之薄膜損失所測量: 圖6表示群組線光阻劑之收縮度數量百分比之圖形顯 示,由以溫度函數之薄膜損失所測量; 圖7表示分隔線光阻劑之收縮度數童之圖形顯示,由 以溫度函數之臨界尺寸損失所測量; 圖8表示分隔線光阻劑之收縮度數量百分比之圖形顯 示,由以溫度函數之臨界尺寸損失所測置: 圖9表示分隔線光阻劑之收縮度數置之圖形顯示,由 以溫度函數之薄膜損失所測量; 圖1〇表示群組線光阻劑之收縮度數童百分比之圖形顯 示,由以溫度函數之薄膜損失所測量; 發明描述 如上所描述,形成在深UV光阻劑之外形收縮度之現 象係已知的。典型地,避免任何形成在光阻劑之外形收縮 度在後成形過程是非常重要的考慮。事實上如上所敘述, 耐光性過程通常地係藉由特定深UV抗蝕劑過程所避免由 於發生之已知收縮度,是該過程之結果。 > 本發明之發明者已發現在耐光性過程期間所發生之收 縮度可被控制及有效地運用在過程中用於形成半導體裝置 。利用發生之收縮度,本發明允許被取得次較小尺寸裝置 生成,而不要求曝光工具及光阻劑次生成之發展。裝置尺 8 (讀先閱讀背面之注意事項再 -裝· 貢) 訂 -線- 本紙張尺度通/彳]中國國家標準(CNS〉A4規格(210X 297公釐) 518667 經浐部中央榀^-Λρ工消贽合作办卬^ Α7 Β7 五、發明説明(q) 寸之生成係限定爲〇.25#m、0·18μιη及0·12μιη。 即使本發明利用耐光性過程,該過程係終止於一點, 在該點一些外形已經發生但是少於或等於本發明可接受之 外形。本發明也製造包括在過程之已知數量收縮度。 本發明之發明者已發現允許該耐光性過程被處理超越 典型的已知收縮度點,該收縮度最終地變得均勻而且緩慢 。雖然收縮度發生而且,在一些情形下許多收縮度發生, 本發明之發明人已發現該收縮度可有效地被利用在半導體 裝置產生過程。不像所發生之收縮度,例如當處理光阻劑 在電漿,根據本發明所發生之收縮度係可控制的而且可預 測的。 爲容許收縮度,抗蝕劑厚度可被增加以補償垂直收縮 度。藉由漸增的厚度,在耐光性用於保護基質或其他功能 後大數目抗蝕劑將維持。
然而,抗蝕劑厚度不需要被增加。這是由於深UV抗 蝕劑之逐漸硬化,是深UV抗蝕劑承受耐光性過程的結果 。該耐光性過程可充分地交鏈而且因此硬化深UV光阻劑 至蝕刻增加選擇地補償增加的薄膜厚度之點。I 藉由運用本發明,較小裝置尺寸可被製造而且裝匱密 度可被增加而沒有需要發展新曝光裝置,該裝置可製造較 小裝置尺寸而沒有考慮縮小。因此,較小裝置尺寸以較低 成本被製造在.晶片上,因爲耐光性以相對低成本、現存裝 置可被執行。另一方面,可製造較小裝置尺寸之曝光工具 尙未存在而且花費昂貴。 _9___ 表紙張尺度適州中國國家標準(CNS ) Α4規格(210Χ 297公釐) (諳先閱讀背面之注意事項再本頁) 訂 線 518667 A7 B7 五、發明説明(t) 運用本發明,起初形成在光阻劑之外形典型地具有尺 寸從大約〇.25#m至0.18ym。運用本發明之過程,以這 類尺寸發展之外形可縮減從大約5%至大約30¾。較佳地 f 先 ,本發明過程導致這類從大約20%至30%尺寸之外形收縮 | 背 度。本發明可導致具有大約0.25//m至0.18/zm這類尺寸 之外形收縮度。 當然根據本發明收縮度數量可變化,依照運用的過程 參數。該過程參數以下將被更詳細描述。 根據被發明,因爲該收縮度已經被發現可預測的及可 控制的,藉由考慮縮小數量,該收縮度數量可被考慮當形 成外形在光阻劑上,該光阻劑隨後承受該本發明過程。此 外當精確地決定至收縮度之程度或百分比,已知收縮度數 童可被考慮當該過程被設計時。隨後地,覆蓋層或線網可 基於已知收縮度數量。關於已知縮小數量之製造該覆蓋層 係熟知的覆蓋層偏移。 經济部中夾«:^-x;h工消抡合竹#印¾ 根據本發明過程之實施例,外形以光蝕刻形成之光阻 劑被曝光於紫外線及較高溫度直到該外形收縮度至預期數 量。 在實施該曝光之前,該光阻劑之收縮剖面可被決定。 該收縮剖面可包括形成在光阻劑之光蝕刻外形所經歷之收 縮度數量,當曝光該外形至不同耐光性,硬烘烤及/或其他 過程。這類實驗之案例係顯示於圖式中。該圖式顯示至少 一部份收縮剖面用於該光阻劑。該外形剖面可依照光蝕刻 外形之收縮度。當注意本發明揭示,熟知此技藝者將決定 ___1Ό_ 本紙张尺度適州中國國家標準(CNS ) Α4規格(210X 297公釐) 518667 A7 B7 五、發明説明(γ ) 光阻劑之收縮剖面而沒有不當實驗。 根據本過程,紫外射線具有從大約200nm至大約 350nm之波長。然而,任何波長可被運用以製造耐光性之 預期收縮度及/或程度◊ 光阻劑被暴露之升高溫度可從大約20°C至230°C ◊較 佳地,該溫度係從大約120°C至230°C。更佳地,溫度係從 160°C至大約230t。附加地,溫度可至少大約160°C ◊ 溫度可變化,依照被運用之光阻劑。可影響溫度之因 素包括光阻劑之玻璃轉換溫度、光阻劑之溶劑含量及/或在 光阻劑之固體百分比。 光阻劑可立刻地被暴露至完全升高溫度。另一方面, 溫度以低點開始而且被增加,或傾斜上升至高溫。溫度緩 慢地或快速地上升。在傾斜上升過程期間,溫度將平緩或 趨平穩持續一段時間。在趨平穩後,溫度可再度被增加。 溫度可被平緩而且傾斜數倍,在達到最終溫度之前。 在達到最終高溫後,溫度可減少。根據一些實施例, 光阻劑以最終溫度從該裝置被移除而且,因此立刻地暴露 於環境溫度。另一方面,溫度可被向下降低。當被向下降 時,溫度再度被平緩一次或多次。 參數例如射線及特性,該升高溫度、及曝光時間變化 依照預期的收縮數量。參數可不相同依照使用的光阻劑。 光阻劑及基質暴露於較高溫度及射線之時間間隔可依 照預期的收縮度數量及被運用的光阻劑。根據實施例,基 質及光阻劑暴露於較高溫度及射線持續時間大約20秒至大 _____η___ 本紙張尺度適州中國國家標準(CNS ) Α4規格(21〇Χ297公釐) 518667 A7 ______________B7__ 五、發明説明(/ 0 ) 約220秒。較佳地,基質及光阻劑暴露於較高溫度及射線 持續時間大約30秒至大約220秒。更佳地,基質及光阻劑 暴露於較高溫度及射線持續時間大約30秒至大約140秒。 更佳地,基質及光阻劑暴露於較高溫度及射線持續時間大 約70秒至大約140秒。另一方面,基質及光阻劑暴露於較 高溫度及射線持續時間大約70秒。 如所見者,本發明實施耐光性過程持續時間長於習知 技術所熟知者。根據習知技術,耐光性時間較短的,特別 地以避免收縮。本發明繼續該耐光性過程超越正常地被停 止之點。 特別重要的似乎爲光阻劑所暴露光線及熱量之均勻度 。不像可正常地發生在蝕刻器之收縮度,本發明應用較均 勻過程,特別地重複使用。另一方面,當蝕刻器可製造一 些收縮在光阻劑上,該收縮係不可預期的而且不均勻的。 當運用蝕刻器所經歷之不均勻收縮是由蝕刻器中建立之材 料所合成,改變過程條件,當蝕刻器被更常使用。另一方 面,本發明不用於暴露已經曝光外形以增加外形,如蝕刻 〇 根據較佳實施例,本發明過程之紫外射線係深紫外射 線。換言之,該射線係在紫外頻帶深處。也就是,紫外射 線傾向具有較短波長。 本發明也包括一方法用於形成半導體裝置。這些方法 包括以光蝕刻形成外形於沉積在半導體晶圖表面之光阻劑 。該光阻劑暴露於射線波長足以改變光阻劑之溶解度性質 12______ 本紙張尺度適/丨]中國國家標準(CNS )八4規格(210X297公釐) (讀先閱讀背面之注意事項再本頁) —裝. -訂 線 518667 經浐部中决榀枣而只工消於合作社印製 A7 B7 五、發明説明(I / ) 〇半導體晶圓及光阻劑承受後曝光烘烤過程。半導體晶圓 及光阻劑隨後承受顯像過程。 其次,半導體晶圓及光阻劑承受耐光性過程。該耐光 性過程導致光蝕刻外形之收縮。半導體晶圓及光阻劑隨後 被處理以形成電路外形在半導體晶圓上。 以光蝕刻形成外形在光阻劑之方法,暴露光阻劑、後 曝光烘烤過程、顯像過程之方法,而且形成電路外形在半 導體晶圓之方法係已知。例如這類過程,Microchip Fabrication, McGraw-Hill, 1997 或 Introduction to Microlithography,2nd Ed·,1994,這些發表內容被倂入參考 案中。 參考上述之耐光性過程包括該光阻劑及半導體晶圓承 受紫外射線與較高溫度。用於射線與溫度之上述相同參數 應用於本發明形成半導體裝置之過程。 本發明也被認爲包括半導體裝置形成運用本發明過程 ^再者,本發明包括耐光性光阻劑包括以光蝕刻形成已經 縮小之外形。 圖1包括一連串顯微圖式顯示光阻劑之需要、控制收 縮度群組線之不同階段,該光阻劑具有大約〇.25#m之寬 度在暴露於不同耐光性及烘烤過程後,參數被標示於行與 列之頭部。如上所述,顯示於圖1及2之案例與顯示於圖 3-10圖式之結果被實施運用來自Shipley,Inc·,之Shipley UV4深UV抗蝕劑(PHS/ESCAP)。圖1之第一行顯示一 連串向下移動該行之顯微圖式,外形已經暴露耐光性之時 _·_13____ (請先閱讀背面之注意事項再本頁) —裝. 本 、1Τ 線 本紙張尺度適λϊΙ7國國家標CNS)A4規格(2i〇x297公釐) 518667 經济部中央標涔工消货合作^卬$i A7 B7 _ 五、發明説明(t 間數童增加從大約0秒至大約M0秒在第一行之底部照片 。第二行及第三行顯示執行隨後硬烘烤在第一行所處理外 形之結果。 圖2包括一連串顯微圖式顯示光阻劑之需要、控制收 縮度分隔線之不同階段,該光阻劑具有大約0.25//m之寬 度在暴露於不同耐光性及烘烤過程後,參數被標示於行與 列之頭部。圖2之行與列代表相似過程如顯示於圖1之行 與列。 圖3-10包括在不同溫度不同耐光性及烘烤過程效果之 圖形表示,顯示絕對及相對收縮度數量。在圖3-10,CD 代表臨界尺寸而且HB代表硬烘烤。 本發明係特別地有效用於處理深UV光阻劑。特別地 ,本發明特別有效於處理化學擴張光阻劑。本發明可被運 用之光阻劑案例係Ito,深UV抗蝕劑;Evolution and status, Solid State Technology,July 1996 ; Conley, Performance of an advanced DUV photoresist for 256Mb DRAM fabrication ; Nalamasu, Recent progress in resist materials for 193nm lithography; Future Fab International » 該所有揭示內容因此被倂入參考案中。顯示於圖式之案例 被實施運用來自Shipley,Inc·,之Shipley UV4深UV抗蝕劑 (PHS/ESCAP)。當然,任何關於Shipley UV4深UV抗蝕 劑(PHS/ESCAP)之光阻劑也可被使用。 本揭示內容顯示與描述以上本發明較佳實施例,閱讀 揭示內容應瞭解本發明可使用於不同其他組合、改良及環 _14___ (讀先閱讀背面之注意事項再本頁)
訂 -線 本紙張尺度適/彳]中國國家標準(CNS ) Α4規格(210X297公釐) 518667 A7 __ B7 五、發明説明(丨》) 境而且可改變或改良在本發明觀念之範疇內。 15 本紙張尺度適Λ中國國家標準(CNS ) A4規格(210X 297公釐)
Claims (1)
- 518667 A8 B8 C8 D8 六、申請專利範圍 少於該曝光至紫外射線前該光蝕刻外形之最小寬度。 10·如申請專利範圍第1項所述之過程,其中該化學擴 張包括以化學地擴張抗蝕劑包覆之晶圓承受UV射線,而 且同時地承受控制的上升加熱過程以允許該限定外形之控 制收縮度。 11·如申請專利範圍第1項所述之過程,其中該光阻劑 係暴露於該紫外射線及較高溫度持續時間從大約20秒至 220 秒。 I2·如申請專利範圍第1項所述之過程,其中該光阻劑 係暴露於該紫外射線及較高溫度持續時間從大約30秒至 140 秒。 13·如申請專利範圍第1項所述之過程,其中該光阻劑 係暴露於該紫外射線及較高溫度持續時間從大約70秒至 140 秒。 14·如申請專利範圍第1項所述之過程,其中該光阻劑 係暴露於該紫外射線及較高溫度持續時間至少大約70秒。 15·如申請專利範圍第1項所述之過程,其中該紫外射 i泉是深UV紫外射線在耐光性過程所實施。 16· —種用於形成半導體晶片裝置之方法,該方法包括 步驟: 實施光蝕刻形成外形曝光在半導體晶圓表面上; 半導體晶圓及光阻劑承受後曝光烘烤過程; 半導體晶圓及光阻劑承受顯影過程,使得由光阻劑所 形成的外形可形成在該半導體晶圓上; 2 --___ _ _ 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫·訂 經濟部智慧財產局員工消費合作社印製 518667 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 ~ ~ 暴露半導體晶圓及光阻劑至耐光性過程,該耐光性過 程導致該光蝕刻外形之收縮度而且同時維持該外形的形狀 :及 處理該半導體晶圓及光阻劑以形成電路外形在半導體 晶圓上。 17·如申請專利範圍第16項所述之過程,其中耐光性 過程包括該光阻劑承受紫外射線及較高溫度。 18·如申請專利範圍第17項所述之過程,其中紫外射 線具有大約250nm至350nm之波長。 19.如申請專利範圍第17項所述之過程,其中較高溫 度係從大約20°C至大約230°C。 20·如申請專利範圍第17項所述之過程,其中該較高 溫度係從大約120°C至大約230°C。 21·如申請專利範圍第17項所述之過程,其中該較高 溫度係從大約160°C至大約230°C。 22·如申請專利範圍第17項所述之過程,其中該較高 溫度至少大約160°C。 23.如申請專利範圍第17項所述之過程,其中該曝光 至紫外射線之前,該光蝕刻外形具有大約0.25/zm之最小 寬度而且曝光至紫外射線之後,該光飩刻外形具有大約 之最小寬度。 24·如申請專利範圍第17項所述之過程,其中在曝光 至紫外射線之後,該光蝕刻外形具有大約5%至大約30% 係少於該曝光至紫外射線前該光蝕刻外形之最小寬度。 —------2_一 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫. 裝· 、言 線 518667 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 25·如申§ra專利範圍第17項所述之過程,其中該化學 擴張包括被化學地擴張抗蝕劑包覆之晶圓承受UV射線而 且同時地承受加熱過程包括控制的溫度、設定點增加溫度 、或增加溫度包括至少一較大增加及至少一平緩增加之組 合,因此導致限定外形之控制縮小。 26·如申請專利範圍第17項所述之過程,其中該光阻 劑係暴露於該紫外射線及較高溫度持續時間從大約20秒至 220 秒。 27·如申請專利範圍第17項所述之過程,其中該光阻 劑係暴露於該紫外射線及較高溫度持續時間從大約30秒至 140 秒。 28·如申請專利範圍第17項所述之過程,其中該光阻 劑係暴露於該紫外射線及較高溫度持續時間從大約70秒至 140 秒。 29·如申請專利範圍第17項所述之過程,其中該光阻 劑係暴露於該紫外射線及較高溫度持續時間至少大約70秒 〇 30. —種用於形成半導體晶片裝置之方法,該方法包括 步驟: 以光蝕刻形成外形在半導體晶圓表面之光阻劑; 半導體晶圓及光阻劑承受後曝光烘烤過程; 半導體晶圓及光阻劑承受顯影過程; 暴露半導體晶圓及光阻劑至耐光性過程,該耐光性過 程導致該光蝕刻外形之收縮度;及 --4--- 本紙張尺度適用申國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填· 寫. -裝- 、νά 518667 ABCD ττ、申請專利乾圍 處理該半導體晶圓及光阻劑以形成電路外形在半導體 晶圓上。 31. —種用於形成半導體晶片裝置之方法,該方法包括 步驟: 暴露該光阻劑於紫外射線及較高溫度直到光蝕刻外形收縮度至預期 數量。 (請先閲讀背面之注意事項再填- -裝丨 、言 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/924,096 US6117622A (en) | 1997-09-05 | 1997-09-05 | Controlled shrinkage of photoresist |
Publications (1)
Publication Number | Publication Date |
---|---|
TW518667B true TW518667B (en) | 2003-01-21 |
Family
ID=25449700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087114802A TW518667B (en) | 1997-09-05 | 1998-12-01 | Controlled shrinkage of photoresist |
Country Status (5)
Country | Link |
---|---|
US (1) | US6117622A (zh) |
EP (1) | EP0901044A3 (zh) |
JP (1) | JPH11160890A (zh) |
KR (1) | KR19990029567A (zh) |
TW (1) | TW518667B (zh) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6057084A (en) * | 1997-10-03 | 2000-05-02 | Fusion Systems Corporation | Controlled amine poisoning for reduced shrinkage of features formed in photoresist |
US6358672B2 (en) * | 1998-02-05 | 2002-03-19 | Samsung Electronics Co., Ltd. | Method of forming semiconductor device pattern including cross-linking and flow baking a positive photoresist |
US7001713B2 (en) * | 1998-04-18 | 2006-02-21 | United Microelectronics, Corp. | Method of forming partial reverse active mask |
US6790742B2 (en) | 1998-06-03 | 2004-09-14 | United Microelectronics Corporation | Chemical mechanical polishing in forming semiconductor device |
TW396510B (en) * | 1998-06-03 | 2000-07-01 | United Microelectronics Corp | Shallow trench isolation formed by chemical mechanical polishing |
US6576405B1 (en) * | 1999-07-01 | 2003-06-10 | Zilog, Inc. | High aspect ratio photolithographic method for high energy implantation |
US6340556B1 (en) * | 1999-08-04 | 2002-01-22 | Electron Vision Corporation | Tailoring of linewidth through electron beam post exposure |
US6348301B1 (en) * | 1999-10-27 | 2002-02-19 | United Microelectronics Corp. | Method of reducing a critical dimension of a patterned photoresist layer |
US20030008968A1 (en) * | 2001-07-05 | 2003-01-09 | Yoshiki Sugeta | Method for reducing pattern dimension in photoresist layer |
US6774044B2 (en) * | 2002-01-14 | 2004-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd | Reducing photoresist shrinkage via plasma treatment |
US6811932B1 (en) * | 2002-06-06 | 2004-11-02 | Advanced Micro Devices, Inc. | Method and system for determining flow rates for contact formation |
US6730458B1 (en) * | 2003-03-03 | 2004-05-04 | Samsung Electronics Co., Ltd. | Method for forming fine patterns through effective glass transition temperature reduction |
JP2005079226A (ja) * | 2003-08-29 | 2005-03-24 | Renesas Technology Corp | 半導体装置の製造方法 |
US7258965B2 (en) * | 2003-12-30 | 2007-08-21 | Intel Corporation | Pre-exposure of patterned photoresist films to achieve critical dimension reduction during temperature reflow |
US7364840B2 (en) * | 2004-02-03 | 2008-04-29 | Headway Technologies, Inc. | Controlled shrinkage of bilayer photoresist patterns |
US20060096081A1 (en) * | 2004-06-30 | 2006-05-11 | Hitachi Global Storage Technologies | Methods of making magnetic write heads with use of a resist channel shrinking solution having corrosion inhibitors |
US7343666B2 (en) | 2004-06-30 | 2008-03-18 | Hitachi Global Storage Technologies Netherlands B.V. | Methods of making magnetic write heads with use of linewidth shrinkage techniques |
US7390616B2 (en) * | 2005-01-12 | 2008-06-24 | International Business Machines Corporation | Method for post lithographic critical dimension shrinking using post overcoat planarization |
JP2006243499A (ja) * | 2005-03-04 | 2006-09-14 | Oki Electric Ind Co Ltd | フォトレジストパターンの形成方法および半導体装置の製造方法 |
US7395595B2 (en) * | 2005-04-19 | 2008-07-08 | Hitachi Global Storage Technologies Netherlands B.V. | Method for manufacturing P3 layer of a perpendicular magnetic write head |
KR20080062757A (ko) * | 2006-12-29 | 2008-07-03 | 주식회사 하이닉스반도체 | 패턴크기의 균일도를 향상시킬 수 있는 포토마스크의제조방법 |
KR100914291B1 (ko) * | 2007-10-31 | 2009-08-27 | 주식회사 하이닉스반도체 | 림 타입의 포토마스크 제조방법 |
KR100909629B1 (ko) * | 2007-10-31 | 2009-07-27 | 주식회사 하이닉스반도체 | 포토마스크의 형성방법 |
US8169473B1 (en) | 2008-03-27 | 2012-05-01 | Western Digital (Fremont), Llc | Method and system for exposing a photoresist in a magnetic device |
US9274438B1 (en) | 2008-06-25 | 2016-03-01 | Western Digital (Fremont), Llc | Method and system for exposing photoresist in a microelectric device |
US8124321B2 (en) * | 2008-08-04 | 2012-02-28 | Texas Instruments Incorporated | Etching method for use in deep-ultraviolet lithography |
CN102446723A (zh) * | 2011-11-08 | 2012-05-09 | 上海华力微电子有限公司 | 一种利用紫外线照射光刻胶来缩小硅栅线宽的方法 |
WO2013101109A1 (en) * | 2011-12-29 | 2013-07-04 | Intel Corporation | Sub-second annealing lithography techniques |
US8993217B1 (en) | 2013-04-04 | 2015-03-31 | Western Digital (Fremont), Llc | Double exposure technique for high resolution disk imaging |
US20160140278A1 (en) * | 2014-09-22 | 2016-05-19 | Mentor Graphics Corporation | Modeling Photoresist Shrinkage Effects In Lithography |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4548688A (en) * | 1983-05-23 | 1985-10-22 | Fusion Semiconductor Systems | Hardening of photoresist |
JPS62215265A (ja) * | 1986-03-17 | 1987-09-21 | Ushio Inc | レジスト処理方法 |
US5108875A (en) * | 1988-07-29 | 1992-04-28 | Shipley Company Inc. | Photoresist pattern fabrication employing chemically amplified metalized material |
US4921778A (en) * | 1988-07-29 | 1990-05-01 | Shipley Company Inc. | Photoresist pattern fabrication employing chemically amplified metalized material |
EP0366590B2 (en) * | 1988-10-28 | 2001-03-21 | International Business Machines Corporation | Highly sensitive positive photoresist compositions |
EP0388343B1 (en) * | 1989-03-14 | 1996-07-17 | International Business Machines Corporation | Chemically amplified photoresist |
EP0440374B1 (en) * | 1990-01-30 | 1997-04-16 | Wako Pure Chemical Industries Ltd | Chemical amplified resist material |
US5096802A (en) * | 1990-11-09 | 1992-03-17 | Hewlett-Packard Company | Holes and spaces shrinkage |
EP0524759A1 (en) * | 1991-07-23 | 1993-01-27 | AT&T Corp. | Device fabrication process |
US5300403A (en) * | 1992-06-18 | 1994-04-05 | International Business Machines Corporation | Line width control in a radiation sensitive polyimide |
KR970007792B1 (en) * | 1992-10-30 | 1997-05-16 | Matsushita Electric Ind Co Ltd | Formation of fine pattern |
EP0608983B1 (en) * | 1993-01-25 | 1997-11-12 | AT&T Corp. | A process for controlled deprotection of polymers and a process for fabricating a device utilizing partially deprotected resist polymers |
US5344742A (en) * | 1993-04-21 | 1994-09-06 | Shipley Company Inc. | Benzyl-substituted photoactive compounds and photoresist compositions comprising same |
US5635332A (en) * | 1993-07-14 | 1997-06-03 | Nec Corporation | Alkylsulfonium salts and photoresist compositions containing the same |
EP0659781A3 (de) * | 1993-12-21 | 1995-09-27 | Ciba Geigy Ag | Maleinimidcopolymere, insbesonder für Photoresists. |
JP3203995B2 (ja) * | 1993-12-24 | 2001-09-04 | ジェイエスアール株式会社 | 感放射線性樹脂組成物 |
US5516608A (en) * | 1994-02-28 | 1996-05-14 | International Business Machines Corporation | Method for controlling a line dimension arising in photolithographic processes |
US5648198A (en) * | 1994-12-13 | 1997-07-15 | Kabushiki Kaisha Toshiba | Resist hardening process having improved thermal stability |
-
1997
- 1997-09-05 US US08/924,096 patent/US6117622A/en not_active Expired - Lifetime
-
1998
- 1998-09-04 EP EP98307160A patent/EP0901044A3/en not_active Withdrawn
- 1998-09-05 KR KR1019980036633A patent/KR19990029567A/ko not_active Application Discontinuation
- 1998-09-07 JP JP10268986A patent/JPH11160890A/ja active Pending
- 1998-12-01 TW TW087114802A patent/TW518667B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP0901044A2 (en) | 1999-03-10 |
US6117622A (en) | 2000-09-12 |
EP0901044A3 (en) | 2000-04-05 |
JPH11160890A (ja) | 1999-06-18 |
KR19990029567A (ko) | 1999-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW518667B (en) | Controlled shrinkage of photoresist | |
US7527918B2 (en) | Pattern forming method and method for manufacturing a semiconductor device | |
KR100674967B1 (ko) | 더블 패터닝 방식을 이용한 미세 피치를 갖는 포토레지스트패턴 형성방법 | |
US20060263728A1 (en) | Method of forming fine patterns | |
US6416933B1 (en) | Method to produce small space pattern using plasma polymerization layer | |
WO2001042996A2 (en) | Design of photomasks for semiconductor device fabrication | |
US5096802A (en) | Holes and spaces shrinkage | |
EP0037708B1 (en) | Method of forming patterns | |
JP2001230186A5 (zh) | ||
JP4105106B2 (ja) | 微細パターン形成方法 | |
US6329124B1 (en) | Method to produce high density memory cells and small spaces by using nitride spacer | |
US20080160256A1 (en) | Reduction of line edge roughness by chemical mechanical polishing | |
KR100801745B1 (ko) | 포토마스크 및 그 형성방법 | |
TW521316B (en) | Manufacturing method for reducing critical dimensions | |
KR101139484B1 (ko) | 반도체 소자의 제조 방법 | |
Yen et al. | Low-k 1 optical lithography for 100 nm logic technology and beyond | |
US7364840B2 (en) | Controlled shrinkage of bilayer photoresist patterns | |
US6767690B2 (en) | Methods of forming patterns across photoresist and methods of forming radiation-patterning tools | |
JPS63296221A (ja) | レジストパタ−ン形成方法 | |
Arthur et al. | Effect of temperature variations in the post-exposure processes of optical lithography | |
JPH05226211A (ja) | 露光方法 | |
CN102890402A (zh) | 去除光感显影底部抗反射层缺陷的方法 | |
JPS6370425A (ja) | 微細パタ−ン形成方法 | |
Shin et al. | Model-based OPC for 0.13-um contacts using 248-nm Att PSM | |
Lowes et al. | Comparative Study of Photosensitive Versus Non-Photosensitive Developer-Soluble Bottom Anti-Reflective Coating Systems |