TW516229B - MRAM (magnet-resistive RAM)-memory cell - Google Patents

MRAM (magnet-resistive RAM)-memory cell Download PDF

Info

Publication number
TW516229B
TW516229B TW090117339A TW90117339A TW516229B TW 516229 B TW516229 B TW 516229B TW 090117339 A TW090117339 A TW 090117339A TW 90117339 A TW90117339 A TW 90117339A TW 516229 B TW516229 B TW 516229B
Authority
TW
Taiwan
Prior art keywords
memory cell
metallization
plane
contact
connection
Prior art date
Application number
TW090117339A
Other languages
English (en)
Inventor
Heinz Hoenigschmid
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW516229B publication Critical patent/TW516229B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1653Address circuits or decoders
    • G11C11/1657Word-line or row circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Description

516229 五、發明説明(1 ) 本發明是有關於一種由磁阻性電阻器與切換電晶體所構 成之MRAM記憶胞,其中此磁阻性電阻器是位於兩個本身 在基本上垂直相交的導軌(conduction track)之間,由此電 阻-導軌在最上面之金屬化平面中延伸,並且其中此切換電 晶體以源極或汲極,閘極與汲極或源極藉由導軌,在第〇, 第一與第二金屬化平面中接觸,其中源極或汲極連接至記 憶胞陣列之在第零金屬化平面中延伸之位元線,以及閘極 經由字元線與連接(Stitch)接觸而連接記憶胞陣列之第一 金屬化平面之導軌。 MRAM記憶胞在理想的情況中沒有所有的切換元件,因 此實施作爲純粹的電阻器矩陣,在其中各個記憶胞是設置 在字元線與位元線之相交位置上,因此各由以下的層所構 成:硬磁性材料所構成之層、由例如是隧道(Tunnel)氧化物 所構成之絕緣層,以及由軟磁性材料所構成之層。一個如 此形成之MRAM是藉由非常簡單的結構而突顯其特色,然 而它具有缺點,不可忽視的寄生電流在各記憶胞陣列中經 由各特殊的與在讀取中無關的記憶胞流出。 由於此原因現在建議用於MRAM之另一種結構, 其設置於DRAM上,並且裝入在切換或選擇元件(像是電 晶體或二極體)中而製成。 第4圖說明傳統式的MRAM記憶胞,其中磁阻性或TMR 元件1配置介於兩個金屬化平面M3與M2之間。金屬化平 面M2是與設置於半導體主體中之MOS場效應切換電晶體 2之源極或汲極連接,其汲極或源極連接至金屬化平面M0 516229 五、發明説明(2 ) 中之位元線。閘極導電GL與字元線WL連接,其中它以較 佳的方式藉由所謂的stitch接觸3至金屬化平面Ml而實 現。此等金屬化平面M0至M3因此依次配置在閘極導體 GC之上,因此由半導體主體,閘極導體與金屬化平面形成 一歹I」Gc、MO、Ml、M2 與 M3。 在如此構成之MRAM記憶體胞中,金屬化平面Ml用於 降低字元線WL之電阻,其經由各Stitch接觸3各連接至 金屬化平面中的導軌。此切換電晶體2之閘極導體GC以較 佳的方式由摻雜多晶矽所構成,並且一直延伸至Stitch接 觸3。 爲了說明此在第4圖中所顯示傳統式記憶胞,而在金屬 化平面M2與M3的導軌中須要大約1至2毫安(mA)數量級 的電流。當此電流在磁阻性電阻1中產生相同指向的磁 場,因此藉由此磁場而在軟磁性層中的極化方向,其可以 平行或反平行於在硬磁性層中的極化方向。在反平行的極 化中存在高的電阻値,而在平行的極化中導致較低的電阻 値。在此種寫入過程中此在磁阻性電阻上的電壓應該大約 不超過0.5伏特(V),因爲否則絕緣層以及具有此磁阻性電 阻之記憶胞會被損毀。
爲了將此記憶胞讀出而在金屬化平面M3的導軌上施加大 約0.5 V的電壓,並且然後在此導電切換電晶體2上測量此 經由磁阻性電阻1流過之電流,其(取決於電阻値以及因此 在軟磁性層與在硬磁性層中的磁化方向)可以具有高或低的 値。此測量結果被保持在金屬化平面M0中的位元線BL -4- 516229 五、發明説明(3 ) 中。 此在第4圖中所說明之傳統式MRAM記憶胞總共須要四 個金屬化平面用於位元線BL(MO),字元線與字元線-連接 (Ml),以及兩個導軌其本身相交並且介於其間在其相交位 置上設有磁阻性電阻器1(M2與M3)。 本發明的目的是設立一種MRAM記憶胞,其以較少的金 屬化平面也可達成相同的目的,並且因此在基本上較現有 的MRAM記憶胞更容易結構化。 此目的是在一開始所提到特性之MRAM記憶胞中根據本 發明以此方法達成,即,此最上之金屬化平面是第二金屬 化平面,並且此磁阻性電阻在第一與第二金屬化平面的導 軌之間延伸,因此第一金屬化平面之導軌與字元線之連接-接觸以及磁阻性電阻連接,並且因此能夠實現用於磁阻性 電阻之字元線-連接與寫入線路之雙重功能。 此根據本發明之MRAM記憶胞是首先依據此理解,即, 截至目前爲止(參考第4圖),此金屬化平面M2本身只有當 寫入時然而沒有在讀取時使用磁阻性電阻1或其記憶胞。 現在爲了將此在寫入時然而在讀取時不須要的金屬化平面 M2省略,而在根據本發明之MRAM記憶胞中要求此磁阻 性電阻1介於此作爲上部金屬化平面之第二金屬化平面與 第一金屬化平面之間。然而因爲在第一金屬化平面之導軌 中,電壓應只達到大約0.5伏,因此避免了記憶胞之損 毀,而必須當驅動此選擇式電晶體時設有位準閘(level gate)(電壓增強電路:boost circuit)。此位準閘是以較佳的 516229 五、發明説明(4 ) 方式配置於各連接(Stitch)-區域中。經由它此閘極導體以及 字元線與第一金屬化平面之導軌連接。 因此,此根據本發明之MRAM記憶胞不須要四個金屬化 平面,而只須要三個金屬化平面,這代表基本上的簡化。 此簡化遠超過用於位準閘所須的費用。 基本上在此根據本發明之MRAM記憶胞是因此,此在第 一金屬化平面中延伸之導軌(其用於連接字元線),同時還被 使用於磁阻性電阻作爲寫入線路。此位準閘(其設於連接區 域中)確保,在磁阻性電阻上不會達到超過0.5V之臨界電 壓,然而其中因此此等切換電晶體可以沒有困難地被接通 導電。 以下本發明根據圖式作進一步說明。 圖式之簡單說明 第1圖爲根據本發明之MRAM記憶胞之第一實施例之槪 要圖式說明。 第2圖爲多個根據本發明MRAM記憶胞與其金屬化平面 之配置之俯視圖。 第3圖爲根據本發明之MRAM記憶胞中第一金屬化平面 之槪要側視圖。 第4圖爲現有之MRAM記憶胞之槪要圖式說明。 第4圖在一開始已經說明過。. 在圖式中對於彼此相對應的元件各使用相同的參考號 碼。 第1圖顯示介於上部金屬化平面M2之導軌與中間金屬化 平面Ml之導軌之間的磁阻性電阻1(TMR-元件),其經由連 516229 五、發明説明(5 ) 接·接觸3以及位準閘B而與切換電晶體2之閘極導體GC 連接,其源極-汲極-區段位於金屬化平面M2之導軌,與在 下部金屬化平面M0中形成字元線BL之導軌之間。此位準 閘B是一般的結構並且代表增強(BO〇ST)_電路。此閘極導 體GC是如同在傳統式中MRAM記憶胞中以較佳的方式由 摻雜多晶矽製成,此閘極導體GC形成字元線WL ’其經由 連接-接觸3而與金屬化平面Ml之導軌連接。 第2圖在槪要俯視圖中顯示,如同在金屬化平面M0、
Ml、M2中的導軌與閘極導軌GC,可以彼此導通。因此基 本上此金屬化平面Ml與M2之導軌(在其交點位置上形成 磁阻性電阻1或TMR-元件),彼此垂直延伸。此金屬化平 面M0之導軌(其形成位元線BL)在其進行中較佳垂直於金 屬化平面Ml之導軌與閘極導體GC(其代表字元線)而配 置。 第3圖於側視圖中槪要圖式說金屬化平面Ml之導軌,由 此平面從連接-接觸3垂直向下進行,並且經由位準閘(其 位於連接接觸3之區域中)而與各切換電晶體2之閘極導體 GC連接。 爲了寫入資料而在金屬化平面Ml的導軌與金屬化平面 M2的導軌之間施加大約1至2毫安(mA)之電流。此因此而 施加的電壓應該不會超過0.5V,因爲否則磁阻性電阻1或 此TMR元件會損毀。如同在第4圖之傳統之MRAM記憶 胞中藉由此寫入過程而將磁阻性電阻1之電阻値確定。 在讀取過程中,在金屬化平面M2之導軌上施加大約0.5 伏的電壓。此磁阻性電阻器1的電阻値然後在金屬化平面 516229 五、發明説明(6 )
Ml的導軌上測定。因此經由磁阻性電阻器1的電壓降應該 不會超過0.5伏(V),爲了驅動此切換電晶體2必須進行電 壓放大,此藉由位準閘B實施,其被置入於切換電晶體2 之閘極導體GC與連接-接觸3之間的區域中。此位準閘B 因此確保在磁阻性電阻器1上不會達到臨界電壓,然而此 切換電晶體2可以接·通而導電。 符號之說明 1.. ...磁阻性電阻器 2.. ...切換電晶體 3.. ...接觸 B L.…位元線 WL....字元線 GC....閘極導體 MO、Ml、M2、M3··.·金屬化平面 B.....位準閘

Claims (1)

  1. 516229 六、申請專利範圍 1 ·一種MRAM(磁阻性隨機存取記憶體)記憶胞,其由磁阻性 電阻器(1 )與切換電晶體(2 )所構成,其中此磁阻性電阻 器(1 )是位於兩個本身在基本上垂直相交的導軌之間,由 此一導軌在最上之金屬化平面(M2)中延伸,並且其中此 切換電晶體以源極或汲極,閘極以及汲極或源極藉由導 軌,在第0,第1與第2金屬化平面(MO,Ml,M2)中接 觸,其中源極或汲極連接至記憶胞陣列之在第零金屬化 平面(M0 )中延伸的位元線(BL ),並且閘極經由字元線 (WL)以及連接-接觸(3 )而連接至記憶胞陣列之第一金 屬化平面(Ml)之導軌,其特徵爲, 此最上之金屬化平面是第二金屬化平面(M2),並且此 磁阻性電阻器(1 )本身在第一與第二金屬化平面(Μ卜M2 ) 的導軌之間延伸,因此第一金屬化平面(Ml)之導軌與字 元線(WL)之連接-接觸(3)以及與磁阻性電阻器連接,並 且因此可以實現用於磁阻性電阻器(1 )之字元線-連接 與寫入線路。 2 .如申請專利範圍第1項之MRAM記憶胞,其中此在第一金 屬化平面(Μ1 )中延伸之導軌經由連接-接觸(3 )與切換 電晶體(2)之閘極導體(GC)連接。 3 .如申請專利範圍第2項之MRAM記憶胞,其中對於每一個 閘極導體(GC ),在連接-接觸(3 )的區域中設有位準閘 (B)。 4 .如申請專利範圍第3項之MRAM記憶胞,其中此位準閘(B) 是設置介於閘極導體(GC)與連接-接觸(3)之間。
TW090117339A 2000-07-18 2001-07-16 MRAM (magnet-resistive RAM)-memory cell TW516229B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10034868A DE10034868C2 (de) 2000-07-18 2000-07-18 MRAM-Speicherzelle

Publications (1)

Publication Number Publication Date
TW516229B true TW516229B (en) 2003-01-01

Family

ID=7649298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090117339A TW516229B (en) 2000-07-18 2001-07-16 MRAM (magnet-resistive RAM)-memory cell

Country Status (7)

Country Link
US (1) US6424563B2 (zh)
EP (1) EP1174924A2 (zh)
JP (1) JP2002118238A (zh)
KR (1) KR100444743B1 (zh)
CN (1) CN1207719C (zh)
DE (1) DE10034868C2 (zh)
TW (1) TW516229B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10059181C2 (de) * 2000-11-29 2002-10-24 Infineon Technologies Ag Integrierter magnetoresistiver Halbleiterspeicher und Herstellungsverfahren dafür
US6944049B2 (en) * 2002-10-30 2005-09-13 Infineon Technologies Ag Magnetic tunnel junction memory cell architecture
US8228175B1 (en) 2008-04-07 2012-07-24 Impinj, Inc. RFID tag chips and tags with alternative behaviors and methods
US8115597B1 (en) * 2007-03-07 2012-02-14 Impinj, Inc. RFID tags with synchronous power rectifier
US7782661B2 (en) * 2007-04-24 2010-08-24 Magic Technologies, Inc. Boosted gate voltage programming for spin-torque MRAM array
US8326256B1 (en) 2008-07-15 2012-12-04 Impinj, Inc. RFID tag with MOS bipolar hybrid rectifier
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US7876603B2 (en) 2008-09-30 2011-01-25 Micron Technology, Inc. Spin current generator for STT-MRAM or other spintronics applications
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) * 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
US10242946B2 (en) 2017-01-27 2019-03-26 Globalfoundries Inc. Circuit design having aligned power staples
US10211393B2 (en) 2017-02-23 2019-02-19 Sandisk Technologies Llc Spin accumulation torque MRAM
US9953692B1 (en) 2017-04-11 2018-04-24 Sandisk Technologies Llc Spin orbit torque MRAM memory cell with enhanced thermal stability

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169687B1 (en) * 1995-04-21 2001-01-02 Mark B. Johnson High density and speed magneto-electronic memory for use in computing system
US5734605A (en) * 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US6172903B1 (en) * 1998-09-22 2001-01-09 Canon Kabushiki Kaisha Hybrid device, memory apparatus using such hybrid devices and information reading method

Also Published As

Publication number Publication date
KR20020008057A (ko) 2002-01-29
DE10034868A1 (de) 2002-02-07
US6424563B2 (en) 2002-07-23
CN1334567A (zh) 2002-02-06
CN1207719C (zh) 2005-06-22
KR100444743B1 (ko) 2004-08-16
DE10034868C2 (de) 2002-06-27
EP1174924A2 (de) 2002-01-23
JP2002118238A (ja) 2002-04-19
US20020008989A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
TW518597B (en) MRAM-arrangement
KR100518284B1 (ko) 반도체 기억 장치
US7755077B2 (en) Semiconductor memory device
US7164598B2 (en) Methods of operating magnetic random access memory device using spin injection and related devices
CN1221978C (zh) 非易失性磁存储单元和器件
TW516229B (en) MRAM (magnet-resistive RAM)-memory cell
US7009873B2 (en) Magnetic random access memory
US8902644B2 (en) Semiconductor storage device and its manufacturing method
US20030223283A1 (en) Magnetic memory device
US6611455B2 (en) Magnetic memory
US20030128580A1 (en) High-density magnetic random access memory device and method of operating the same
US9818467B2 (en) Semiconductor memory device
US20090268515A1 (en) Twin-Cell Semiconductor Memory Devices
JP2002299584A (ja) 磁気ランダムアクセスメモリ装置および半導体装置
TW200303028A (en) Magnetoresistive random access memory (MRAM ) cross-point array with reduced parasitic effects
US6661689B2 (en) Semiconductor memory device
JPWO2006095389A1 (ja) 磁気メモリ装置並びにその読み出し方法及び書き込み方法
KR100642638B1 (ko) 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
TW571310B (en) Current source and drain arrangement for magnetoresistive memories (MRAMs)
CN101026176A (zh) 磁存储器件以及向磁存储器件写入数据的方法
KR100546177B1 (ko) 자기저항 램
US6483768B2 (en) Current driver configuration for MRAM
JP2004119897A (ja) 半導体記憶装置
US7505306B2 (en) Magnetic memory device
JP3854818B2 (ja) 磁気メモリ装置、磁気メモリ装置の製造方法、および情報機器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees