TW515964B - Development method of data processing system and appraisal substrate - Google Patents

Description

515964 A7 B7 五、發明説明（1 ) 〔技術領域〕 (請先閲讀背面之注意事項再填寫本頁} 本發明是有關開發s〇C (System On Chip)化的資料處 理系統之方法，及利用於開發時之系統除錯或程式除錯支 援的評價基板，例如有關適用於攜帶型通訊終端機用的 S〇C化的半導體積體電路（LSI : Large Scale Integrated circuits )的開發之有效技術。 〔技術背景〕 經濟部智慧財產局員工消費合作社印製 半導體積體電路隨著高集成化及高機能化，其設計會 趨於複雜化，因此若L S I的使用者在計畫該應用系統的 開發後再來完成適用於該系統的L S I的話，則通常需要 長時間。就如何縮短開發期間方面而言，可利用F P G A (Filed Programmable Gate Array)來實現所要的邏輯機能，並 使用該邏輯機能來進行應開發之目標系統的評價。例如， 可在F P G A的多數記憶格中下載邏輯機能定義資料（·連 接定義資料），而來實現壓縮或通訊協定等所期望的邏輯 機能，然後使動作，而根據該動作結果來進行目標系統的 評價。藉此，在試做L S I時，可在較早的階段發現邏輯 機能的錯誤，而予以去除。 就使用上述F P G A的邏輯檢證技術而言，例如有藉 由程式化的F P G A與C P U核心等來使使用者邏輯構成 作爲模擬用處理器的檢證用基板者（日本特開平 8 - 1 6 4 2 5號）’以及將L S I的邏輯未確定部份置 換成F P G A晶片，而使能夠與該L S I結合來利用於檢 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 515964 A7 B7 五、發明説明（2) 證者（曰本特開2 0 〇 〇 - 4 9 2 8 7號），以及使設計 成F P G A等程式元件的電路展開，而使能夠進行模擬者 (日本特開平11一265299號）。 但’ S 0 G的情況與多晶片的系統構成相較下，有可 能將使用者邏輯連接於C P U的高速匯流排，若將此情況 換成多晶片形態的系統，則會形成在處理器的內外配置使 用者邏輯’這對於將使用者基板（目標系統）連接於模擬 器的習知模擬方式而言，回應如此要求的系統除錯會難以 對應。上述日本特開平1 1 一 2 6 5 2 9 9號等，即是未 考慮到這方面。亦即，使用F P G A的習知檢證技術只不 過是以通路模擬器爲中心，並在此連接目標系統或使用者 邏輯’而來進行除錯之所謂多晶片系統開發者。相對的， 就S 0 G之L S I的開發而言，將可支援系統全體（含硬 體與軟體）的開發，其有效性本發明者亦已明確指出。具 體而言’（1)最好是實現一種供以開發S 0 G的L S I之統 一性的開發方法，（2)最好是進行含軟體的系統全體除錯， 而使能夠容易取得匯流排的佔有率，快取記憶體的擊中率 ，記憶體分配的最適化，軟體算法的評價結果等，（3)爲了 提高評價的可靠度，最好是以能夠在接近實機的確認作業 的形態下進行系統評價，（4)爲了能夠在系統開發的上游階 段檢測出人—機介面（man-machine interface)等之人爲因素 的問題點，最好是在同一環境下進行系統開發及系統評價 〇 本發明之目的是在於提供一種含軟體與硬體的系統全 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

、1T 备· 經濟部智慧財產局員工消費合作社印製 515964 A7 B7 五、發明説明（3) 體可支援應被S〇C化的資料處理系統用的系統開發之資 料處理系統的開發方法。 · 本發明之另一目的是在於提供一種可容易在同一環境 進行系統開發與評價之資料處理系統的開發方法。 本發明之另一目的是在於提供一種即使將使用者邏輯 連接於C P U的高速匯流排，還是能夠在接近實際機器的 確認作業之形態下進行系統評價之評價基板。 本發明之上述及其他目的與新穎的特徵，可由本說明 書以下所述內容及圖面明確得知。 〔發明之揭示〕 (資料處理系統的開發方法） 本發明之資料處理系統的開發方法是包含： 按照下載於多數個記憶格的邏輯構成定義資料，在邏 輯機能被決定成可編成程序的第1可變邏輯裝置中實現第 1使用者邏輯及評價用處理器機能之第1處理；及 按照下載於多數個記憶格的邏輯構成定義資料，在邏 輯機能被決定成可編成程序的第2可變邏輯裝置中實現第 2使用者邏輯，而構成目標基板之第2處理；及 將上述第1可變邏輯裝置及第2可變邏輯裝置連接於 評價支援系統，而使目標程式執行於上述第1可變邏輯裝 置中，且根據執行結果來評價上述目標基板及目標程式之 第3處理；及 根據上述評價結果，在上述第1可變邏輯裝置，上述 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） :~一 (請先閲讀背面之注意事項再填寫本頁) 、11 線痛 經濟部智慧財產局員工消費合作社印製 515964 A7 ___B7___ 五、發明説明（4) 第2可變邏輯裝置，目標基板或上述目標程式中追加必要 的修正之第4處理。 (請先閱讀背面之注意事項再填寫本頁) 第1 ，第2可變邏輯裝置用的使用者邏輯並非只限於 使用者本身所準備的使用者用的邏輯，亦可以根據半導體 積體電路製造商或其他提管道所提供之所謂的I P (Intellectual Propaty)模組資料的邏輯，而來符合使用者的 需求。 經濟部智慧財產局員工消費合作社印製 藉此，可將資料處理系統所應採用的S〇C化L S I 切割成：處理器，及連接於處理器且形成動作速度比較高 速的電路模組之第1使用者邏輯，以及連接於處理器且形 成動作速度比較低速的電路模組之第2使用者邏輯，將處 理器及第1使用者邏輯的機能設定於第1可變邏輯裝置， 將上述第2使用者邏輯的機能設定於第2可變邏輯裝置， 利用第1可變邏輯裝置所實現的處理器機能來實現目標程 式，而使執行結果的評價內容可以反餽於第1及第2可變 邏輯裝置或目標程式。因此，對於企圖S 0 C化的資料處 理系統而言，可容易著眼於軟體與硬體雙方來支援系統開 發。 針對第1及第2可變邏輯裝置的機能設定可以軟體來 進行’在實際機器的硬體系統完成前，可進行系統的評價 ，藉此而能夠在同一環境來進行系統開發與評價。 即使是在實際機器的硬體系統完成前，形成動作速度 比較高速的電路模組之第1使用者邏輯還是可以和處理器 機能一起藉由相同的可變邏輯裝置來實現該機能，因此即

本紙張尺度適财關家鮮（CNS ) A4胁（210X297公釐) Z 515964 A7 _____B7_ 五、發明説明（5) 使在將使用者邏輯連接於C P U的高速匯流排時，還是能 夠在接近實際機器的確認作業的狀態下進行系統評價。 (請先閱讀背面之注意事項再填寫本頁) 就本發明之資料處理系統的開發方法的具體態樣而言 ’在上述第3處理中，亦可以安裝有上述第1可變邏輯裝 置的評價基板與主系統來作爲上述評價支援系統之用。 上述評價基板具有：連接於所被安裝的上述第1可變 邏輯裝置的評價用控制器及記憶體，及連接於上述評價用 控制器及記憶體的評價用介面電路，及連接於所被安裝的 上述第1可變邏輯裝置的使用者介面電路。 只要在上述使用者介面電路中連接上述目標基板的第 2可變邏輯裝置，在上述評價用介面電路中連接上述主系 統即可。 此刻，在上述第1處理中是根據邏輯構成定義資料來 使：包含C P U匯流排及所連接的c P U之處理器核心， 及連接於上述C P U匯流排之第1使用者邏輯，及可連接 於上述處理器核心及第1使用者邏輯且被介面於上述評價 用控制器之測試介面單元，等形成於第1可變邏輯裝置。 經濟部智慧財產局員工消費合作社印製 在上述第1處理中，可在上述處理核心中含連接於 c P U匯流排的匯流排狀態控制器，且經由第1匯流排（ 系統匯流排）來將上述匯流排狀態控制器連接於上述使用 者介面電路。 又，在上述第1處理中，可在上述處理核心中更含連 接於C P U匯流排的周邊匯流排橋接電路，且經由第2匯 流排（周邊匯流排）來將上述周邊匯流排橋接電路連接於 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 〇 515964 A7 _B7 五、發明説明（6) 上述使用者介面電路。 又，在用以取得上述第1可變邏輯裝置的目標程式的 執行結果的手段之上述測試介面單元中，可將時脈端子， 模式端子，資料輸入端子，及資料輸出端子設定爲外部r墙 子，並根據自上述資料輸入端子所賦予的指令來決定上述 資料輸入端子及資料輸出端子的連接端，按照上述模式端 子的狀態來取入供應給上述資料輸入端子的資訊，將所取 入的資訊送至上述所被決定的連接端，且取入來自上述所 被決定的連接端的資訊，而來設定從上述資料輸出端子輸 出至外部的機能。藉由此測試介面單元的採用，將可配合 所需來選擇處理器核心或第1使用者邏輯的邏輯機能部份 等的匯流排或訊號線，而使導通至除錯監視用外部。因此 ，較能夠自由進行評價或解析時所需的評價用微處理器的 動作結果資訊等的收集。該測試介面單元可爲利用 J T A G (Joint Test Action Group IEEE 標準 1 149.1)之界限 跟蹤機能的電路，依據I E E E 1 1 4 9 · 1的規格程序 來進行訊號輸出入。特別是只要採用依據 I E E E 1 1 4 9 . 1的規格之訊號輸出入機能，便可至 少在測試專用外部端子的數量下收集除錯監視資訊。 上述評價用控制器具有：跟蹤控制，斷點控制’使用 者程式的執行控制，及主介面控制的各機能，藉此只要實 現通路模擬器的機能，而使目標程式執行於上述第1可變 邏輯裝置中，且進行供以取得其執行結果的控制即可。 本纸張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 515964 Α7 Β7 五、發明説明（7) (評價基板） 本發明之評價基板的特徵爲： 在電路基板上安裝有：評價用控制器，連接於上述評 價用控制器的可變邏輯裝置，連接於上述可變邏輯裝置的 記憶體，連接於上述可變邏輯裝置的使用者介面電路，及 連接於上述評價用控制器的評價用介面電路； 上述可變邏輯裝置爲：按照被下載於多數個記憶格中 的邏輯構成定義資料來決定邏輯機能爲可編程序，而來實 現評價用微處理器機能及第1使用者邏輯之半導體裝置。 在追求S 0 C化的資料處理系統的開發時，上述評價 基板的可變邏輯裝置擔負處理器與連接於該處理器之動作 速度較高的電路模組的機能，有關連接於處理器之動作速 度較低的第2使用者邏輯方面，是連接於評價基板的使用 者介面電路。並且，將所應開發的資料處理系統的硬體性 機能設定於可變邏輯裝置中，利用以該可變邏輯裝置所實 現的處理器機能來使目標程式執行，而使能夠進行所應開 發之系統的除錯。此評價基板是最適於上述資料處理系統 的開發方法。 / 當評價基板的上述可變邏輯裝置非只專用於特定的系 統，且在應開發的系統中無法只由上述可變邏輯裝置來滿 足必要的邏輯時，可經由使用者介面電路來將外部的第2 可變邏輯裝置連接於上述可變邏輯裝置，因此對種種的系 統開發而言具有較高的泛用性。 上述可變邏輯裝置可根據邏輯構成定義資料而形成有 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) -# 訂 經濟部智慧財產局員工消費合作社印製 515964 A7 B7 五、發明説明（8) (請先閲讀背面之注意事項再填寫本頁) :包含C P U匯流排及所連接的c P U之處理器核心，及 連接於上述c P U匯流排之第1使用者邏輯，及可連接於 上述處理器核心及第1使用者邏輯且被介面於上述評價用 控制器之測試介面單元者。 當上述處理器核心含有連接於C P U匯流排的匯流排 狀態控制器時，該匯流排狀態控制器可連接於上述使用者 介面電路。又，當上述處理器核心更含有連接於C P U匯 流排的周邊匯流排時，上述周邊匯流排可連接於上述使用 者介面電路。 又，只要在上述使用者介面電路中，例如連接有目標 基板，在上述目標基板中配置供以實現第2使用者邏輯之 上述第2可變邏輯裝置等即可。 經濟部智慧財產局員工消費合作社印製 上述測試介面單元可爲J TA G單元之類的電路。上 述評價用控制器爲具有：跟蹤控制，斷點控制，使用者程 式的執行控制，及主介面控制的各機能者，最好是能夠達 成與通路模擬器相同的機能者。又，上述評價用介面電路 可爲具有能夠連接於主電腦的主介面電路者。又，上述評 價用介面電路可爲具有能夠連接檔案記憶卡的檔案記憶體 介面電路者。又，由於一般能以跟蹤控制來儲存的匯流排 資訊的記憶容量較小，因此有助於彌補該處的不足。 〔供以實施發明之最佳形態〕 第1圖是由硬體及軟體雙方來表示資料處理系統之說 明圖。L S I的使用者所欲設計或開發的資料處理系統（ I紙張尺度適用中國國家標準（CNS ) A4胁（2獻297公釐）~ 515964 Α7 Β7 五、發明説明（9) 稱爲使用者系統或目標系統）1的硬體是在預定的配線基 板2上安裝有LS I 3〜7。在特定的LS I 3，4中供 以使操作任務執行的程式雖無特別加以限制，但主要是由 :作業系統（〇S) 1〇，及該〇S 10所管理的中介軟 .體1 1 ，及應用程式1 2，以及裝置驅動程式1 3等的程 式所構成。並且，程式是被保存於L S I 3，4的記憶領 域。 一個LS I 3會形成SOC · LS I ，與其他LS I 相較下具有較大規模的邏輯構成，且於使用者系統中亦內 藏固有使用者邏輯。在以多晶片構成L S I 3時，上述使 用者邏輯是以閘極陣列或A S I C等手法來實現別的單體 L S I 等。 第2圖是表不上述SOC · LS I的具體例。SOC • L S I雖無特別加以限制，但具有作爲半導體積體電路 製造商所開發的處理器或微電腦之各種家族中所被共通使 用的機能區塊之處理器核心1 4。該處理器核心1 4雖無 特別加以限制，但連接有使用者所選擇的S R A Μ 2 2及 作爲第1使用者邏輯的高速模組2 5，而構成處理器部 1 5。並且，在此處理器部1 5的外面連接有使用者所選 擇的非揮發性記憶體與作爲第2邏輯的中速模組2 7及低 速模組2 9。上述S〇C · L S I 3是在單結晶矽等半導 體晶片中藉由C Μ〇S等半導體積體電路製造技術所形成 〇 上述高速模組2 5，中速模組2 7及低速模組2 9是 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X297公釐） (請先閱讀背面之注意事項再填寫本頁) - 經濟部智慧財產局員工消費合作社印製 515964 A7 B7 五、發明説明（10 根據所謂I Ρ模組所提供的設計資料（光罩圖案資料或邏 輯記述資料等）來形成。 上述處理器核心1 4雖無特別加限制，但具有各共有 C P U匯流排2 0的C P U核心2 1，靜態隨機存取記憶 體（S R A Μ ) 2 2，周邊匯流排橋接電路（Ρ Ρ Β ) 2 3，及匯流排狀態控制器（B S C ) 2 4，並且更具備 使用者除錯電路（A U D ) 3 1。高速模組2 5及 S R A Μ 2 2是被直接連結於C P U匯流排2 0。又，在 上述周邊匯流排橋接電路（Ρ Ρ Β ) 2 3中經由周邊匯流 排（第2匯流排）2 6而連接有上述中速模組2 7。又， 在上述匯流排狀態控制器2 4中經由系統匯流排（第1匯 流排）2 8而連接有低速模組2 9及非揮發性記憶體3 0 。匯流排狀態控制器2 4是用以控制C P U匯流排2 0及 系統匯流排2 8上的訊號振幅，並列訊號位元數，及對應 於資訊傳送速度等不同的輸出入動作。同樣的，周邊匯流 排橋接電路2 3也是用以控制C P U匯流排2 0及周邊匯 流排2 6上的訊號振幅，並列訊號位元數，及對應於資訊 傳送速度等不同的輸出入動作。 上述C P U核心2 1雖無特別加以限制，但具備 C P U 3 2及D S Ρ 3 3，其動作程式，例如爲非揮發性 記憶體3 0所保持。又，雖無特別加以圖示，但C P U核 心2 1中亦可內藏有快取記憶體。上述s R A Μ 2 2是例 如利用於D P S 3 3的資料記憶體等。又，非揮發性記憶 體3 0，例如可爲電氣性重寫可能的快閃記憶體等，形成 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X297公釐） ~ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 515964 經濟部智慧財產局員工消費合作社印製 A7 ___ B7 _五、發明説明（1) 有調諧資料或控制資料等資料的資料表。又，使用者除錯 電路（A U D ) 3 1是例如用以提供可利用J T A G介面 來從外部任意參照周邊匯流排2 6的狀態之板上狀態下進 行除錯時的內部參照機能。 高速模組2 5可取代C P U 3 2來實現擔負預定的運 算處理的加速器之類的高速運算電路等。中速模組2 7是 供以實現串列介面控制器等的周邊機能。低速模組2 9是 供以實現鍵輸入介面控制器等的低速周邊機能。並且，在 S〇C . L S I 3的外部經由系統匯流排2 8連接有同步 動態隨機存取記憶體（S D R A Μ ) 3 4爲代表的其他半 導體裝置。而且，SDRAM34是以上述LS 14〜7 爲例。 第3圖慨略表示利用S〇G · L S I的資料處理系統 的開發方法之說明圖。在S〇G · L S I的設計開發 (S 1 )中是進行S〇G · L S I的機能設計，邏輯設計 ，電路設計，及裝置設計，L S I試做，最後在予以成品 化。同時，以S 0 C · L S I 3來開發供以執行所要的軟 體機能的應用程式或中介軟體等使用者程式（S 1 )。 被製造的S〇C · L S I 3會例如安裝於數位相機或 通訊裝置等系統，執行所被開發的使用者程式，而來實現 所要的機能。 在設計開發中，試做L S I或評價用L S I在被製造 前，在作爲可變邏輯裝置的FPGA36，37中會實現 應搭載於S 0 C · L S I 3的機能。例如，就第2圖的例 本紙張尺度適用中國國家標準（CNS ) Α4規格（210><297公釐） -14- (請先閲讀背面之注意事項再填寫本頁) 、1Τ 線雄 515964 A7 B7 五、發明説明（Θ (請先閲讀背面之注意事項再填寫本頁) 子而言，在上述F P GA 3 6中會設定對應於上述處理器 部1 5的機能，在F P G A 3 7中會設定對應於上述中速 度模組2 7及低速度模組2 9的機能。又，在開發對象的 目標系統上，以開發途中的使用者程式來使這些 F P G A 3 6，3 7動作，而進行系統除錯及軟體除錯等 的檢證/測試（S 3 )。並且，除錯結果會被反餽給設計 開發處理S 1及程式開發處理S 2。 第4圖是表示FPGA3 6，37的一例。根據該圖 ，FPGA3 6，37是由··矩陣配置的多數個可變邏輯 單元4 0，可變連接單元4 1，可變外部輸出入電路 4 2 A〜4 2 D，延伸於行方向的複數個訊號配線4 3， 延伸於列方向的複數個訊號配線4 4，及程式控制電路 4 5等所構成。 經濟部智慧財產局員工消費合作社印製 上述可變邏輯單元4 0，可變連接單元4 1及可變外 部輸出入電路4 2 A〜4 2 D是分別具有：訊號通路，及 選擇訊號通路之訊號線4 3，4 4等的連接路徑的複數個 可變開關元件，及複數個可變邏輯元件，以及資料閂鎖電 路。並且，根據可變邏輯元件的邏輯機能及可變開關之可 變邏輯元件與訊號通路的連接形態，以及根據上述可變邏 輯元件之訊號通路彼此的連接形態是依據被閂鎖於上述資 料閂鎖電路中的邏輯構成定義資料（亦稱爲邏輯機能定義 資料）來決定。而且，對各資料閂鎖電路之邏輯構成定義 資料的供給是由程式控制電路4 5來進行控制。 上述資料閂鎖電路是由靜態閂鎖或非揮發性記憶格所 本紙張尺度適用中周國家標準（CNS ) Α4Λ格（210X297公釐） β 15 - 經濟部智慧財產局員工消費合作社印製 515964 A7 B7 五、發明説明（1含 構成，藉由在全體的資料閂鎖電路中初期設定邏輯構成定 義資料來決定FPGA36，37的硬體邏輯構成，而根 據該邏輯構成來進行動作。只要變更邏輯構成定義資料， 便能夠使FPGA3 6，37的邏輯機能變化。 第5圖是表示使用者程式的開發環境的槪略說明圖。 開發環境的使用者是利用各種編輯程序等，而以C語言乃 至彙編語言來作成程式。這通常是分割成複數個的模組來 予以作成。C編譯程序5 0會輸入使用者所分別作成的C 語言來源程式，輸出彙編語言程式乃至對象模組。彙編程 序5 1會輸入彙編語言來源程式，輸出對象模組。連接編 輯程序5 2會輸入上述C編譯程序5 0或彙編程序5 1所 產生的複數個對象模組，然後進行各模組的外部參照或相 對位址等的解決，結合1個程式來輸出載入模組。載入模 組會被供應給具有上述F P G A 3 6的後述評價基板6 0 ’如通路模擬一般在成爲開發對象的目標系統上使 F P G A 3 6，3 7動作，而來供應給系統除錯及軟體除 錯等的檢證或測試。並且，上述載入模組亦可例如被輸入 至模擬除錯器5 3，在個人電腦等系統開發裝置上模擬 C P U的動作，顯示執行結果，進行程式的解析或評價。 第6圖是表示利用S〇G · L S I的資料處理系統的 開發方法之詳細例圖。F P G A開發處理G S 1雖未特別 加以限制，但可在F P G A 3 6中實現第1使用者邏輯及 評價用處理器機能，在F P GA 3 7中實現第2使用者邏 輯。若以第2圖的S〇G / L S I 3來詳細說明，則所謂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

、1T i. 515964 A 7 B7 五、發明説明（id (請先閲讀背面之注意事項再填寫本頁) 上述第1使用者邏輯爲分配於第2圖所代表性顯示的高速 模組2 5的資料處理機能。又，所謂評價用處理器機能爲 第2圖的處理器核心1 4及S R A Μ 2 2的機能。總歸， 在FPGA3 6中是供以具有處理器部1 5機能的微處理 器實現模擬用微處理器機能。有關此模擬用微處理器機能 方面會在往後詳述。 此外，決定FPGA 36，37的邏輯機能的邏輯機 /能定義資料是從F P G Α記錄器6 1來供應給 ρ 經濟部智慧財產局員工消費合作社印製 FPGA36，37。又，SOG/LS I 3 的邏輯設計 資料是例如使用所謂R 丁 L (Register Transfer Level)或 H D L (Hardware Description Language)的形式來進行邏輯記 述，主電腦6 2會將該邏輯設計資料的對應電路部份的記 述資料或其記述資料變換成預定的資料格式，然後賦予 FPGA記錄器6 1。又，FPGA記錄器6 1會解讀此 類的邏輯記述資料，而於F P G A 3 6，3 7中產生設定 邏輯機能時所需要的邏輯機能定義資料。又，主電腦6 2 具備第5圖所述的開發環境，具有爲了 SO G/L S I 3 而產生的載入模組。 原型基板開發處理GS2爲搭載SOG/LS I 3而 來構成數位相機等時構成作爲必要的目標基板之原型基板 6 3的處理，與實機不同點是在於SO G/L S I 3並未 被搭載，取而代之，是搭載F P G A 3 7，且設有供以與 F P.G A 3 6連接的連接器6 4，其他的使用者邏輯區 6 5與實機相同即可。 -17- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 515964 A7 _B7_ 五、發明説明（1¾ (請先閲讀背面之注意事項再填寫本頁) 目標程式執行處理GS 3是在安裝FPGA3 6的評 價基板6 0中連接安裝上述F P GA 3 7的原型基板6 3 ，在評價基板6 0中由主電腦6 2來下載作爲目標程式的 載入模組，使該載入模組執行於F P G A 3 6中，並將執 行結果收集於快閃記憶卡6 7。 評價基板6 0是在電路基板6 8中具有： FPGA36，及連接於上述FPGA36的評價用控制 器7 0及記億體（S D R A Μ ) 7 1，及連接於上述評價 用控制器7 0的評價用介面電路7 3，7 4，及連接於上 述FPGA3 6的使用者介面電路7 5。 並且，在上述使用者介面電路7 5中結合有上述目標 基板6 3的連接器6 4。在上述評價用介面電路7 3中連 接有主系統6 2，在評價用介面電路7 4中安裝有裝卸可 能的快閃記憶卡6 7。 經濟部智慧財產局員工消費合作社印製 分析•評價•編輯處理G S 4是根據快收集於閃記憶 卡6 7中的目標程式執行結果，及目標程式的構成資訊， 以及目標程式的開發資訊來解析目標程式，及針對所要的 主題解析目標程式，而來取得結果之處理。該分析•評價 •編輯處理G S 4只要利用上述主系統6 2等來進行即可 。根據解析而發現程式中有錯誤，或系統構成中發現有不 妥時，會按照其內容來對FPGA36，FPGA37， 其他的使用者邏輯區6 5，或上述目標程式進行必要的修 正。 第7圖是表示設定有模擬用微處理器機能的 ^紙張尺度適用中國國家標準（〇奶）八4規格（210父297公釐） 77" 一 一^ 515964 A7 __________B7_ 五、發明説明（ (請先閱讀背面之注意事項再填寫本頁) F P G A 3 6的詳細機能區塊與評價基板6 0及原型基板 6 3之方塊圖。在被設定有模擬用微處理器機能的 FPGA36中，第2圖的處理器部1 5的機能，亦即含 CPU 核心 21，PPB23，BSC24 及 AUD31 的處理器核心1 4的機能，及S R A Μ 2 2的機能，及高 速模組2 5的機能會被實現，其他還設定有可連接於處理 器核心1 4及高速模組2 5且作爲上述評價用控制器7 0 的介面之測試介面單元（E F Τ ) 8 0的機能。 此外，連接於上述匯流排狀態控制器2 4的系統匯流 排28，以及連接於上述ΡΡΒ23的周邊匯流排26是 經由使用者介面電路7 5來連接於原型基板6 3。 在連接有第7圖的評價基板6 0與原型基板6 3的狀 態中，第2圖的S〇C · L S I 3的機能，可藉由設定有 模擬用微處理器機能之FPGA3 6，及設定有中速度模 組2 7及低速度模組2 9的機能之F P G A 3 7，以及設 置於其他使用者邏輯區6 5中的非揮發性記憶體3 0來代 替。 經濟部智慧財產局員工消費合作社印製 評價用控制器7 0具有：通路模擬的機能之跟蹤（trace) 控制，斷點（b r e a k ρ 〇 i n t)控制，使用者程式的執行控制，及 主介面控制的各機能，且連接於F P G A 3 6， 30尺六“71，及評價用介面電路73，74。評價用 控制器7 0並未特別加以限制，可連接於被實現於 F P G A 3 6中的C P U 2 0及測試介面單元8 0。評價 用測試器7 0與F P G A 3 6的C P U匯流排的連接是專 -19 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515964 A7 ___B7 五、發明説明（θ (請先閲讀背面之注意事項再填寫本頁) 門供以進行通路模擬的機能之跟蹤控制或斷點控制。評價 用測試器7 0與測試介面單元8 0的連接是專門供以大規 模收集藉由C P U核心2 1之使用者程式的執行而取得的 結果。 又，SDRAM7 1可作爲自測試介面單元8 0等取 得的資訊之緩衝記億體用，或作爲代替目標系統的記憶體 之借出記憶體用。在進行軟體除錯時，可取代目標基板 6 3的非揮發性記億體3 0來將使用者程式配置於 S D R A Μ 7 1。 第8圖是表示上述測試介面單元8 0之一例。該測試 介面單元80與UD3 1相同，例如具備JTAG (Joint Test Action Group IEEE標準1149.1)的訊號輸出入機能。 經濟部智慧財產局員工消費合作社印製 又，測試介面單元8 0具備：測試時脈端子T C K， 測試模式選擇端子T M S，測試復位端子/ T R S T，測 試資料輸入端子T D I ，及測試資料輸出端子T D〇等， 是作爲在與F P G A 3 6的外部非同步下供以串列進行資 訊的輸出入之外部介面端子。又，雖未特別加以限制，但 爲了利用這5個端子來進行介面控制，而具有位移暫存器 SDSFT，指令暫存器SD I R，狀態暫存器SDSR ，複數個的資料暫存器SDDR0〜SDDRn，指令解 碼器8 1，TAP控制器82，選擇器83。 上述位移暫存器S D S FT是與從TAP控制器8 2 所輸出的控制訊號8 4 (特別是其中所含的位移時脈）同 步，而來串列輸入測試資料輸入端子T D I中所被輸入的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） T7 經濟部智慧財產局員工消費合作社印製 515964 A7 _B7__ 五、發明説明（ιέ 串列資料。並且，被串列輸入的資料會被並列輸入至指令 暫存器SD I R或資料暫存器SDDRO〜SDDRn中 所被選擇的暫存器中。而且，上述暫存器S D I R， SDSR，SDDRO〜SDDRn會被連接於選擇器 .8 3的一方，在選擇器8 3的另一方連接於在上述C PU 匯流排2 0，周邊匯流排2 6，系統匯流排2 8，C P U 核心2 1的內部本來關閉的訊號線8 5，以及在高速模組 2 5的內部本來關閉的訊號線8 6。又，根據T A P控制 器8 2所輸出的控制訊號8 4來決定到底是將位移暫存器 SDSFT連接於暫存器SD I R，SDDR〇〜 SDDRn內的哪個暫存器，或經由選擇器8 3來將暫存 器SD I R，SDDRO〜SDDRn內的哪個暫存器連 接於哪條訊號線8 5，8 6或匯流排2 0，2 6，2 8。 又，供應給指令暫存器S D I R的指令會以並列方式 供應給指令解碼器8 1。指令解碼器8 1會針對所被供給 的指令加以解讀’而來產生供以控制應使輸出入之暫存器 SDSR，SDDRO〜SDDRn的選擇或選擇器8 3 的選擇之輸出入模式資料，然後再賦予T A P控制器8 2 〇 又’ T A P控制器8 2會針對上述輸出入模式資料所 指定之暫存器SDSR，SDDRO〜SDDRn及選擇 器8 3的選擇態樣進行控制，根據端子τ M S的邏輯値， 以及同步於來自上述端子T C Κ的同步時脈來產生該態樣 下的輸出入動作時間。控制訊號8 4爲規定其選擇態樣或 本紙張尺度適用中國國家標準（CNS ) Α4規格（2Κ)><297公釐）"~ ^ (請先閱讀背面之注意事項再填寫本頁)

515964 A7 B7 五、發明説明（ (請先閲讀背面之注意事項再填寫本頁) 輸出入動作時間等的控制訊號總稱。T A P控制器8 2是 在狀態遷移控制下進行上述時間控制，根據測試模式選擇 端子T M S的邏輯値對目前的邏輯値而言是變化成“ 1 “ 或“ 0 “的情況來依照預定的狀態遷移模式使內部控制狀 態依次遷移。換言之，從目前狀態前進至下次狀態的方向 是根據賦予測試模式選擇端子T M S的訊號的邏輯値來決 定。按照依次遷移的各個控制狀態來使複數位元的控制訊 號8 4的狀態變化。 例如想要收集訊號線8 5的狀態時，分配於該動作的 指令會被輸入暫存器SD I R。並且，在TAP控制器 8 2的狀態遷移控制的最初輸入等待狀態中，會將來自端 子丁 D I的輸入，由位移暫存器SDS FT傳達至指令暫 存器S D I R。指令解碼器8 1會針對所被輸入的指令加 以解讀，而根據解讀結果來進行狀態遷移控制。例如由 C P U來將訊號線8 5的狀態依次循環儲存於暫存器 SDDRO〜SDDRn，且依暫存器SDDRO〜 經濟部智慧財產局員工消費合作社印製 S D D R η的順序，循環重複進行使儲存的資訊經由位移 暫存器S D S R來從端子輸出至外部的動作。 又，在不賦予特定狀態給訊號線8 5時，分配於該動 作的指令碼會從端子TD I輸入至指令暫存器SD I R。 指令解碼器8 1會針對所被輸入的指令加以解讀，而根據 解讀結果來進行狀態遷移控制。例如將來自端子T D I的 串列輸入資料設定於暫存器S D D R 0〜S D D R η中預 定的暫存器，且使被設定的資訊同步於端子TMS的預定 -22- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 Χ297公釐） 515964 A7 B7__ 五、發明説明（ 狀態變化，而從選擇器8 3輸出至訊號線8 5。 (請先閲讀背面之注意事項再填寫本頁) 雖省略其詳細說明，但實際上有關其他的訊號線8 6 及匯流排20，26 ，28方面，來自端子TDO的訊號 輸出及來自端子TDI的訊號輸入亦可根據指令來進行。 根據該測試介面單元8 0的訊號輸出入機能，在 F P GA 3 6所構成的模擬用微處理器機能之模擬介面機 能或測試用監視機能會被實現。因此，可經由評價用控制 器7 0來依次儲存藉由C P U核心2 1執行使用者程式而 產生的各種執行結果資訊，或由評價用控制器7 0來直接 賦予除錯用的控制資訊給C P U核心2 1的內部電路，然 後令使用者程式執行。 第9圖是表示AUD3 1之一例。AUD3 1和 E I F 8 0同樣的也是具備J TAG的訊號輸出入機能， 但資料暫存器會被限定於SDDRH，SDDRL兩個， 可連接於暫存器SD I R，SDSR，SDDRH， S D D R L的訊號線亦被限定於周邊匯流排2 6，因應於 此，T A P控制器8 2 A及解碼器8 1 A的機能亦被縮小 經濟部智慧財產局員工消費合作社印製 〇 第1 0圖是表示針對使目標系統動作而取得之動作結 果的資料進行分析•評價的處理之除錯資訊的流程。在第 7圖的C P U核心2 1中令使用者程式執行，而使評價基 板6 0與原型系統基板6 3 —起動作時，該動作結果資訊 會經由測試介面單元8 0來從匯流排2 0，2 6，2 8及 訊號線8 5，8 6輸入至評價控制器7 0，且所被輸入的 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） •23- 經濟部智慧財產局員工消費合作社印製 515964 A7 __________B7_____ 五、發明説明（2j 動作結果資訊會從評價用介面電路7 4儲存於快閃記憶卡 6 7。此刻，評價控制器7 〇是以S D R A Μ 7 1來作爲 資料緩衝器用。並且，被收集於快閃記憶卡6 7的目標程 式的執行結果資訊9 0會被讀入主電腦6 2。主電腦6 2 是在輔助記憶裝置（未圖示）等中取得目標程式的開發資 訊9 1及目標系統的構成資訊9 2，根據這些目標程式的 執行結果資訊9 0，目標程式的開發資訊9 1及目標系統 的構成資訊9 2來針對上述目標系統及目標程式的所要主 題進行解析。 第1 1圖是表示在分析·評價處理所使用的資訊例。 上述目標程式的執行結果資訊9 0並非只限定於匯流排資 訊的跟蹤，分歧跟蹤或記憶體存取跟蹤，甚至C P U狀態 或C P U核心2 1內部的訊號亦爲收集對象。例如，上述 目標程式的執行結果資訊9 0包含：C P U核心2 1的動 作基準時脈等的時脈訊號狀態，匯流排資訊（匯流排2 0 ，2 6，2 8的位址，資料），匯流排狀態資訊（讀出， 寫入選通脈衝，D Μ Α週期等），匯流排控制訊號（等待 訊號，匯流排要求訊號，匯流排忙線訊號），C P U狀態 資訊（指令取出，上位/下位配置指令執行訊號，中斷訊 號，及其他硬體例外處理訊號等），斷路狀態（硬體斷路 的產生訊號，斷路承認訊號，斷路觸發訊號）等。 在目標程式的開發資訊9 1中只要利用上述目標程式 的開發環境所取得的符號表，模組表，物件資訊，行資訊 等的資訊即可。亦即，在進行程式開發的主電腦6 2上存 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~~ " _ 0/1 (請先閲讀背面之注意事項再填寫本頁)

515964 A7 __B7_ 五、發明説明（2) (請先閱讀背面之注意事項再填寫本頁) 在有關目標程式的各種模組的來源程式的來源檔案，被編 譯或彙編的物件模組檔案，連接編輯程序的輸出檔案。並 且，由這些資訊所任意選出的必要資訊會作爲目標程式的 開發資訊9 1用。例如，作爲目標相關的資訊包含：標題 ’次標題，單元控制資訊，區段，符號表，區段要素標題 ’物件碼，重新配位資訊等。又，作爲除錯相關的資訊含 有：除錯單元，程式構造，符號，函數型態，程序參數， 函數參數等的資訊。可根據這些資訊來參照必要的物件資 訊或除錯用資訊。 又，就作爲目標系統的構成資訊9 2而言，只要是使 用F P G A 3 6，3 7的機能設定時所利用的硬體記述資 訊等即可。 根據上述目標程式的執行結果資訊9 0，目標程式的 開發資訊9 1，及目標系統的構成資訊9 2來作成系統評 價資訊9 3。例如形成：能夠時序列掌握處理的跟蹤樹狀 表，及供以使用指令位址等來特定產生分歧的處理之分歧 跟蹤表，及表示系統的狀態之資訊表，以及賦予指令執行 經濟部智慧財產局員工消費合作社印製 相關的物件模組或除錯資訊關聯性之參照輸出檔案資訊等 〇 又，利用上述系統評價資訊9 3來進行以下的解析（ 全體系統分析處理）。解析內容的其中之一爲全體評價， 含執行程式模組系列（執行後之模組的樹枝狀），快取擊 中率的解析，呼叫（call)元的解析，分歧指令的產生元的解 析（分歧指令的來源跟蹤解析），各種匯流排循環解析（ -25- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515964 A7 B7 五、發明説明（2$ 外部存取執行時間，更新週期，C P U的位址時間解析） ，副程序執行時之其他副程序的套用狀態的解析，同一分 析的執行時間解析，指定模組的動作時間圖表等。又’作 爲指令執行時間系的評價有：每一處理程序的處理能力’ 同一分析的抽出’由指令計算後之執行時間的解析’在來 源記述上函數被呼叫之狀態的解析，副程序的套用與堆疊 指示器的最大使用量的解析，DMA或C P U之匯流排循 環的分布解析，指定程式模組的執行時時間圖表，使用指 令語的分布解析，呼叫元程式模組的分布解析等。又，作 爲記憶體存取系的評價有：記憶體存取的時間圖表，記憶 體存取時間的計測，存取對象記憶體的種別與分布的解析 等。 在此，針對利用上述資訊的解析手法的具體例加以說 明。在表示執行程式模組系列（解析結果）時，只要從目 標程式的開發資訊9 1中所含的物件資訊來檢索目標程式 的執行結果資訊9 0中所含的指令存取位址，而來特定執 行後的程式模組即可。又，分歧指令位址跟蹤，只要參照 目標程式的執行結果資訊9 0中所含的分歧指令存取即可 。又，同一分析的執行時間，只要從目標程式的執行結果 資訊9 0中所含的執行指令碼與目標程式的開發資訊9 1 中所含的物件資訊之對應情況來檢測出所被執行的同一分 析，而針對該分析來考量依目標系統的構成資訊9 2所取 得的指令執行週期數，進而計算該執行時間即可。又，執 行指令語的分布，可由目標程式的執行結果資訊9 〇中所 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 -26- 515964 A7 _B7 五、發明説明（24 (請先閱讀背面之注意事項再填寫本頁) 含的指令碼分布來取得。又，記憶體存取的累計時間，可 由表示目標程式的執行結果資訊9 0中所含的記憶體存取 週期的狀態的產生及根據目標系統的構成資訊9 2而取得 的記憶體存取週期時間來進行運算。又，快取擊中率，可 由表示目標程式的執行結果資訊9 0中所含的記憶體存取 週期的狀態來解析C P U之全體的記憶體存取次數，同時 在進行記憶體存取時，解析對C P U核心2 1的外部記憶 體所進行的存取動作次數’且參照目標系統的構成資訊 9 2來解析記億體存取位址是否爲快取對象區域，而根據 以上解析來進行評價。在此，快取記憶體並未特別加以限 制，但可理解爲含於C P U 2 1者。又，指令執行的處理 能力，可藉由解析程序執行時所需要的時脈週期數來取得 。此刻，若C P U核心爲進行管線（piple line)處理，則必須 考量到有可能會發生管線失速。 解析結果（評價結果）可顯示於主電腦6 2的顯示器 。並且，可以圖表來顯示跟蹤樹枝狀或各種解析結果。 經濟部智慧財產局員工消費合作社印製 由於可藉主電腦6 2來進行利用上述系統評價資訊的 解析，因此能在不仰賴系統開發者的技術能力下進行系統 分析。 第1 2圖是表示經由網路來請託上述全體系統分析處 理時的資訊的流程。在第1 2圖中，爲了方便起見，而將 要求上述全體系統分析處理的電腦裝置稱爲終端裝置 1 0 0，以及將請託上述全體系統分析處理的電腦裝置稱 爲主裝置1 〇 1。並且，終端裝置1 00與主裝置1 〇 i -27- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 515964 A7 B7 五、發明説明（2备 可經由網際網路等的網路1 〇 2來連接。 終端裝置1 0 0爲目標系統的開發者所管理的裝置， 例如經由上述快閃記憶卡6 7來輸入上述目標程式的執行 結果資訊9 0，且具有上述目標程式的開發資訊9 1及目 .標系統的構成資訊9 2。終端裝置1 〇 〇雖爲第1 〇圖的 主電腦6 2之類的裝置，但在此裝置1 〇 〇中並不進行或 不能進行上述全體系統分析處理。在此，將對主裝置 1 0 1要求接受更專門的系統諮詢。亦即，終端裝置 1 0 0會經由網路1 0 2來對主裝置1 0 1發行系統分析 要求，和使用者I D —起將目標系統的構成資訊9 2 (作 爲目標系統資訊）’以及目標程式的執行結果資訊9 0與 目標程式的開發資訊9 1 (作爲目標系統除錯動作資訊） 賦予主裝置1 0 1。主裝置1 〇 1會接受上述資訊9 〇， 9 1 ，9 2，並根據此來針對所要的主題解析目標系統及 目標程式。解析內容，例如可爲第1 1圖所述之內容。解 析結果會作爲系統分析資訊來與使用者辨識I D —起從主 裝置1 0 1返回終端裝置1 0 0。此刻，爲了使利用於解 析的使用者系統資訊更爲明確，亦可附加其使用者系統資 訊或其版本資訊。 若利用經由上述網路1 0 2的系統諮詢業務，則對於 必須要專門性系統諮詢的使用者而言，可經由網路1 〇 2 來接受目標程式執行結果資訊9 〇，目標程式開發資訊 9 1 .及目標系統構成資訊9 2，而來進行專門性系統分析 的諮詢。例如，若進行該諮詢業務的主題爲提供開發上述 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 -28 515964 A7 B7 五、發明説明（2έ (請先閲讀背面之注意事項再填寫本頁) c Ρ U核心2 1或其設計資料的I Ρ模組資料之半導體積 體電路的製造商’則諮詢的委託者爲所欲利用上述半導體 積體電路的製造商所製造的半導體積體電路之使用者。 第1 3圖是表示利用I Ρ模組資料來開發S〇G · L S I的處理的具體例之全體說明圖。 在第1 3圖中，攜帶型數位相機通訊終端機爲使用者 系統（目標系統）。該此使用者系統是以C P U 2 1爲中 心，爲利用搭載C C D (Charge Coupled Device)訊號處理機 會b ’ J P E G (Joint Photograpic Experts Group)，小型快閃 記憶體介面（C F I / F ) ，G S M通訊模組等之攜帶型 數位相機通訊終端機用S 0 C · L S I (亦可簡稱爲相機 通訊終端機用S〇C · L S I )者。在此類的系統開發中 .必須與開發相機通訊終端機用S〇C · L S I —起開發執 行用的程式，以及進行系統除錯。 經濟部智慧財產局員工消費合作社印製 在相機通訊終端機用S〇C · L S I的開發中，例如 在處理器部1 5的開發中會利用處理器核心模組資料 1 1 1，作爲高速模組的C C D訊號處理模組資料1 1 2 。同時還準備有應搭載對應於該處理器部1 5的評價用處 理器機能的E I F模組資料1 1 3。這些模組資料會被記 錄於 C D — R 〇 M(Compact Disk-Read Only Memory)， D V D (Digital Video Disk-Random Access Memory)或磁帶等 之電腦可讀取的記錄媒體1 1 〇，然後提供給主電腦 6 2 a。又，主電腦6 2 a會根據這些模組資料1 1 1， 1 1 2，1 1 3來作成F P G A 3 6中供以設定處理器核 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515964 經濟部智慧財產局員工消費合作社印製 A7 B7 五·'發明説明（ 心，C C D訊號處理模組2 5，E I F 8 0的機能之資料 。又，根據該邏輯機能設定資料而定義的電路會經由 ?卩0岌記錄器613來設定於？？0厶36，在 F P GA 3 6中模擬用微處理器機能會比較簡單地被實現 。此刻’ F P G A 3 6封i平價基板6 0的基板6 8的端子 配置，若制疋一*疋的規則’則只要在電路基板6 8安裝被 機能設定的F P G A 3 6，便可完成評價基板6 0。因此 ，不必拘泥於F P G A 3 6中所被設定的處理器機能或使 用者邏輯，可以評價基板6 0來作爲相機通訊用終端機用 S〇c · L S I的開發平台，可謀求其開發環境的統一。 藉此來完成攜帶型數位相機通訊終端機系統開發用途的評 價基板6 0。 假設應搭載於上述照相通訊終端機用S 0 C · L S I 的J P E G，C F / F，G M S通訊模組，然後在系統的 開發階段中準備供以實現這些模組之F P G A 3 7的搭載 插槽，且開發出攜帶型數位相機通訊終端機的系統中所利 用的使用者邏輯區6 5，而構成搭載這些元件的原型基板 6 3。在使用者邏輯區6 5中只要連接CCD或其他介面 群即可。又，連接有原型基板6 3的安裝裝置之訊號線或 匯流排可經由連接器6 4來連接於從上述評價基板6 0的 F P G A 3 6所導出的匯流排2 6，2 8。 對應搭載於照相通訊終端機用S〇C · L S I的 J P E G ’ C F / F ’ G M S通訊模組進行機能設計，並 根據其設計資料，藉主電腦6 2 b來作成F P G A 3 7中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29*7公釐） (請先閲讀背面之注意事項再填寫本頁)

-30- 515964 A7 ___B7_ 五、發明説明（2έ (請先閱讀背面之注意事項再填寫本頁) 供以設定J P E G，C F / F，G M S通訊模組的機能之 資料。又，利用所被作成的機能設定資料來藉F P G Α記 錄器6 1在FPGA37中設定J PEG，CF/F， G M S通訊模組的機能。被設定機能的F P G A 3 7會被 安裝於原型基板6 3。然後針對所被安裝的F P GA 3 7 進行單體除錯。在單體除錯中只要使用評價用控制器7 0 的通路模擬機能即可。如此一來，在照相通訊終端機用 S〇C · LS I下動作的硬體環境便可完成。 在主電腦6 2 b中是利用相機控制，使用者介面，通 訊控制等之程式模組來進行使用者程式的開發。在開發中 ，主電腦6 2 b上的編譯程序，彙編程序，及連接編輯程 序等會被利用。對於使用者程式而言，可藉評價用控制器 7 0的通路模擬機能來進行程式除錯。程式除錯可配合硬 體對目標程式的解放狀況來以積木式（building block)除錯方 式進行。亦即，一邊依次追加有關硬體構成明確部份的程 式，一邊進行除錯。 經濟部智慧財產局員工消費合作社印製 在軟體除錯或原型基板6 3的個別性除錯一次完成後 ，實施令使用者系統全體連動的系統除錯。由於上述評價 基板6 0及原型基板6 3是在於實現全體目標系統的執行 環境，因此有關製品出廠時因人—機介面（man-machine interface)或各零件的結合所造成之人爲因素的問題點等的 對策，可藉由進行檢證來提高系統的完成度。 由於可根據收集於記憶卡6 7的目標程式的執行結果 資訊等在主電腦6 2 c上進行上述全體系統分析處理，因 ^紙張尺度適用中國國家標準（CNS ) A4規格（210 ><297公釐） ~ 經濟部智慧財產局員工消費合作社印製 -32- 515964 A7 B7 五、發明説明（2¾ 此開發者可利用該全體系統分析處理結果來對目標系統取 得高可靠性的全體性評價或解析結果，亦即不必假借人手 來進行分析•評價•編輯作業。就此解析而言，由於可取 得與在實機進行照相通訊終端機用S〇C · L S I的確認 作業時等價的結果，因此可迅速且適切地使從該解析結果 所掌握的問題點提供給照相通訊終端機用S〇C · L S I 的開發。亦即，當開發者根據其處理結果而發現目標系統 中有不良的部份時，以能夠修正的方式來變更 FPGA37，37的邏輯機能，而使能夠在變更後的邏 輯機能下持續進行系統除錯。 若照相通訊終端機用S〇C · L S I完成時，可使用 原型基板6 3來作爲綜合確認系統，則只要將連照相通訊 終端機用S〇C · L S I也能夠搭載的插槽配置於原型基 板6 3，便可容易在目標系統完成前進行照相通訊終端機 用S〇C · L S I的機能確認或最終確認。 若根據以上的說明，則可取得以下的作用效果。 〔1〕若利用以上說明的資料處理系統的開發方法， 則可將資料處理系統中所應採用的S〇C · L S I 3分割 成：處理器1 4及連接於該處理器1 4，且形成動作速度 較爲高速的電路模組之高速模組2 5 (第1使用者邏輯） 的部份，及連接於上述處理器1 4，且形成動作速度較爲 低速的電路模組之中速模組2 7及低速模組2 9 (第2使 用者邏輯）的部份，並將各部份的機能分別設定於 FPGA36 (第1可變邏輯裝置）與FPGA3.7 (第 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

經濟部智慧財產局員工消費合作社印製 515964 A7 B7_ 五、發明説明（3¾ 2可變邏輯裝置），利用在FPGA36所被實現的處理 器機能來執行目標程式，而使執行結果的評價內容能夠反 餽於FPGA36，37或目標程式。因此，對於企圖 S〇C化的資料處理系統而言，可容易著眼於軟體與硬體 雙方來支援系統開發。 對FPGA3 6，37的機能設定，可藉軟體來進行 ，可在原型的硬體系統完成前進行系統的評價，藉此可在 同一環境下進行系統開發與評價。 由於在原型的硬體系統完成前，形成動作速度較爲高 速的電路模組之高速模組2 5可與處理器機能一起藉由 F P G A 3 6來實現，因此即使將使用者邏輯連接於 C P U的高速匯流排2 0時，還是能夠在接近實機的確認 作業的形態下進行系統評價。 本發明並非是採用以軟體模擬器來進行SOC· L S I的開發，然後於最終再進行實機的除錯處理之習知 的開發手法，而是可以搭載F P G A 3 6，3 7 (被設定 有應開發的所要邏輯機能）的評價基板6 0及原型基板 6 3來執行使用者程式，根據藉此而收集的各種資訊來針 對系統全體（非僅限於軟體或硬體）的性能進行除錯處理 ，而使能夠大幅度地縮短資料處理系統的開發時間。 〔2〕若利用上述評價基板6 0，則由於在S〇C · L S I 3的開發中，上述評價基板6 0的F P A G 3 6肩 負處理器與連接於該處理器且動作速度較高速的電路模組 的機能，而有關連接於處理器且動作速度較慢完成的第2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)

-33- 515964 A7 B7 五、發明説明（3) (請先閲讀背面之注意事項再填寫本頁) 使用者邏輯是連接於評價基板的使用者介面電路7 0，因 此可將應開發的資料處理系統的硬體性機能設定於 FPGA36，利用在此FPGA36所被實現的處理器 機能來使目標程式執行，而來進行應開發之資料處理系統 的除錯。因此，評價基板6 0非常合適於上述資料處理系 統的開發方法。 又，當評價基板6 0的FPGA3 6非僅專用於特定 的系統，且於應開發的系統中無法僅以上述F P G A 3 6 來供給必要的邏輯時，由於可經由使用者介面電路7 5來 將外部的FPGA3 7連接於上述FPGA3 6，因此可 對各種的系統開發具有高度的泛用性。 經濟部智慧財產局員工消費合作社印製 〔3〕爲了收集目標程式的執行結果資訊9 0，在 F P G A 3 6中設定J T A G單元之類的測試介面單元 8 0的邏輯構成，藉此可依所需來選擇處理器核心1 4或 高速模組2 5的邏輯機能部份等之匯流排或訊號線，而使 導通於評價用控制器7 0。因此，可較爲自由地進行評價 或解析時所必要的動作結果資訊收集。特別是，若採用 J T A G基準的訊號輸出入機能，則可以較少的測試專用 外部端子數來進行目標程式動作結果資訊的收集。 〔4〕若利用上述全體系統分析處理，則由於可根據 目標程式的執行結果資訊9 0，目標系統的構成資訊9 2 及目標程式的開發資訊9 1來自動進行執行程式模組系列 的顯示，快取擊中率，分歧指令位址跟縱，同一算法的執 行時間，指令執行的處理能力，實效指令語的分布，記憶 -34- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 515964 A7 _________B7__ 五、發明説明（32) 體存取的累計時間等之系統全體評價，指令執行時間系評 價’及記憶體存取系評價等的解析，因此可在不須仰賴系 統開發者的技術能力下來進行具有高度可靠性之系統評價 或分析。亦即，因爲是根據目標程式的執行結果資訊9 〇 ’目標系統的構成資訊9 2及目標程式的開發資訊9 1， 所以可進行包含軟體及硬體的系統全體之系統評價或解析 。並且，在此解析中，其解祈結果至少可取得執行程式模 組系列，分歧指令位址跟蹤，指令執行的處理能力，及執 行指令語的分布等，該解析結果會顯示有關目標程式是以 何種的構造來如何使用硬體。藉此，可在不須仰賴系統開 發者的技術能力下來進行具有高度可靠性之系統評價或分 析。 若利用經由上述網路1 0 2的系統諮詢業務，則對於 必須要專門性系統諮詢的使用者而言，可經由網路1 0 2 來接受目標程式執行結果資訊9 0，目標程式開發資訊 9 1及目標系統構成資訊9 2，而來進行專門性系統分析 的諮詢。例如，想要利用上述半導體積體電路的製造商所 製造的半導體積體電路之使用者本身無法進行專門性的系 統分析時，只要開發上述C P U核心2 1或提供其設計資 料的I P模組資料之半導體積體電路的製造商爲形成上述 諮詢的服務主體，半導體積體電路的製造商便可更爲容易 對該使用者提供便利性。 如此一^來，即使針對S〇C · L S I等’途是目匕夠藉 由賦予有關開發系統的專門性系統分析（提供服務）來寄 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

515964 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明説明（33) 與該系統開發的容易性及系統開發期間的縮短。 〔5〕若利用上述FPGA3 6之類的可變邏輯裝置 所構成的評價用微處理器，則由於具有：將高速模組2 5 之類的第1使用者邏輯的機能電路部份連接於處理器核心 1 4的機能電路部份所結合的C P U匯流排2 0，作爲予 以連接於外部的評價用控制器等的評價用介面之測試介面 單元8 0的機能，及可將C P U匯流排2 0連接於目標系 統之使用者介面2 3，2 4的機能，因此可在考量將使用 者邏輯連接於C P U的高速匯流排（C P U匯流排）2 0 之所謂S〇C · L S I的固有情事後，以接近實際L S I 或接近實機的確認作業的形態下進行系統評價或除錯。 供以將如此的評價用微處理器的機能設定於 F P A G 3 6之類的可變邏輯裝置的機能記述資料會被記 錄於SD — ROM或DVD — RAM等的記錄媒體，而來 提供給半導體積體電路的使用者，藉此可在F P GA 3 6 中容易實現上述評價用微處理器的機能，使資料處理系統 的評價及資料處理系統的開發容易化，且可寄與系統開發 期間的縮短。 以上是根據實施例來具體說明本發明，但本發明並非 只限於此，亦可適宜地進行變更。 例如，S〇G · L S I完成後，可將該S〇G · L S I搭載於評價基板，而來進行最後確認。此情況，可 利用載裝插座之類的針腳變換連接器來吸收S 0 G · L S I的針腳（外部端子）配置與F P G A的針腳配置的 本紙張尺度適用中國國家標準（CNS ) A4規格{ 210 X 297公釐） -36- (請先閲讀背面之注意事項再填寫本頁) -裝- 、*ιτ 515964 A7 B7 五、發明説明（34) 不同。又，評價基板與原型基板亦可不分割而一體化構成 於單一電路基板上。藉此，將可排除評價基板與原型基板 的連接不良等外部不良因素。此刻，只要能切離原型部份 ，便可馬上使切離後的部份流用於示範系統。 又，可變邏輯裝置並非只限於所謂F P GA的裝置， 亦可使用所謂 C P L D (Complex Programmable Logic Device) 的裝置，廣義而言亦可利用屬於所謂P L D ( Programmable Logic Device)的領域之裝置。 又，記錄媒體並非只限於CD — ROM，DVD — RAM，亦可爲 FD (Floppy Disk)，C D — R (Compact Disk-Recordable)，C R — R W (Compact Disk-Rewritable)， D V D — R 〇 M(Digital Video Disk-Read Only Memory)等電 腦可讀取的其他記錄媒體。 〔產業上之利用可能性〕 本發明可廣泛適用於統合C P U及其他機能區塊以及 中介軟體等之S 0 C形態的微處理器應用系統，例如行動 電話或攜帶型資訊終端機等的開發。 〔圖面之簡單說明〕 第1圖是由硬體及軟體雙方來表示資料處理系統之說 明圖。 第2圖是表示SOC·LSI的具體例之方塊圖。 第3圖慨略表示利用S〇C · L S I的資料處理系統 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 辦衣-- (請先閲讀背面之注意事項再填寫本頁) 訂 P. 經濟部智慧財產局員工消費合作社印製 -37- 515964 A7 B7 五、發明説明（35) 的開發方法之說明圖。 第4圖是表示F P GA之一例的方塊圖。 第5圖是表示使用者程式的開發環境的槪略說明圖。 第6圖是更詳細表示利用S〇C · L S I的資料處理 系統的開發方法之說明圖。 第7圖是表示設定有模擬用微處理器機能的F P GA 的詳細機能區塊與評價基板及原型基板之方塊圖。 第8圖是表示測試介面單元之一例的方塊圖。 第9圖是表示AUD之一例的方塊圖。 第1 0圖是表示分析•評價處理的除錯資訊的流程之 說明圖。 第1 1圖是表示在分析·評價處理所使用的資訊之說 明圖。 第1 2圖是經由網路來請託分析•評價處理時的資訊 的流程之系統圖。 第1 3圖是表示利用記錄於記錄媒體的模組資料來開 發S〇C · L S I的處理的具體例之全體說明圖。 經濟部智慧財產局員工消費合作社印製 〇 統 C 1系 I 統體 明理板 S 系軟 說處基 L 業介 之料線：作中 號資配 7 :: 符 ： ： 一 〇> 1—-_ [ 1.2 3 1 1 本紙張尺度逍用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 515964 A7 B7 五、發明説明（36) 1 2 :應用程式 1 3 :裝置驅動程式 1 4 :處理器核心 1 5 :處理器部 2 0 : C P U匯流排 2 1 : C P U核心

2 2 · SRAM 2 3 :周邊匯流排橋接電路（P P B ) 2 4 :匯流排狀態控制器（B S C ) 2 5 :高速模組 2 6 :周邊匯流排（第2匯流排） 2 7 :中速模組 2 8 :系統匯流排（第1匯流排） 2 9 :低速模組 3 〇 :非揮發性記憶體 3 1 :使用者除錯電路（A U D )

3 2 : C P U

3 3 : D S P 36，37:FPGA 40:可變邏輯單元 4 1 :可變連接單元 4 2A〜4 2D :可變外部輸出入電路 4 3，4 4 :訊號配線 4 5 :程式控制電路 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ (請先閱讀背面之注意事項再填寫本頁)

515964 A7 B7 五、發明説明（37) (請先閱讀背面之注意事項再填寫本頁) 5〇：C編譯程序 5 1 :彙編程序 5 2 :連接編輯程序 5 3 :模擬除錯器 6〇：評價基板 6 1 : F P G A記錄器 6 2 :主電腦 6 3 :原型基板 6 4 :連接器 6 5 :使用者邏輯區 6 7 :快閃記憶卡 6 8 :電路基板 7 0 :評價用控制器 7 1 :記憶體（S D R A Μ ) 7 3，7 4 :評價用介面電路 7 5 :使用者介面電路 經濟部智慧財產局員工消費合作社印製 8 0 :測試介面單元（Ε I F ) 8 1 :指令解碼器 8 2 : T A Ρ控制器 8 3 :選擇器 8 4 :控制訊號 8 6 :訊號線 9 0 :執行結果資訊 9 1 :開發資訊 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 4〇 - 515964 A7 B7 五、發明説明（38) 9 2 :構成資訊 9 3 :系統評價資訊 1 0 0 :終端裝置 1〇1 :主裝置 1 0 2 :網路 110:記錄媒體 1 1 1 :處理器核心模組資料 1 1 2 : C C D訊號處理模組資料 1 1 3 : E I F模組資料 SDDRO〜SDDRn :資料暫存器 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -41 -

Claims (1)

1. 515964 A8 B8 C8 D8 六、申請專利範圍 1 · 一種資料處理系統之開發方法，其特徵是包含： 按照下載於多數個記憶格的邏輯構成定義資料，在邏 (請先閱讀背面之注意事項再填寫本頁) 輯機能被決定成可編成程序的第1可變邏輯裝置中實現第 1使用者邏輯及評價用處理器機能之第1處理；及 按照下載於多數個記憶格的邏輯構成定義資料，在邏 輯機能被決定成可編成程序的第2可變邏輯裝置中實現第 2使用者邏輯，而構成目標基板之第2處理；及 將上述第1可變邏輯裝置及第2可變邏輯裝置連接於 評價支援系統，而使目標程式執行於上述第1可變邏輯裝 置中，且根據執行結果來評價上述目標基板及目標程式之 第3處理；及 根據上述評價結果，在上述第1可變邏輯裝置，上述 第2可變邏輯裝置，目標基板或上述目標程式中追加必要 的修正之第4處理。 2 .如申請專利範圍第1項之資料處理系統之開發方 法，其中在上述第3處理中，以安裝有上述第1可變邏輯 裝置的評價基板與主系統作爲上述評價支援系統之用； 經濟部智慧財產局員工消費合作社印製 上述評價基板具有：連接於所被安裝的上述第1可變 邏輯裝置的評價用控制器及記憶體，及連接於上述評價用 控制器及記憶體的評價用介面電路，及連接於所被安裝的 上述第1可變邏輯裝置的使用者介面電路； 在上述使用者介面電路中連接有上述目標基板的第2 可變邏輯裝置，在上述評價用介面電路中連接有上述主系 統。 -42- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515964 A8 B8 C8 _____ D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 3 ·如申請專利範圍第2項之資料處理系統之開發方 法’其中上述第1處理是根據邏輯構成定義資料來使：包 含C P U匯流排及所連接的c p u之處理器核心，及連接 於上述c P U匯流排之第1使用者邏輯，及可連接於上述 處理器核心及第1使用者邏輯且被介面於上述評價用控制 器之測試介面單元，等形成於第1可變邏輯裝置。 4 ·如申請專利範圍第3項之資料處理系統之開發方 法，其中在上述第1處理中，在上述處理核心中含連接於 C P U匯流排的匯流排狀態控制器，且將上述匯流排狀態 控制器連接於上述使用者介面電路。 5 ·如申請專利範圍第4項之資料處理系統之開發方 法’其中在上述第1處理中，在上述處理核心中更含連接 於C P U匯流排的周邊匯流排，且將上述周邊匯流排連接 於上述使用者介面電路。 經濟部智慧財產局員工消費合作社印製 6 ·如申請專利範圍第3項之資料處理系統之開發方 法，其中在上述第1處理中，在上述測試介面單元中，將 時脈端子，模式端子，資料輸入端子，及資料輸出端子設 定爲外部端子，並根據自上述資料輸入端子所賦予的指令 來決定上述資料輸入端子及資料輸出端子的連接端，按照 上述模式端子的狀態來取入供應給上述資料輸入端子的資 訊，將所取入的資訊送至上述所被決定的連接端，且取入 來自上述所被決定的連接端的資訊，而來設定從上述資料 輸出端子輸出至外部的機能。 7 .如申請專利範圍第6項之資料處理系統之開發方 本ϋ尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -43- 515964 A8 Β8 C8 D8 六、申請專利範圍 法，其中上述測試介面單元爲依據IEEE 1 149 . 1 的規格程序來進行訊號輸出入者。 (請先閲讀背面之注意事項再填寫本頁) 8 ·如申請專利範圍第2項之資料處理系統之開發方 法，其中上述評價用控制器爲具有：跟蹤控制，斷點控制 ，使用者程式的執行控制，及主介面控制的各機能者。 9 . 一種評價基板，其特徵爲： 在電路基板上安裝有：評價用控制器，連接於上述評 價用控制器的可變邏輯裝置，連接於上述可變邏輯裝置的 記憶體，連接於上述可變邏輯裝置的使用者介面電路，及 連接於上述評價用控制器的評價用介面電路； 上述可變邏輯裝置爲：按照被下載於多數個記憶格中 的邏輯構成定義資料來決定邏輯機能爲可編程序，而來實 現評價用微處理器機能及第1使用者邏輯之半導體裝置。 經濟部智慧財產局員工消費合作社印製 1 〇 .如申請專利範圍第9項之評價基板，其中上述 可變邏輯裝置是根據邏輯構成定義資料而形成有：包含C P U匯流排及所連接的C P U之處理器核心，及連接於上 述C P U匯流排之第1使用者邏輯，及可連接於上述處理 器核心及第1使用者邏輯且被介面於上述評價用控制器之 測試介面單元者。 1 1 ·如申請專利範圍第1 〇項之評價基板，其中上 述處理器核心含連接於C P U匯流排的匯流排狀態控制器 ，上述匯流排狀態控制器是連接於上述使用者介面電路。 1 2 ·如申請專利範圍第1 1項之評價基板，其中上 述處理器核心更含連接於C P U匯流排的周邊匯流排橋接 -44- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 515964 A8 B8 C8 D8 六、申請專利範圍 電路，上述周邊匯流排橋接電路是連接於上述使用者介面 電路。 (請先閱讀背面之注意事項再填寫本頁) 1 3 ·如申請專利範圍第1 2項之評價基板，其中在 上述使用者介面電路中連接有目標基板，上述目標基板爲 具有：按照被下載於多數個記憶格中的邏輯構成定義資料 來決定邏輯機能爲可編程序，而來實現第2使用者邏輯之 可變邏輯裝置。 1 4 ·如申請專利範圍第1 0項之評價基板，其中上 述測試介面單元具有作爲外部端子之時脈端子，模式端子 ，資料輸入端子，及資料輸出端子，並根據自上述資料輸 入端子所賦予的指令來決定上述資料輸入端子及資料輸出 端子的連接端，按照上述模式端子的狀態來取入供應給上 述資料輸入端子的資訊，將所取入的資訊送至上述所被決 定的連接端，且取入來自上述所被決定的連接端的資訊， 而從上述資料輸出端子來輸出至外部。 1 5 ·如申請專利範圍第1 4項之評價基板，其中上 述測試介面單元爲依據I E E E 1 1 4 9 · 1的規格程序 來進行訊號輸出入者。 經濟部智慧財產局員工消費合作社印製 1 6 ·如申請專利範圍第1 0項之評價基板，其中上 述評價用控制器具有：跟蹤控制，斷點控制，使用者程式 的執行控制，及主介面控制的各機能者。 1 7 ·如申請專利範圍第9項之評價基板，其中上述 評價用介面電路爲具有可連接於主電腦的主介面電路者。 1 8 ·如申請專利範圍第9項之評價基板，其中上述 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） 「45- 515964 A8 B8 C8 D8 六、申請專利範圍 評價用介面電路爲具有可連接檔案記憶卡的檔案記憶體介 面電路者。 (請先閱讀背面之注意事項再填寫本頁) -裝· 、11 經濟部智慧財產局員工消費合作社印製 -46- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠）