TW514995B - Semiconductor device and method for fabricating a semiconductor device - Google Patents

Semiconductor device and method for fabricating a semiconductor device Download PDF

Info

Publication number
TW514995B
TW514995B TW090131997A TW90131997A TW514995B TW 514995 B TW514995 B TW 514995B TW 090131997 A TW090131997 A TW 090131997A TW 90131997 A TW90131997 A TW 90131997A TW 514995 B TW514995 B TW 514995B
Authority
TW
Taiwan
Prior art keywords
layer
metal
semiconductor device
semiconductor
conductive layer
Prior art date
Application number
TW090131997A
Other languages
English (en)
Inventor
Ihl-Hyun Cho
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Application granted granted Critical
Publication of TW514995B publication Critical patent/TW514995B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Description

五、發明說明（1) 發明背景 <發明領域> 本發明為一關於半導體元件及一 損且具高效能之半導體產品的製備方法彳。、可提供低能量耗 <相關技藝之描述 > 〆 通常，半導體元件其閘極的產生 層，並於該閘極絕緣層上 ―先形成一閘極絕緣 光微影製程定義出元件之圖t 傳導層，再經由黃 進行钱刻之程序後遂完成此結圖：此：者所形成之疊層 化程序所形成之Ui 作為基底材質，再經由氧 一已被摻雜離子的多晶石夕声 =一軋化矽層上再沈積 層。 夕層後，如此即形成了閘極傳導 因半導體元件在萝造太&_ 需求下，故對;^ Η ϋ ^ H 」70件整合積集密度漸增之 「 现對於閘極結構的臨X异,σ i , 地減小。但此對於利用最；；、尺寸的要求亦須相對 所構成之閘極傳導声及.以夕晶矽層及二氧化矽層 成此要求之g的。9《極、、，邑緣層之構造而言，並不易達 求睥甘田f7 了要合乎南整合積集密度之半導體元件的需 土時，其必須減少二氧化 ： = 的程度，但由經驗卜^ L扪厚度如此才此達成此要求 使遺漏電流因此而^將造成元件因直接穿隧效應而 均含；ί雜ί : 作為閘極之多晶矽層，其材質-般 ^ 1減低電阻，但此在較窄之閘極寬度的 514995 五、發明說明（2) 考量下，將會使閘極空乏問題產生的頻率增加。 於尚整合積極密度之元件中， 極絕緣層，而以多晶石夕層作A門朽:^乳化石夕層作為閉 :啟半ξ:電：及閘極的空乏現象而變得不： 叮土 =山Ϊ 導租 的特性會因此而退化，立效能及 可罪性也將不能被接受。 /、议此及 為了克服以上所述之缺點及 數⑴㈣之介電層之多項 jn::電常 之介電常數成的遺漏電流。此介電層 代在閘極電極内的多晶矽斧， 金屬層取 題。 曰此將可移除閘極的空乏問 半導/1豆元件及该半導體元件俜 了抑制閘極空乏問題所使=據，習見技藝為 到第3圖作為參考附件加㈣^備方法，將以下述之扪 具高依據先前技藝之製造程序中，利用 程之橫向截面圖 金屬開極來製備半導體元件其流 底材質上：該圖夷中】：：化矽層為沈積在1之半導體的基 石夕層則可避免^底材=材f為以石夕u ’而此氮化 於3避#光基底材質產生氧化反應。 高介4當私氮^化石夕層上在形成5之高介電常數之介電層，此 ^M)/-1^ ,,ί 氧化ΙΙ(ΝΟ)專氣體移除如碳（c)，碳氫化合 第5頁 514995 五、發明說明（3) -- 物，水及其他種類之不純物質，如此即可減少遺漏電流的 產生。 、 參考第2圖中，7之氮化金屬層為扮演擴散阻障層的角 色，其為沈積於5之經結晶化程序及熱處理後所形成"的。 上，9之金屬層為沈積在7之氮化金屬層上，其為用來 閘極傳導層構造。 參考第3圖中’其為利用黃光微影製程定義出圖案 後，並將9之金屬層，7之氮化金屬層，5a之經結晶化之言 介電常數介電層及3之氮化矽層經蝕刻程序而得，而各層间 於蝕刻後所留下的部份於第3圖中則分別依序地以9a，9 7a ’5a 及3a表示之。 於11之閘極結構的兩橫向側面上形成丨3之氧化層，其 功用為於進行蝕刻步驟時，具有防止電漿損傷閘極結構了 、於11之閘極結構附近的1之半導體基底材質的主動區 域上，經輕摻雜程序植入些許離子，以 °° :生，之間隙壁於13之氧化層之後亦繼以= 構=兩橫向侧面上，半導體元件之源極極/汲極區域（未^ 不牡圖例）其為於1 1之閘極結構附近且在1 5之間隙壁外的 t底材質上進行高劑量之離子植入的摻雜程序後形成。 地，當半導體元件根據以上敘述所使用之技藝方法 將會有一些缺點及限制。 、 如第1到第3圖中所描述為根據先前技藝所用之半導體 元件的製備方法，在程序上其相較於傳統習見之只以二= 夕層及夕曰曰石夕層所形成閘極結構的方法是較複雜且困難 514995 五、發明說明⑷ '~ 的。 再者，如第1圖所示，當對經結晶化的高介電常數介 %層進彳亍熱處理程序時’將會有一具有較低介電常數的一 氧化矽層於半導體基底材質及介電層間之界面處形成，'如 此將會降低整體的介電常數值。 而且一般而言，介於高介電常數介電層與半導體基底 材質間之界面，其若與以傳統習見方法的二氧化矽層及太 ，材質間在缺陷密度及表面粗糙度之等級上作比較，前$ 疋較劣等的，因此前者將會大大地削減元件所具有 及其操作的能力。 <發明之總論> 所以，本發明關於一半導體元件以及製 :牛之方法：其可實質上地去除相當多的限制且不 勢所生成7L件及其使用方法之缺點。 元件之一半導體元件以及製備該半導體 能並可人乎：：：二具充分低的能量耗損及高元件效 此卫j〇子下一代+導體元件要求的元件。 5、f本發明之其一特色及優點將於以下之說明中再分部f、 坪述，亚可藉由本發明的實例學習而了解。 刀，丨伤 所冰之再—目的及其具有的其他優點，亦將於以下 所述的說明，申請專利範力肝於以下 特殊^構中了解本發明的主要㈣所在。 八 ”、、了達成以上所述及其他優點， 具體且廣泛地㉟，本發明為练根T本發明之目的可 3為+導體7L件其包含的結構有 514995 五、發明說明（5) '-- 在半導體基底材質上之閘極氧化層，在閘極氧化層上的傳 導金屬層及介於閘極氧化層及傳導金屬層之間的氧化金屬 層。 本發明之更一特色為一半導體元件的製備方法，其所 包含的步驟有：先在半導體基底材質上生成二氧化矽層， 並於該氧化層上形成一傳導層，再藉由熱處理程序的^行 於二氧化矽層及傳導層之間形成一氧化金屬層。 本發明可由前述之一般及下述之詳細說明中被了解， 且如同申請專利範圍中所述及的，本發明於此將提供更進 —步的說明。 <較佳具體實施例之詳細描述> 本發明之較佳具體參考例將詳細地於下述文字提出並 說明之，而具體實施例將於後之隨附的參考圖示中說明 之’並儘可能地使用相同的參考數字以方便指出相類似或 相關元素之全部細節。 參考第4圖中之閘極氧化層，其較合宜的為23之二氧 ，石夕層於21之半導體基底材質上生成。於本例中，23之二 氧化碎層其於高溫下較合宜的生成厚度為介於10到100埃 之範圍内。 然後再將25之閘極傳導層沈積於23之二氧化矽層上， 於本例中，25之閘極傳導層可由一金屬層或一氮化金屬層 來形成，作為25之閘極傳導層之較合適的材質有鎢（W)， 纽（)，鈦（τi)或鋁層等物。25之閘極傳導層亦可選擇由 金屬的氮化層來構成。25之閘極傳導層較合宜的沈積厚 514995 五、發明說明（6) 度為介於100到2000埃之範圍内。 參考第5圖其係為對晶片施以熱處理程序用 ==層及25之閑極傳導層間之界面極靠近界面之 展如此可形成具有至少3. 9之介電常數值之27 的虱化金屬層。 肛ί 因此了知上述的熱處理程序可使得在2 5之閙朽種道 層的金屬原子與23之二氧化石夕層之；=2互極傳導 =25之閘極傳導層的一部份被氧化成27之氧化金屬声。 ^化反應的結果可知，形成27之氧化 之二氧切層及25之閘極傳導層-起減少；； 再者，27之氧化金屬f之厚度的形成大小可 或 = 反應時間及23之二氧化㈣的厚度或25之 閘極傳導層的厚度及組成之類的方式來達成。而州 屬層形成的期間，23之二氧化矽層可能只部份地或更
If也被消耗完，此將取決於反應條件及參與反應的 熱處理程序較合宜的反應條件為於一般大 於大氣壓力，條件下進行，而反應溫度則須介於攝二二〇低 到1 000度之範圍内。而於該熱處理反應中所使用之較合宜 的周圍氣體為以氮，氬，氦至少其中之一均可。 口 产參考第6圖中’ 29之半導體元件之閘極結構為於27之 乳化金屬層已被形成後，再經黃光微影製程定義 圖形，亚由蝕刻技術完成此被已預定之堆疊結構的部份。 514995
五、發明說明（8) 實施例將於第8 i,丨笛】！ , π i 測試的實驗數據呈現。中說明之，並#其㈣之元件 之後Γ/L第2所描述的為堆疊層於經熱處理程序之前及 所描“d子顯？鏡之結果，第圖到㈣⑷圖 :光電子光譜儀㈣得：；；：：屬農=處；J經X 二⑷圖到第U⑻圖中之所有每一元件的U: 車乂佳具f例均使用鈦金屬層作為25之閘極傳導層。X 、 之半：f8其圖上為顯示晶片的橫向截面圖，且其θ包含了 2i 閘底材質及於其上形成的23之二氧切層及巧之 全地=1圖二為與第8圖相似之另一晶片經熱處理後以完 圖所矛之穿透式電子顯微鏡之圖#。如第9 氧化@ > ρ/的氧化金屬層已於25之閘極傳導層及23之二 虱化矽層間之界面處形成。 仏、，27之新氧北金屬層的物理性質在此為利用二次離子 貝难進仃測試，其結果如隨附（第9圖所示。 第10(a)圖所描述的為第8圖中之晶片於度 :有氣氣的反應條件下，進行熱處理程序後的J原〇/ :質圖所示’此時晶片除了含有21之半導體基底 、有於其上形成的23之二氧化矽層及25之閘極傳導 =。在第10(a)圖中之χ軸所標示的為以秒為單位之濺鍍時 而y軸所標示的為相對的離子彳貞測次數。 514995 五、發明說明' ------- 峰，：：第10(a)圖’於質譜圖中有二個含有氧原子的波 仆叙馬例中之第一個波峰值為以30a表示，其為舆二氧 二曰相關之訊號，發生於濺鍍時間進行約丨〇 〇秒後。而 固波♦值則以4〇a表示，其為與二氧化石夕（Si〇2)相關 之訊就。 认# ΐ 1〇(b)圖與第1〇(&)圖相似，但10(b)其為描述晶片 ，:、處理程序在反應條件之溫度為攝氏85〇度下，且以氮 氣二周圍氣體所得的結果。參考第丨〇 ( b)圖可知，於此處 理程序中該晶片質譜的第一個氧原子的波峰值用3〇b表示
之忒讯號強度明顯地較第1 0 ( a )圖中之3 0 a的波峰值為 弱。 第1 0 (c)圖所描述的為晶片於攝氏9 5 〇度的反應溫度 下，且以氮氣為周圍氣體之熱處理程序所得的質譜圖。 卜參考第10(c)圖可知，於該處理程序中該晶片質譜的 第個氧原子的波峰值用3 0 c表示之，該訊號強度明顯地 較第10(a)圖及第10(b)圖中之另二種晶片所得之3〇a和3〇b 之氧原子的波峰值更為減弱。
比較以上三種圖，可證明當熱處理程序在超過攝氏 750度的溫度進行時，二氧化鈦層的波峰強度值將會隨溫 度之增加而減小，此很顯然地是由於二氧化鈦層已轉便成 了二砍化鈦層之故。 第11(a)圖及第11(b)圖所描述的分別為於反應溫度為 攝氏7 50度及950度下，且以氮氣為周圍氣體進行熱處理程 序所得之X光光電子光譜儀圖形。
第12頁 五、發明說明（10) 於弟11(a)圖及第iid、 單位之濺鍍時間，而y軸所中之x軸所標示的為以秒為 子所佔的比例。所^不的為於測試時物質中氧原 气原：：m(’a)圖-中有二個波峰值分別以5〇a及6°a表示 1年〇<： μ ®+、&此—值恰與以穿透式電子顯微鏡分析之# 10(a)® k二波峰值3Ga及術相對應。 听4 再者，第11(a)圖中所示的5〇 於第11⑻圖中所示之5Gb之波峰值^的比例”波聲值較 由穿透式電子顯微鏡及X光光電子光譜儀之測試數 據，可明顯地指出於本發明之較佳具體例中，於23 2= : 3 Ϊ:極傳導層之間所形成的新金屬材料層即為 之乳化金屬|，且該數據也證明了在反應溫度高於攝氏 750度時，氧化金屬層將隨熱處理的溫度的增加而減少。 如上述所提及，根據本發明所形成的半導體元件之閘 極結構具有一些優點及影響。 根據本發明所得之半導體元件以及製備該半導體元件 之方法，因於二氧化矽層及閘極傳導層間形成一具有高介 電常數值之氧化金屬層，而此氧化金屬層可降低遺漏電流 的產生’其可適用於高整合續集密度且具最小尺寸低於〇. 1 5微米的低能量耗損之元件上。 再者’本發明之其一優點為當介於半導體基底材質與 二氧化石夕層間的界面於生成時將提供較少之缺陷數目及可 降低界面之粗超度，如此則可容許閘極之二氧化矽層的厚 度較易被控制。
以上所述之具體例只是 較佳實施例而已，並非用以 逐字之解釋說明而限制了其 關技藝中未脫離本發明所揭 或修御，均應包含於下述之 M4995 五、發明說明（11) 因此，本發明提供一具有 質，而且增進了元件之操作能 。；丨電常數值的介電 化，並將製造流程步驟的數目u也使得製造程序簡單 成本因而降低。 數目減少’進而使得生產所需 典型的範例，僅為本發明 限制本發明之範圍，亦不因 申請專利之範圍。凡於其他 示之精神下所完成之等效改 申请專利之範圍内。 的 之 無 相 變 圖式簡單說明 於附件的圖示中其包八 的訊息，包括了其組成的二7提供更進一步了解本發明 明實施例的描述，並一走21邛份及其如何結合，和本發 於圖示中： 起解說本發明的原理及其用途。 第1到第3圖係為描述― 製備半導體元件的方法之據先刖傳統習見技藝所使用 杈向截面圖。 Ξ係為描述根據本發㈣❹ 衣備+導體兀件的方法之橫向截面圖。 後，Γ進圖行係Λ描：了使用第4到第6圖所述的製備方法 截面；進饤另外其他程序以形成之後續半導體元件的橫向 第8到第9圖係為本發明之 於經過熱處理程序前後其結構 照片。 一較佳具體實施例，為晶片 之穿透式電子顯微鏡（ΤΕΜ) 、第1 0 ( a)到第1 0 (c )圖係為本發明之一較佳具體例所形 成的結構’再經二次離子質譜儀（SIMS)之照射測試後所得 之質譜圖。 弟1 Ua)到第11 (b)圖係為描述了本發明之較佳具體例 之氧化金屬層在經熱處理程序後，以X光光電子光譜儀 (X P S)分析其原子濃度的分佈情形。 <圖式中元件名稱與符號對照> 1 :半導體的基底材質 3 :氮化石夕層
514995 圖式簡單說明 5:高介電常數之介電層 5 a ·經結晶化後之南介電常數介電斧 7 ··氮化金屬層 " 9 :金屬層 3 a 經 ik 刻 定 義 後 所 留 下之 氮 化 發層 5a 經 飯 刻 定 義 後 所 留 下之 介 電常數介 7a 經 4k 刻 定 義 後 所 留 下之 氮 化 金屬層 9a 經 刻 定 義 後 所 留 下之 金 屬 層 11 閘 極 結 構 13 氧 化 層 15 間 隙 壁 21 之 半 導 體 基 底 材 質 23 二 氧 化 矽 層 23a :經蝕刻定義後所留f之二 -氧化發層 25 ： 閘 極 傳 導 層 2 5 a :經蝕刻定義後所留f之閘極傳導層 2 7 :氧化金屬層 2 7 a :經姓刻定義後所留f之氧化金屬層 29 閘極結構 31 氧化層 3 3 間隙壁 35a及35b ··源極/汲極區威 3 7 :絕緣層之圖案 39 ·作為光罩之光阻圖案廣 514995 圖式簡單說明 4 1 a及41 b ··接觸窗孔 30a:第10(a)圖中與二氧化銳層相關之氧原子 個波峰值（SIMS圖，熱處理溫度為攝氏75〇度） 40a :第10(a)圖中與二氧化石夕層相關之氧原子 個波峰值（SIMS圖，熱處理溫度為攝氏75〇度） 30b :第10(b)圖中與二氧化鈦層相關之氧原子 個波峰值（SIMS圖，熱處理溫度為攝氏85〇度） 40b :第10(b)圖中與二氧化石夕層相關:氧原子 個波峰值（SIMS圖，熱處理溫度為攝氏85〇度） 30。：第10(C)圖中與：氧化鈦層相關之又氧原子 個波峰值（SIMS圖’熱處理溫度為攝 40c :第10(c)圖中盥-氣化石々思Α 又 ν上々, Τ /、一軋化矽層相關之氧原子的第二 個波峰值（SIMS圖’熱處理溫度為攝氏95〇度） 5〇a :第11⑷圖中與二氣化欽層相關之"氧原子 第一個波峰值（XPS圖，熱處理溫度為攝氏75〇度; # 60a111(a)圖中與二氧化石夕層相關之氧原子 第二個波峰值（XPS圖，熱處理溫度為 50b :第lUb)圖中與二氧化鈦層 第-個波柳PS圖，熱處理溫度以= 原;子… 6〇b :第11⑻圖中與二氧化石夕層相關之氧^子 第二個波峰值（XPS圖，熱處理溫度為攝氏95〇度） 的第一 的第二 的第一 之第二 的第 比例的 比例之 比例之
第17頁

Claims (1)

  1. ：U4州
    修正 •一種半導體元件，其組成包含有 於半導體基底材質上之閘極氧化層；以及 一於閘極氧化層上之傳導層； 其特徵在於··此半導體元件有 一介於間極氧化層與傳導層間之界面的氧化金屬層 者。 片2 ·如申請專利範圍第1項之半導體元件，於此之閘極 氧化層為二氧化石夕層。 片3 ·如申請專利範圍第1項之半導體元件，於此之閘極 氧化層為具有10到10 0埃之厚度。 4 ·如申請專利範圍第1項之半導體元件，於此之傳導 層其組成之傳導物質為從金屬或金屬氮化物之組成族群所 選擇出來的一種者。 5 ·如申請專利範圍第4項之半導體元件，於此之傳導 層其組成之金屬至少須為以鎢，鈕，鈦和鋁之組成族 選擇其一。 6·如申請專利範圍第4項之半導體元件，於此之傳導 層其組成之氮化金屬物至少須為以氮化鎢（WN )，氮化组 (TaN)，氮化鈦（TiN)和氮化鋁（A1N)之組成族群中選擇i 7·如申請專利範圍第1項之半導體元件，於此之 層為具有100到20 00埃之厚度。 导 8·如申請專利範圍第丨項之半導體元件，於此之氧化 金屬層其組成之氧化層之介電常數值至少須為3· 9以上。
    514995 曰 修正 9Q131QQ7 六、申請專利範圍 9 ·種半導體元件之製備方法，是稽水遒μ 一 備方法所包含的步驟有： +導體7G件之製 半導體基底材質的準備； 於半導體基底材質上形成二氧化矽、 於二氧化矽層上形成傳導層； & ，以及 其特徵在於··此種半導體元件之 :氧…及傳導層之界面上形成-氧化金屬層更:;驟於 10.如申請專利範圍第9項之半導體元件 於此形成二氧化矽層的步驟中， I備方法， 具有10到100埃厚度之二氧化矽層。 虱化層之組成為 11 ·如申請專利範圍第9項之半導體元件之製 於此形成傳導層的步驟中，其所生成傳導層之^ ^， 屬層或金屬氮化物層。 、、 為一金 12·如巾請專利範圍第u項之半導體元件之 法，於此形成金屬層的步驟中，其所生成、 ⑺，组(Ta)，鈦⑴)和則)之組成族群成中至 1 3 ·如申 '專利範圍第11項之半導體元件之製備方 法，於此形成氮化金屬物層的步驟中，其所生 物之組成至少須為以氮化鎢（WN)，氮化鈕（TaN)，’化屬 (TiN)和氮化銘（A1N)之組成族群中選擇其一。 1 4 ·如申凊專利範圍第9項之半導體元件之製備方 於此形成之傳導層的步驟中，其所生成之傳導層須為具有
    第19頁 曰 修正 __案號 90131997 六、申請專利範圍 100到2000埃之厚度。 仏乂5.:申請專利範圍第9項之半導體元件之製備方法， 化矽及傳導層界面上之氧化金屬層的步驟 中，所生成包含有埶處理海&二&# + @«# B，# a 、、耘序而δ亥熱處理為於周圍充滿惰 性虱體且▲度，丨於攝氏50 0到1 0 00度之環境下進行。 16·如申請專利範圍第15項< 法，於此之惰性氣體至少炻& ^ ^ ^ ^ W 氣㈤之組成族群中選擇^以氣氣⑻，氬氣㈤，氦 1 7.如申請專利範圍第9項之 於此形成之氧化金屬層的牛_ +守體兀仵之I備万忐 0 $少I Q β /的步驟中，所生成氧化金屬層之組 成須至 > 具有3·9之介電常數值。 1 8 ·如申請專利圖货η 於此形成之氧化金屬層V牛半導體元件之製備方法， 詹與二胸層之氧原上二中，f為包含了部份的金屬 1 9·如申請專利範圍第仃之氧化反應。 於此形成之二氧化秒層I弟!項之半導體元件之製備方法， 極電極。 〜 閘極絕緣體，且傳導層為一閘
TW090131997A 2000-12-29 2001-12-24 Semiconductor device and method for fabricating a semiconductor device TW514995B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085583A KR100743618B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 게이트 및 그 제조방법

Publications (1)

Publication Number Publication Date
TW514995B true TW514995B (en) 2002-12-21

Family

ID=19703941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090131997A TW514995B (en) 2000-12-29 2001-12-24 Semiconductor device and method for fabricating a semiconductor device

Country Status (4)

Country Link
US (1) US20020084450A1 (zh)
JP (1) JP2002289849A (zh)
KR (1) KR100743618B1 (zh)
TW (1) TW514995B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603122B1 (ko) * 2002-11-15 2006-07-20 최창원 생약재 조성물 및 이를 포함하는 탈모방지 및 모발생장 촉진용 약학적 조성물
JP4602214B2 (ja) * 2005-10-03 2010-12-22 富士通セミコンダクター株式会社 半導体装置およびその製造方法
KR100823712B1 (ko) 2006-07-21 2008-04-21 삼성전자주식회사 반도체 장치의 제조 방법
JP2008078580A (ja) * 2006-09-25 2008-04-03 Toshiba Corp 半導体装置の製造方法
JP2009267118A (ja) 2008-04-25 2009-11-12 Toshiba Corp 半導体装置の製造方法および半導体装置
KR101135422B1 (ko) * 2008-12-17 2012-04-13 성균관대학교산학협력단 플라즈마 증착 기술을 이용한 나노결정 실리콘막 구조체, 그의 형성방법, 나노결정 실리콘막 구조체를 구비하는 비휘발성 메모리 소자 및 그의 형성방법
US9536940B2 (en) 2012-09-19 2017-01-03 Micron Technology, Inc. Interfacial materials for use in semiconductor structures and related methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173169A (ja) * 1996-12-16 1998-06-26 Toshiba Corp 半導体装置及びその製造方法
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US6166417A (en) * 1998-06-30 2000-12-26 Intel Corporation Complementary metal gates and a process for implementation
US6121094A (en) * 1998-07-21 2000-09-19 Advanced Micro Devices, Inc. Method of making a semiconductor device with a multi-level gate structure

Also Published As

Publication number Publication date
KR100743618B1 (ko) 2007-07-27
KR20020056261A (ko) 2002-07-10
JP2002289849A (ja) 2002-10-04
US20020084450A1 (en) 2002-07-04

Similar Documents

Publication Publication Date Title
TW509989B (en) Method of manufacturing semiconductor device and the semiconductor device
TWI380378B (en) Selective implementation of barrier layers to achieve threshold voltage control in cmos device fabrication with high-k dielectrics
TWI252539B (en) Semiconductor device and manufacturing method therefor
TWI278939B (en) A microelectronic device and method of fabricating the same
US6849513B2 (en) Semiconductor device and production method thereof
JP3358328B2 (ja) 高融点金属膜の成膜方法
TWI588902B (zh) 形成包含矽化及非矽化電路元件之半導體結構的方法
TW201115686A (en) Uniform high-k metal gate stacks by adjusting threshold voltage for sophisticated transistors by diffusing a metal species prior to gate patterning
US7923360B2 (en) Method of forming dielectric films
JP2007073663A (ja) 半導体構造
TW201013781A (en) Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semiconductor device
TW200534381A (en) An integrated circuit device, microelectronic device and method of fabricating the same
TWI345272B (en) A method of forming a semiconductor structure
CN107302026B (zh) 用于处理载体的方法和电子部件
TW201419454A (zh) 供非揮發性記憶體裝置及方法用之電極結構
EP1593154B1 (en) Method of manufacturing a semiconductor device with mos transistors comprising gate electrodes formed in a packet of metal layers deposited upon one another
TW514995B (en) Semiconductor device and method for fabricating a semiconductor device
JPH05243555A (ja) 半導体装置及びその製造方法
US20030194846A1 (en) Medium dose simox over a wide BOX thickness range by a multiple implant, multiple anneal process
US20230061391A1 (en) Method for producing a superconducting vanadium silicide on a silicon layer
TW200937536A (en) Semiconductor device and method of producing the same
TW200952124A (en) Method for reducing defects of gate of CMOS devices during cleaning processes by modifying a parasitic PN junction
JP2003258127A (ja) 構成要素の製造方法ならびに金属層および絶縁層を有する構成要素
US20230060817A1 (en) Josephson transistor
KR20060102712A (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees