TW513861B

TW513861B - Improved third order sigma-delta modulator

Info

Publication number: TW513861B
Application number: TW090132446A
Authority: TW
Inventors: Tsung-Yi Su
Original assignee: Ind Tech Res Inst
Priority date: 2001-12-27
Filing date: 2001-12-27
Publication date: 2002-12-11
Also published as: US7075995B2; US20030081687A1

Description

513861 五、發明說明（1) 發明背景本發明係有關於一種改良式三階積分三角調變器，其採用一回授及一前授配置（feedback and feedforward implementation)，以使所需要之量化誤差轉換函數 (Noise transfer function)經由調整該回授及前授配置之係數來實現。積分三角調變器（si gma —delta modulator)具有高解析度、電路簡單、不需外加修整（trimming)電路且對電路元件變動的谷忍度南專優點。例如’理論上，每增加一階數（per order)可提升SNR約6dB，而其量化器（a/D)14每增加一位元也可提升SNR約6 dB。因此，這類調變器已廣汎地應用於需要較高訊號雜訊比（SNR )之場合，例如，應用於數位光碟播放器（DVD player)。如第1圖所示，習知之三階或更高階積分三角調變器是將量化器（A/D)14所輸出之數位信號Y經由數位/類比（D/A)轉換器15回授至每一階積分器11、12、13的輸入端來合成出預定的三階或更高階的i化誤差轉換函數。此類架構可藉由調整積分器的係數來合成不同的量化誤差轉換函數。然而，這類積分三角調變器（sigma一deita modulat〇r)雖因回授架構（configuration)而具有階數越高其解析度 (resolution)及訊號雜訊比越兩的特性，但其回授架構合產生過載（overload)問題，致使其在實作一量化誤差函數時之電路較為複雜。有鑑於此，本發明之一目的係提供一種改良式三階積

〇412-6885TW;ERSO-900048;SUE.ptd 第 5 f ----- 513861 五、發明說明（2) 分三角調變器（improved three order sigma-delta modulator)，其具有一回授及一前授配置（feedback and feedforward implementation)，以使所需要之量化誤差轉換函數（Noise transfer function)經由調整該回授及前授配置之係數來實現。本發明係一改良式三階積分三角調變器，其經由回授及前授的配置來產生所需的量化誤差函數（noise transfer function)並解決習知的電路不穩定的問題。該改良式三階積分三角調變器包括：一類比/數位轉換器 (A/D converter)，用以輸出一數位調變信號；一數位/類比轉換器（D/A converter)，用以將該輸出之數位調變信號轉換為類比信號並產生一回授信號；一第一積分器 (first integrating network)，用以接4欠一夕卜杳p輸入信號及該回授信號以產生一具有一第一增益係數之第一輸出 4吕號’一串接於该第一積分器之第二積分器（second integrating network) ’用以接收該第一輸出信號及一來自該回授信號並具有一回授增益係數之回授增益信號以產生一具有一第二增益係數之第二輸出信號；一串接於該第一積分器之第二積分器（third integrating network)，用以接收該第二輸出信號並產生一具有一第三增益係數之第三輸出信號；及一加法器，用以結合一來自該第一輸出信號並具有一前授增益係數之前授輸出信號及一來自該第三輸出信號並具有一調整增益係數之調整輸出信號以產生所需之量化誤差函數。

0412-6885TWF;ERSO-900048;SUE.ptd 513861 五、發明說明（3) 圖示之簡單說明為讓本發明之上述及其它目的、特徵、與優點能更顯而易見，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：第1圖係一典型三階積分三角調變器；第2圖係一本發明三階積分三角調變器之示意圖；及第3圖係根據本發明第2圖之一實施例。 [符號說明] 11、 2 1〜第一階積分器； 12、 22〜第二階積分器； 1 3、2 3〜第三階積分器； 14、24、31 5〜類比/數位轉換器； 2 5、1 5、3 1 6〜數位/類比轉換器； 301 、30 3 、30 6 、308 、311 、314 〜力口法器； 304、309、312〜延遲器； 3 0 2〜第一階增益器； 3 0 7〜第二階增益器； 3 1 0〜第三階增益器； 3 0 5〜前授增益器； 3 1 3〜調整增益器； 3 1 7〜回授增益器。

0412-6885TWF;ERSO-900048;SUE.p t d 第7頁 513861 五、發明說明（4) ------ 較佳實施例之詳細說明以下類似功能元件係以相同參考號代表。第2圖係一本發明三階積分三角調變器之示意圖。在第2圖中’ §亥電路包括：—第一積分器 integrating netWOrk)21 、—第二積分器（sec〇nd integrating netW〇rk)22、一第三積分器（third

integrating network)23、一類比 / 數位轉換器（A/D C〇nverter)24 及一數位 / 類比轉換器（D/A c〇nverter)25。如第2圖所示，該第一積分·(ΠΓ3Ϊ integrating netw〇rk)21接收一外部輸入信號並產生一第一輸出信號。該第一輸出信號被輸入至串接於該第一積分器irst integrating network)21 後之一第二積分器（sec〇n(i integrating network)22以產生一第二輸出信號。同時，該第一輸出化號經一包括一前授增益係數q之前授路徑 (feedforward path)FW輸入至該類比/數位轉換器（a/d converter)24 中。該第三積分器（third integrating network)23係串接於該第二積分器22後以接收該第二輸出並產生一第二輸出jg 5虎。該第三輸出信號係經一調整增益係數C3輸入至該類比/數位轉換器（a/d converter)24中。此時，該外部輸入信號經過該三階積分器及該前授及調整增益係數後會產生一量化誤差信號（未顯示）。該量化誤差信號經一串接於該第三積分器後之類比/數位轉換器（A/D converter)24轉換成一數位調變信號Y。該數位調變信號γ 經一數位/類比轉換器（D / A c ο n v e r t e r) 2 5轉換成一類比回

0412-6885TWF;ERSO-900048;SUE.p t d 第8頁 513861 五、發明說明（5) 授彳§谠並經一回授路徑FB回授至該第一及第二積分器。如此’上述之這類架構就可經由調整該前授係數匕及調整係數〇3末產生所舄之I化誤差函數。以一實施例進一步說明於下。第3圖係一根據本發明第2圖之實施例。在第3圖中，該電路包括：一第一加法器3〇1、一第一增益器3〇2、一第二加法器303、一第一延遲器304、一前授增益器3〇5、一第二加法器3 0 6、一第二增益器3 〇 7、一第四加法器3 0 8、一第二延遲器309、一第三增益器31〇、一第五加法器 311、一第三延遲器312、一調整增益器313、一第六加法器314、一N位元類比/數位轉換器（ADC)315、一n位元數位 /類比轉換器（DAC)316及一回授增益器317，其中，N為大於零之任意整數。如第3圖所示，該加法器3 0 1將一輸入信號與一來自該N位元數位/類比轉換器（DAC)31 6之回授信號兩者之差值輸入至該第一增益器3〇2以放大匕倍後輸入至該第二加法器3 0 3。該第二加法器3 〇 3將該放大&倍之信號及該放大&倍之信號經過該第一延遲器3 〇 4以延遲一時脈週期所產生之回饋信號相加，並將其相加結果再輸入至該第一延遲器以產生上述第2圖中之第一輸出信號。將該第一輸出信號輸入至該第三加法器3 0 6且同時經包括該前授增盈器305之前授路徑FW產生一具有一回授係數匕增益之前授輸出信號至該第六加法器3 1 4。又，該第三加法器 306將該第一輸出信號及一來自該回授增益器317之輸出信號兩者之差值輸入至該第二增益器3〇7以放大B2倍後輸入

513861 五、發明說明（6) 至該第四加法器308，其中，該回授增益器317具有回授增益值Ai。該第四加法器308將該放大匕倍之信號及該放倍之信號經過該第二延遲器3 〇 9以延遲一時脈週期所產生2 之回饋信號相加，並將其相加結果輸出以產生上述第2圖中之第二輸出信號。將該第二輸出信號輸入至該第三增益器以放大&倍後輸入至該第五加法器3 1 1。該第五加法器 3 11將該放大Bs倍之信號及該放大bs倍之信號經過該第三延遲器3 1 2以延遲一時脈週期所產生之回饋信號相加以產生上述第2圖中之第三輸出信號。將該第三輸出信號輸入至該調整增盈器313以產生一具有一調整係數C3之三階積分輸出信號。利用該第六加法器3 1 4來整合該具有前授係數 G之前授信號及該具有調整係數c3之三階積分輸出信號以產生一量化誤差信號N T F。將該信號輸入至該n位元類比/ 數位轉換器315以產生輸出至外部及回授至該n位元DAC以產生該回授及前授信號所需之數位調變信號γ。如上述，所需之量化誤差函數NTF可以下式表示之： NTF = — _ ¢^-1)3 Z3 + + +^5253C3) + Z(3 - + ΒλΒ2Β^ - AXB2BZC3) + (Β,Ο, -1) 其中’ Ζ係指積分裔’而Ai係為第二階積分器之回授增

0412-6885TW;ERSO-900048;SUE.ptd 第10頁 513861 五、發明說明（7) 階、第二階、第三階積分器益’Bi、B2、B3係分別為第，/「一槓分哭增盈，G係為前授增益及(：3係為調整增益。因此，麵由上式調整該、、Bi、B2、B3、q、C3增益係數來合成出:^ 需量化誤差函數之三階積分三角調變器。實作上，二任何開關電谷器（switche(j capacitor)來_ ϋ θ + ㈣差函數之類比三階積分三角調變器末=量 (l〇glC Circuit)來架構具有上述量化誤差函 ^電路階積分三角調變器。例如，上述延遲器之數位三容器也可使用一正反器（1?/1?)來實/吏用—交換式電遲一時脈週期之功能。 1達使輸入信號延雖然本發明已以一些較佳實施用以限定本發明，#何熟知此技術如上，然其並非明之精神及範圍内，當可做更動盘士，在不脫離本發護範圍當視後附之中請專利範圍^ ϋ此本發明之保 ’疋者為準。第11頁 0412-6885TWF;ERS0-900048;SUE.p t d

Claims

513861 六、申請專利範圍 1 ·:種改良式三階積分三角調變器，包括：类員比/數位轉換器（A/D converter)，用以輸出位調變信號；婁文位/類比轉換器（D/a converter)，用以將該輸出之數位，變信號轉換為類比信號並產生一回授信號；第積分器（first integrating network)，用以接收一外部輸入信號及該回授信號以產生一具有一第一增益係數之第一輸出信號；一串接於該第一積分器之第二積分器（sec〇n(i integrating network)，用以接收該第一輸出信號及一來自该回授#號並具有一回授增益係數之回授增益信號以產生一具有一第二增益係數之第二輸出信號；一串接於該第二積分器之第三積分器（third integrating network)，用以接收該第二輸出信號並產生一具有一第三增益係數之第三輸出信號；及一加法器，用以結合一來自該第一輸出信號並具有一月’j授增盈係數之前授輸出信號及一來自該第三輸出信號並具有 °周整增盈係數之調整輸出信號以產生所需之量化誤差函數。 2 ·如申請專利範圍第1項之改良式三階積分三角調變器’其中’上述各積分器所對應之第一、第二、第三增益係數、該前授、回授增益係數及該調整增益係數與一量化誤差函數間具有下列關係：

0412-6885TW;ERSO-900048;SUE.ptd 第12頁 513861 六、申請專利範圍 NTF- __ (Z -1)3___ Z3 + Z2 (-3 + B^cx + 53c3) + Z(3- 2B1C1 + a,B2 53C3) + -1) 其中’ N T F係為量化誤差函數’ Z係為積分器，而Ai係為回授增益係數，Bi、B2、B3係分別為第一、第二、第三增益係數，q係為前授增益係數及c3係為調整增益係數。 3 ·如申請專利範圍第2項之改良式三階積分三角調變器’其中，任何具有上述量化誤差函數之類比三階積分三角調變器包括一交換式電容電路（switched capacitor)。 4 ·如申請專利範圍第2項之改良式三階積分三角調變器’其中’任何具有上述量化誤差函數之數位三階積分三角調變器包括一數位邏輯電路。 5· —種改良式三階積分三角調變器，包括：第加法器’具有一第一輸入端、一第二輸入端及一輸出端’該第一輸入端連接至一外部輸入信號；一第一增益器，具有一輸入端及一輸出端，該輸入端連接至上述第一加法器之輸出端；一第二加法器，具有一第一輸入端、一第二輸入端及一輸出端’該第一輸入端連接至上述第一增益器之輸出端；苐延遲器’具有一輸入端及一輸出端，該輸入端

0412-6885TWF;ERS0-900048;SUE.p t d 第13頁 513861 六、申請專利範圍連接至上述第二加法器之輸出端，該輸出端連接至上述第二加法器之第二輸入端；一前授增益器，具有一輸入端及一輸出端，該輸入端連接至上述第一延遲器之輸出端；一第三加法器，具有一第一輸入端、一第二輸入端及一輸出端，該第一輸入端連接至上述第一延遲器之輸出端；一第二增益器，具有一輸入端及一輸出端，該輸入端連接至上述第三加法器之輸出端；一第四加法器，具有一第一輸入端、一第二輸入端及一輸出端，該第一輸入端連接至上述第二增益器之輸出端；一第二延遲器，具有一輸入端及一輸出端，該輸入端連接至上述第四加法器之輸出端，該輸出端連接至上述第四加法器之第二輸入端；一第三增益器’具有一輸入端及一輸出端’該輸入端連接至上述第四加法器之輸出端；一第五加法器，具有一第一輸入端、一第二輸入端及一輸出端，該第一輸入端連接至上述第三增益器之輸出端，一第三延遲器，具有一輸入端及一輸出端’該輸入端連接至上述第五加法器之輸出端，該輸出端連接至上述第五加法器之第二輸入端；一調整增益器，具有一輸入端及一輸出端，該輸入端

0412-6885TWF;ERSO-900048;SUE.p t d 第14頁六、申請專利範圍連接至^述第三延遲器之輸出端；一 =/、加法器，具有一第一輸入端、一第二輸入端及二輸出端:該第一輸入端連接至上述調整增益器之輸出鸲，該第'輪入端連接至上述前授增益器之輸出端；一N位7L類比/數位轉換器（ADC)，具有一輸入端及一 =减ΐ ΐ輸人端連接至上述第六加法器之輸出端，該輸出端連接至外部； w 輸出：N，H數位山/類比轉換器（DAC)，具有一輸入端及一出端，該；= 位元類比/數位轉換器之輸 -回授増益器，具有器=ί輸入端；及連接至上述Ν位元數位/類：鈿&輸出知’該輸入端接至上述第三加法比轉換器之輸出端，該輪出端連 6.如申請專利範上輸/端。，器，其中，Ν為大於零之任音改良式二階積分三角調變 7 ·如申凊專利範圍第器，其中，上述分別屬&項^改良式三階積分三角調變器之第-、第=、第—階、第二階、第三階積分益器各具有一第一、第:皿為與上述前授、回授及調整增係數。 —、第三、前授、回授及調整增益 8 ·如申請專利範圍第7 一器，其中，上述第一、第-、之改良式二階積分三角調變益係數與一量化誤差函素^、第三、前授、回授及調整增曰’具有下列關係：

$ 15頁 513861 六、申請專利範圍 NTF 二 ____(Z -1)3______ F + Z\-3^B^+A1B2B^) + ^(3- 25^! + BXB^C^ AlB2B3C3) + -1) 其中，NTF係為量化誤差函數，z係為積分器，而Ai係為回授增益係數，Bi、B2、B3係分別為第一、第二、第三增益係數，G係為前授增益係數及&係為調整增益係數。 9.如申請專利範圍第8項之改良式三階積分三角調變 =，其中，任何具有上述量化誤差函數之類比三階積分三角調變器包括一交換式電容器電路（swi tched capacitor) ° -，二：'凊專利範圍第8項之改良式三階積分三角調變 =q s Μ 3 =何f有上述量化誤差函數之數位三階積分三角调^裔包括一數位邏輯電路（logic gate)。

第16頁