TW507425B - Digitally switched potentiometer having improved linearity and settling time - Google Patents

Digitally switched potentiometer having improved linearity and settling time Download PDF

Info

Publication number
TW507425B
TW507425B TW090101480A TW90101480A TW507425B TW 507425 B TW507425 B TW 507425B TW 090101480 A TW090101480 A TW 090101480A TW 90101480 A TW90101480 A TW 90101480A TW 507425 B TW507425 B TW 507425B
Authority
TW
Taiwan
Prior art keywords
series
switches
resistance
potentiometer
resistors
Prior art date
Application number
TW090101480A
Other languages
English (en)
Inventor
Michael Brunolli
Chinh Hoang
Original Assignee
Microchip Techinology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Techinology Inc filed Critical Microchip Techinology Inc
Application granted granted Critical
Publication of TW507425B publication Critical patent/TW507425B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/76Simultaneous conversion using switching tree
    • H03M1/765Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Adjustable Resistors (AREA)

Description

507425 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明( 本發明一般而言係關於數位化控制電位計,更特定而言 ,係關於具有增進的線性及較快設定時間的數位化電位計 Ο 數位化電位計,有時候稱之爲”電壓比例數位到類比轉換 為(DAC),因爲其較小,更容易及準確地設定,並可遠端 地控制,而且成本較低,故已取代了類比式電位計。數位 電位計的調整精度或,,精細度,,係由用來選擇所需要的電阻 値的,’數位位元”數目來決定,也就是説8個位元即允許256 個不同的電阻選擇,10個位元即允許1〇24等。較精細的調 整精度的缺點(即更多數位位元)會快速地增加建構該數位 化電位計所需要的元件數目(電阻,開關,解碼器及邏輯電 路)。 …電壓比例DAC藉由選擇性地連接一連接在高及低參考電 壓之間的電壓分配器電阻串列來產生一類比輸出電壓,而 該低參考電壓通常設定爲接地。這些形式的轉換器最常使 用的是做爲金氧半導體(”M0S”)類比到數位轉換系統中做 爲建構方塊,其中係做爲一連續估計形式的類比到數位轉 換器的DAC分段。對於一:^位元的電壓比例DAC,該電阻串 列包含2N個相同的串聯的電阻,而該DAC可做爲一電位計 ,其中在該連續串聯連接電阻之間的電壓準位係在該連續 串聯連接的電阻之間,並由二元値開關所取樣。對於這些 裝置而言,取代機械式電位計及變阻器是很重要的,而有 潛在非常大量的應用。 圖1爲一 N位元DAC的架構圖,其係以該電壓比例原理來 -4 - 表紙張尺度適用.國家標準(CNS)A4規格(21G X 297公髮 ------— ^------ (請先閱讀背面之注意事項再填寫本頁) 辱· 五 、發明說明( 運作。一電阻串列包含串聯 ❿,W,其係連接在iw..., 1參節點2,及 接地電位。橫跨每個電阻的„_=上分^爲5伏特及 —最低有效料於輸出電壓改變的 ,標示爲開關S1,S2=#出,=N—解碼切換網路來取樣 阻串列中不同的點,所以關閉特::個開關連接到該電 PE1 叮關閉一特殊的開關,而保持並它 開關開啓,即會造成一獨特 、 卜 竹J力貝比包壓在一共用輸出線ό I、而其爲母個開關皆會連接到的。一解碼器(未示出)控 被關閉。在類比輸出線6上的信號可由一高阻抗緩 :㈣大器或電壓跟隨器A1所感應,其輸出即連接到一輸 :端8’其可提供最後的輸出類比電壓。爲了保證該轉換 、’;確度,該緩衝器放大器必須取出相對於該電阻串列中 的電流而可忽略的DC偏壓電流。此形式的高位元數目D/A 轉換n電路的主要缺點是其需要非常大量的元件·· 2N個電阻 力’ 2個開關及2N個邏輯驅動線。舉例而言,在一 12位元的 木構中,此方法需要使用4,〇96個電阻,4,〇96個開關,及 4,〇96個邏輯驅動線。其非常需要明顯地降低此大量的元件 ’而T節省面積,達到較高的製造良率,及較低的成本。 私壓比例DAC目前已可大量地降低所需要的電阻及開關 ,其係使用包含2N/2個電阻用於該輸入數位信號的最高有 政位凡(MSB),以及一分開的電阻串列,其也包含該最低 有放元(L S B)的2N/2個電阻。在該L SB串列中的每個電阻 -5 - 本纸張尺度適用中豕料(CNS)A4規格⑵〇 χ撕公爱) 507425 A7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明(3 的値等於每個MSB電阻的1/2N/2。該LSB串列的相對末端係 連接橫跨該MSB電阻之一。藉由改變爲該LSB串列連接的 M S B黾阻,並由该l S B串列得到一輸出,在一個l S B增量的 輸出可以由1到2Ν/2-1個LSB的完整範圍中來得到。 一數位化電位計的一減少零件數量的電阻-開關架構,係 揭示於由James J· Ashe所提出的美國專利編號5,495,245。 現在參考圖2,在Ashe所揭示專利的數位化電位計係使用兩 個外邵串列1〇及12 ,藉以提供一遞減的電壓型式,其提供 了對應於該輸入數位信號的MSB之類比信號,當一内部串 列14則提供對應於LSB的一類比信號;另外,該外部串列 可以提供LSB,而内部串列則是MSB。該兩個外部串列1〇 及12係相同的,該第一外部串列的高電壓端點係連接到該 高參考電壓,VREF+,而該第二外部串列12的低電壓端點 即連接到該低參考電壓,VREF-。該内部串列14的相對端 點係連接到該第一及第二外部串列1〇及12,其係透過一解 碼器(未示出)所運作的個別外部開關網路,該作用中的解 碼器即可使孩内邵串列的相對端點來沿著該兩個外部串列 ··滑動。此n滑動’’可保持在該電路中外部串列電阻的固定 數目,不論該外部串列連接到何處。其不需要主動元件做 爲來自外部串列的内部串列緩衝,其可允許所揭示的電路 被用來做爲-電位計或變阻器。該輸出電壓係由連接到該 内部串列14中所需要的位置來得到。在Α*的發明中,不 論該MSB數値是由該内部或外部串列產生,每個msb電阻 U包含電阻値爲H的2n/M個電阻及個開關。每個㈣
Awi ^----------------- (請先閱讀背面之注意事項再填寫本頁) 6 - 507425 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(4 ) 串列包含電阻値爲R/2⑽的2⑽個電阻及則個開關,該 Ashe的數仏化電位計可明顯地減少電阻及開關的數目,在 與圖1所示的該電位計電路比較之下。
Ashe所揭不的該數位化電位計由於電阻,内連線及開關 2阻的不匹配,會有内在的非線性,也有來自位在該Msb 電阻串列的輸出連線上並聯連接開關的較大内部電容所造 成的較長切換設定次數。 因此’其需要一種數位化電位計,其可在主要及次要電 阻串列及開關的組合中,保持其簡化性,並具有減少電阻 及開關數目的經濟性,但當電阻數値被切換時,可具有改 善的線性及減少設定次數。 本無明克服了前述的問題’以及其它既有技術的缺點及 不足,而提供一種數位化電位計,其在當電阻値被切換時 ,可具有改善的線性及減少的設定次數。本發明數位化電 位計的一具體實施例可以製作在一積體電路模板上,並對 開關使用互補金氧半導體(CMOS)電晶體。 本發明的一具體實施例使用兩個成比例的次要電阻串列 (LSB),做爲該上部列及下部列,及一主要電阻串列(MSB) ,做爲連接在該上部列及下部列之間的電橋列。該上部列 及下部列的開關係連接在該上部與下部列的個別電壓參考 及該串聯連接電阻之間。額外的開關係自該電橋列(MSB) 電阻連接到該數位化電位計的該輸出節點(擦拭器)。該數 位數値的MSB部份係選自該電橋列開關之一,而該數位數 値的LSB部份係選自連接到該上部及下部列的一對開關。 該上部及下部列的變化部份係連接到該電橋列,而整體可 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公爱) — II------- I I I--I I 訂--------- (請先閱讀背面之注意事項再填寫本頁) 507425 A7 B7 五 、發明說明(5 用的連接點則等於在該電橋列上連接點的數目乘上在另一 個(上部或下部)列上的連接點數目的乘積。 本發明的數位化電位計電路的整體線性可將先前技藝的 數位化電位計電路做明顯地改善,因爲大部份的該整體電 阻皆永返做爲該電位計的整體電阻値。不像是先前技藝的 數位化笔位计’其取南爲$亥整體電阻的5 〇 %,其牵涉到電 阻的交換。該上部及下部列的匹配需求現在需要降低到成 比例的電阻數値,而用來保證單調性的匹配準位也會以相 同的因子而降低。 同時’所有在該上邵列中的開關可看到相同的忸定偏壓 電壓(表示其具有相同的固定電阻),相對於先前技藝中所 發生的,其中每個開關的偏壓電壓會隨著其在該列中的位 置而改變。相同情況也適用於在該下部列中的開關。因此 ’其並不需要來個別調整每個開關來匹配所有它們的電阻 本發明的交流電效能也可比先前技藝有所改善,因爲在 該上邵及下部列的開關之電壓準位即限制在其先前範圍内 的一小邵份,該小邵份即爲在該主要列(電橋列)中的電阻 數目。來自開關所貢獻的電容降低可造成較佳的設定時間 及改善的AC反應。本發明的開關配置另可利用由該共用信 號匯流排的設定節點移除該開關電容來改善該AC效能。現 在該設定時間僅會受到所有列的電阻之電容所影響,並僅 有該電橋列做切換。 本發明的另一具體實施例使用兩個成比例的主要電阻串 ______ -8- 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公爱) 一 —~ • I 裝-----r---^ . I------- (請先网讀背面之注咅?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 507425 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(6) 列(MSB)做爲該上部及下部列,及一次要電阻串列(LSB)做 爲連接在該上部及下部列之間的該電橋列。該上部及下部 列的開關係連接在該上部及下部列的個別電壓基準與串聯 連接的電阻之間。額外的開關係由该電橋列電阻連接到该 數位化電位計的該輸出節點(擦拭器)。該數位數値的LSB 部份係選自該電橋列開關之一,而該數位數値的MSB部份 則選自連接到該上部及下部列的一對開關。 本發明的特徵及好處將可藉由目前較佳的具體實施例的 説明,配合所附圖面,而可達到揭示的目的。 圖1所TF爲一先前技藝數位化電位計的架構圖; 圖2所示爲一更爲有效率地連接到先前技藝之數位化電 位計之架構圖; 圖3所示爲本發明一具體實施例的架構圖; 圖4所示爲圖3所示的具體實施例中爲了一所需要的電阻 組合所啓動的開關表; 圖5所示爲本發明的另一具體實施例的架構圖; 圖6所示爲圖5所示具體實施例中爲了一所需要的電阻組 合所啓動的開關表; 圖7所示爲本發明的又一具體實施例的架構圖; 圖8所示爲圖7所示具體實施例中爲了一所需要的電阻組 合所啓動的開關表; 圖9所不爲本發明的又另一具體實施例的架構圖;及 圖1 0所不爲圖9所示具體實施例中爲了一所需要的電阻 組合所啓動的開關表。 ___________裝-----^----訂·-------- (請先閱讀背面之注意事項再填寫本頁)
(210 X 297 公釐) 507425
發明說明( 經濟部智慧財產局員工消費合作社印製 4本發明提供:數位化電位計,其在當電阻値因切換而改 k時,具有改吾的線性及減少的設定次數。本發明的具體 實施例可以製作在一積體電路模板上,其可個別地或與2 它類比及數位功能(電路)組合,並封裝在一積體電路封裝 之中。其可使用標準架構來製作在該積體電路模板上的電 阻,開關及其它電路,並且爲本技藝的那些專業人士所熟 知的類比及數位積體電路設計及製造。通道及p_通道金 氧半導體(NMOS及PMOS),互補金氧半導體(CM〇s),雙極 性電晶體,接面場效電晶體(JFET),絕緣閘場效電晶體 (IGFET)及類似者,其可用來根據本發明的具體實施例來建 構居開關及其它電路。本發明可用於數位控制的電位計, 數位到類比轉換器,及類似者。 除了 2N個電阻的連續地電阻串列,本發明的具體實施例 利用包含有兩個外部串列及一個内部串列的一分段的電阻 串列。該外部串列可改變該輸入數位信號的LSB,及該内 邵串列得的MSB,或反之亦然。該兩個外部串列大致上具 有該結構,並藉由”滑動"該内部串列穿過該外部串列來改 變該輸入信號中的部份,使得由一個外部串列加入相同數 目的電阻到該遞減電路,由在該數位輸入中度對每次改變 (LSB或MSB)減去其它的外部串列。 在本發明的具體實施例中,其具有由該數位輸入的LSB 所控制的外部串列,及由該MSB所控制的内部串列,而該 兩個外部串列(LSB)之整體連接電阻組合係等於該内部串 列電阻(MSB)之一的電阻。在本發明的該具體實施例中, -10- 冢紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) ' " -----------I 裝.--I l·---訂·---I (請先閱讀背面之注意事項再填寫本頁) ^91. 經濟部智慧財產局員工消費合作社印製 507425 A7 — ---------- 五、發明說明(8 ) 其具有由該數位輸入的MSB所控制的該外部串列,及由該 LSB所控制的内部串列,該内·部串列電阻(lsb)的整體連接 電阻組合係等於在該外部串列(MSB)中電阻之一的電阻値 。(在每個串列中的電阻數目,開關及開關的位置與第一例 相較之下將略爲不同)。 根據本發明的該具體實施例,該數位化電位計的整體連 接電阻(由一輸入節點到其它),其爲一個“沾電阻的γη乘 以該電阻値(其可在該内部或外部串列)。該電阻精細度或 ^能的電阻階層改變的數目係等於該LSB電阻値的增量的 2N,其中N爲一正的偶數整數値,也就是N=2,4,6,^等 〇 这具有2 /2個電阻的連接的外部串列電阻(LSB)的電阻總 和,較佳地是等於該内部串列電阻之一的電阻値(對於内部 串列MSB)。該夕卜料歹j電阻(LSB)之一的電阻値較佳地是 该外邵串列電阻(LSB)的電阻總和的2·Ν/2,其中1^爲_正的 偶數整數値,也就是Ν=2,4,6,8等。 内部串列電阻(LSB)之電阻總和最好等於外部串列電阻 (對於外部串列MSB)之一的電阻。内部串列電阻(LSb)之一 的電阻値最好爲内部串列電阻(LSB)的電阻總和之2-N/2,其 中N爲正偶數,即n = 2,4,6,8時。 所有的外部串列電阻係大致上爲相同的數値,而所有的 内邵字串電阻亦大致上爲相同的數値。 用於一MSB内部串列的電阻數目爲2n/2-;1,用於攀 列之一的電阻數目爲2N/2,用於其它LSB外部串列的電阻數 裝-----r---訂--------- (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 507425 五、發明說明(9 ) 目爲2N/2- :1,及用於每個串列的pE]明办, 卜 』的開關數目爲2的,也就是N=2 ,4,6,8 等0 用於一 LSB内部串列的電阻數目 N/ 曰馬2 ,用於一MSB串列 之一的電阻數目爲2Ν/2·1,用於Α J万、具匕串列則爲2ν"。用於每 個串列的開關數目爲2Ν/2,其中Ν & 八Y JN馬一正的偶數整數値,也 就是 N = 2,4,6,8等。 所有在此處解釋及説明的具體f施例爲了説_清楚起I ,使用4個位元的二元値控制範例。在本技藝中一數位及類 比電子之-般專業人士皆可立即瞭解到本發明的具體實施 例係可同等地應用到一控制字元的任何數目的二元値位元 ,並配合適當數目的開關及電阻,藉以匹配於所使用的二 元値位元的數目。 現在請參考圖面,本發明的較佳具體實施例的細節係以 架構來说明。在圖面中的相同元素,將由相同的數字來代 表,而類似的元素將由相同的數字代表,並有不同的小寫 字母的下標。 請參考圖3,其説明了根據本發明的一具體實施例之一數 位化電位計的架構圖。該數位化電位計通常是以編號3〇〇 來表示,其並包含複數個電阻rlsb及rmsb,並顯示所連接 的複數個開關S】-S12。該電阻!^58係結合於該開關Sl_s4& S9_S12。該電阻RMSB係結合於該開關S5-S8。該開關Sl_s4& 結合的電阻RLSB係連接在串列306。該開關S5-S8&結合的 Rmsb係連接在串列304。該開關Sq-S!2及結合的電阻Rlsb係 連接到串列302。 12- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ------------裝-----r---訂--------- (請先閱讀背面之注音?事項再填寫本頁) 507425 A7 五、發明說明(10) (請先閱讀背面之注意事項再填寫本頁) 一個別切換控制線(未示出)係連接到每個開關ΙΑ。,並 用於啓動每個開關SpS^。該切換控制線另可由編碼成一元 値,8位元値,十進位値’十六進位値等之數位信號來:: ,其可由一特定應用積體電路(ASIC)解碼,可程式邏輯陣 列(PLA),或來自一微控制器的一數位化字元來解碼。控制 信號係放置在該適當的切換控制線上,以啓動該所需^的 開關,藉以產生該數位化電位計的所需要的電阻值二 該開關Si-S4及S9-Su係位在該兩個輸入參考節點,νπ及 接地,及該電阻rlsb之間。此結構可有助於降低關於該輸 出節點的電容數量。減少的輸出節點電容可以在一切換改 變運作之後的較快設定次數,及改善的交流電(AC)頻率響 應。 在該串列306中開關S^S4及該串列302中開關S9_Si2的配 置,另可由於該場效電晶體(FET)開關的本體效應所造成的 較少開關電阻變化,而增進了所選擇電阻値的線性。此係 由於在该開關FETs的源極閘極接面之間的一更爲均勾的電 壓^制’因爲$亥FETs的源極現在基本上係連接到該vcc節 點或該接地節點,而不會隨著改變中的電阻値而浮動,如 經濟部智慧財產局員工消費合作社印製
James J· Ashe所提之美國專利編號5,495,245中所揭示。 該Vcc節點也可用做爲一第一信號輸入節點,而該接地節 點也可用做爲一第二信號輸入節點。然後該輸出節點將可 配合該共用的第一或第二信號輸入節點來工作。 該開關Si-S4及S9_S!2可由一數位字元的最低有效位元來 控制’而该開關S5 - S $可由該數位字元的最高有效位元來控 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) JU A7 B7 五、發明說明( 11 ) 經濟部智慧財產局員工消費合作社印製 m:然l爲達説明目❼,-4位元數位字元將可用 丨一疋,其可贫音 圍内j /王心到,在本發明的具體實施例的範 =㈣數位字元可使用任何數目的位 用的唯:的限制爲成本及複雜度。 仏 Η二ί 了 ί考圖4’其爲一對於所需要的電阻組合所啓動的 :二I:係根據圖3所示的具體實施例。VCC的數値的-在左方搁位,4位元二元値字元即表示在右側 、 _ k ’而在每—列中由’’X"代表的是開關啓動樣式 ,-代表一小部份的Vcc數值。舉例而言,一二元値字元, 1111 ’ 其代表一全階(fu11 scale),或 16/16 Vcc,而開關 Sl scale) 或8/16 Vcc開關s丨,s0及S9爲關閉。以1/16爲增量的所有Vcc 的部份皆可得到,除了 0/16,其係藉由圖4所示的開關外殼 的適§組合來得到。因爲在該較低串列3〇6中有一額外的 Rlsb在本發明的此具體實施例中僅能夠得到丨/丨6或丨6/ i 6 之Vcc。電阻値改變的較精細程度可由一較大的二元値控制 字元(更多的位元),及在該串列中,相對應增加的電阻及 開關數目來達到。 請參考圖5,所示爲根據本發明的另一具體實施例的一數 位化電位計的架構圖。該數位化電位計係通常標示爲數字 5〇〇,其包含複數個電阻rlsb及Rmsb,及複數個連接的開關 SrSu。該電阻rlsb係結合於開關Sl-S4&s9-Sl2。該電阻 Rmsb係結合於開關S5_Ss。該開關Si-S4及結合的電阻心⑶係 連接在串列506。該開關Ss-Ss及結合的電阻Rmsb係連接在 -14- ‘紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----------裝-----Γ—訂--------- (請先閱讀背面之注意事項再填寫本頁) 507425 A7 五、發明說明(12) 串列504。該開關S9-Sl2及結合的電阻、係連接在串列如 0 (請先閱讀背面之注意事項再填寫本頁) 一個別的切換控制線(未示出)係 w 運接到每個開關s s ,並用於啓動每個開關Sl-S12。該切^ _ 一 伏ί工制線另可由編碼成 二元値,8位元値,十進位値,十二佳 卞/、進位値寺之數位信號來 控制,其可由-特足應用積體電路(ASIC)解碼,可程式邏 輯陣列(間’或來自一微控制器的一數位化字元來解碼。 控制信號係放置在該適當的切換控制線上,以啓動該所需 要的開關,藉以產生該數位化電位計的所需要的電阻値。而 該開關S,-S4及S9-S,2係位在該兩個輸入參考節點,Vcc及 接地,及該電阻RLSB之間。此結構可有助於降低關於該輸 出節點的電容數量。減少的輸出節點電容可以在一切換改 變運作之後的較快設定次數,及改善的交流電(AC)頻率響 應。 經濟部智慧財產局員工消費合作社印製 在該串列506中開關S1-S4及該串列502中開關S9-Si2的配 置,另可由於該場效電晶體(FET)開關的本體效應所造成的 較少開關電阻變化’而增進了所選擇電阻値的線性。此係 由於在該開關FETs的源極閘極接面之間的一更爲均勾的電 壓控制,因爲該FETs的源極現在基本上係連接到該Vcc節 點或該接地節點,而不會隨著改變中的電阻値而浮動,如 James J· Ashe所提之美國專利編號5,495,245中所揭示。 該Vcc節點也可用做爲一第一信號輸入節點,而該接地節 點也可用做爲一第二信號輸入節點。然後該輸出節點將可 配合該共用的第一或第二信號輸入節點來工作。 -15 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 五 、發明說明( 經濟部智慧財產局員工消費合作社印製 -16 該開關S1-S4&S9-Sl2可由—數-控制,而,C 數亿子兀的取低有效位元來 制,或::Γ 該數位字元的最高有效位元來控 來説爲達説明目的,-4位元數位字元將可用 圍 —疋’其可注意到’在本發明的具體實施例的範 用二數位字元可使用任何數目的位元,對於給定岸 用的唯一的限制爲成本及複雜度。 “ Η ^ ^參考圖6,其爲—對於所需要的電阻組合所啓動的 "’其係根據圖5所示的具體實施例。Vcc的數値的_ 分係表示在左方欄位,4位元二元値字元即表示在右侧 6、下-個欄位’而在每一列中由”χ”代表的是開關啓動樣式 ,其代表一小部份的Vcc數値。舉例而言,一二元値字元, 1一111,其代表15/16Vcc,而開關Si,S8及S9爲關閉。一二 元値字元,1000,其代表8/16 Vcc,而開關%,SAL爲 關閉。以1/16爲增量的所有Vcc的部份皆可得到,除了 16/16 ’其係藉由圖6所示的開關外殼的適當組合來得到。因爲在 3車乂鬲串列5〇2中有一額外的rlsb,在本發明的此具體實施 例中僅能夠得到〇/16到15/16之Vcc。電阻値改變的較精細 程度可由一較大的二元値控制字元(更多的位元),及在該 申列中,相對應增加的電阻及開關數目來達到。 請參考圖7,所示爲根據本發明的又另一具體實施例的一 數位化電位計的架構圖。該數位化電位計係通常標示爲數 字700,其包含複數個電阻Rlsb&rmsb,及複數個連接的開 關Si-S12。該電阻rmsb係結合於開關SrSj及S9-S12。該電阻 結合於開關S 5 - S 8。該開關s 1 *· s 4及結合的電阻R M s B係 本紙張尺度適财目國家標準(CNS)A4規長(210 x 297公ίΤ I I I · I I I l· I I I ^ ·11111111 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 507425 A7 _ B7 五、發明說明(14) 連接在串列7〇6。該開關S5_Ss及結合的電阻Rlsb係連接在串 列704。該開關及結合的電阻Rmsb係連接在申列7〇2 〇 一個別的切換控制線(未示出)係連接到每個開關Si_Si2 ’並用於啓動每個開關。該切換控制線另可由編碼成 二元値,8位元値,十進位値,十六進位値等之數位信號來 控制,其可由一特定應用積體電路(ASIC)解碼,可程式邏 輯陣列(PLA) ’或來自一微控制器的一數位化字元來解碼。 控制信號係放置在該適當的切換控制線上,以啓動該所需 要的開關’藉以產生該數位化電位計的所需要的電阻値。 該開關Si-S4及S9_SU係位在該兩個輸入參考節點,Vcc及 接地,及該電阻RMSB之間。此結構可有助於降低關於該輸 出節點的電容數量。減少的輸出節點電容可以在一切換改 皮運作之後的較快设定次數’及改善的交流電(AC)頻率塑 應。 在該串列706中開關SrS4及該串列702中開關s9_Sl2的配 置,另可由於該場效電晶體(FET)開關的本體效應所造成的 較少開關電阻變化,而增進了所選擇電阻値的線性。此係 由於在該開關FETs的源極閘極接面之間的一更爲均勻的電 壓控制,因爲該FETs的源極現在基本上係連接到該Vcc節 點或該接地節點,而不會隨著改變中的電阻値而浮動,如
James J· Ashe所提之美國專利編號5,495,245中所揭示。 該Vcc節點也可用做爲一第一信號輸入節點,而該接地節 點也可用做爲一第二信號輸入節點。然後該輸出節點將可 ------------裝-----··—訂--------- (請先閱讀背面之注音?事項再填寫本頁) 17- DU/425
五、發明說明(15) 經濟部智慧財產局員工消費合作社印製 配合孩共用的第一或第二信號輸入節點來工作。 咸開關S!、及s9_s12可由一數位字元的最高有效位元來 控制,而孩開關Ss-S8可由該數位字元的最低有效位元來控 制。爲達説明目的,一4位元數位字元將可用來說明,但是 ,其可汪意到,在本發明的具體實施例的範圍内對於該數 位字元可使用任何數目的位元,對於給定應用的唯^限 制爲成本及複雜度。 現在請參考圖8,其爲一對於所需要的電阻組合所啓動的 開關表,其係根據圖7所示的具體實施例。Vcc的數値的一 小邵份係表7F在左方攔位,4位元二元値字元即表示在右側 的下一個攔位,而在每一列中由”χ,,代表的是開關啓動樣式 ,其代表一小部份的Vcc數値。舉例而言,一二元値字元, 1111,其代表一完整程度,或16/16 Vcc,而開關Si,%及 S9爲關閉。一二元値字元,0111,其代表一半的程度或8/16 乂(^,而開關33,88及8丨1爲關閉。以1/16爲增量的所有^(: 的部份皆可得到,除了 0/16,其係藉由圖8所示的開關外殼 的適當組合來得到。因爲在該中間串列7〇4中一 係連接 到4較低串列706,在本發明的此具體實施例中僅能夠得到 1 /1 6到1 6/16之Vcc。電阻値改變的較精細程度可由一較大 的二元値控制字元(更多的位元),及在該串列中,相對應 增加的電阻及開關數目來達到。 請參考圖9,所示爲根據本發明的另一具體實施例的一數 位化電位計的架構圖。該數位化電位計係通常標示爲數字 900 ’其包含複數個電阻RLSB,及複數個連接的開關 -18 - 本紙張尺度適用T國國家標準(CNS)A4規格(21G x 297公髮)' --— -----------裝-----r---訂---------^_wl (請先閱讀背面之注意事項再填寫本頁) 507425 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(16 ) 。該電阻RMSB係結合於開關Si-S4&S9_Si2。該電阻 Rlsb係結合於開關S5_Ss。該開關S「S4及結合的電阻心化係 連接在串列906。該開關S”s8及結合的電阻R 列9〇4。該開關S9-Sl2及結合的電阻Rmsb係連接列在9(3串2 Ο 一個別的切換控制線(未示出)係連接到每個開關Si_s^ ’並用於啓動每個開關。該切換控制線另可由編碼成 二元値,8位元値,十進位値,十六進位値等之數位信號來 控制,其可由一特定應用積體電路(ASIC)解碼,可程式邏 輯陣列(PLA),或來自一微控制器的一數位化字元來解碼。 控制信號係放置在該適當的切換控制線上,以啓動該所需 要的開關,藉以產生該數位化電位計的所f要的電阻値。 該開關SrS4及Sg-Su係位在該兩個輸入參考節點,及· 接地,及該電阻RMSB之間。此結構可有助於降低關於該輸 出節點的電容數量。減少的輸出節點電容可以在一切換改 ,交運作之後的較快设足次數’及改善的交流電(AC)頻率響 應。 在該申列906中開關SrS4及該串列902中開關S9-Si2的配 置,另可由於該場效電晶體(FET)開關的本體效應所造成的 較少開關電阻變化,而增進了所選擇電阻値的線性。此係 由於在該開關FETs的源極閘極接面之間的一更爲均勾的電 壓控制,因爲該FETs的源極現在基本上係連接到該Vcc節 點或該接地節點,而不會隨著改變中的電阻値而浮動,如 James J· Ashe所提之美國專利編號M95,245中所揭示。 ------------裝-----:----訂--------- (請先閱讀背面之注咅?事項再填寫本頁) 19-
五、發明說明(17 ) 經濟部智慧財產局員工消費合作社印製 該Vcc節點也可用做爲一第_信號輸入節點,而該接地節 點也:用做爲一第二信號輸入節點。然後該輸出節點將可 配合該共用的第一或第二信號輸入節點來工作。 該開關SMd s9_Sl2可由一數位字元的最高有效位元來 控制’而帛開關㈣可由該數位字元的最低有效位元來护 制,,或反之亦然。爲達説明目的,_4位元數位字元將可: 來《兄月’ @疋’其可注意到’在本發明的具體實施例的範 圍内對於該數位字元可使用任何數目的位元,對於給定應 用的唯一的限制爲成本及複雜度。 “ 現在請參考圖10,其爲一對於所需要的電阻組合所啓動 的開關表,其係根據圖9所示的具體實施例。Va的數値的 一小邵份係表示在左方欄位,4位元二元値字元即表示在右 側的下一個攔位,而在每一列中由,,X,,代表的是開關啓動樣 式,其代表一小部份的Vcc數値。舉例而言,一二元値字元 ,1111,其代表15/16 Vcc,而開關Sl,心及%爲關閉。一 二元値字元,1000,其代表8/16 Vcc,而開關S2, S5&Si〇 爲關閉。以1/16爲增量的所有vcc的部份皆可得到,除了 16/16 ’其係藉由圖10所示的開關外殼的適當組合來得到。 因爲在孩中間串列904中有一額外的Rlsb,並連接到該較高 串列902。在本發明的此具體實施例中僅能夠得到〇/1 6到 15/16之Vcc。電阻値改變的較精細程度可由一較大的二元 値控制字元(更多的位元),及在該串列中,相對應增加的 電阻及開關數目來達到。 因此’本發明將可良好地調整來達到目的,並獲得前述 -20- 本紙張尺度_ +關家標準(CNS)A4規格(21〇T^T^ (請先閱讀背面之注意事項再填寫本頁) 裝 l· n ·ϋ ϋ 一 δν ·1 n ϋ # A7
叩㈢的及優點 夕%明,並由參考到特殊較佳的 :二;二 :,這些參考並不包含對本發明的限制,::=士 的限制。本發明可以在形式及功能上二=推論出“ 即可:ΙΓ 相關技藝中那些-般的專… 爲範丁 ’明中所描述及説明的較佳具體實施例皆il 於::二 本發明的詳盡範圍。因Λ,本發明僅❹ 中二付中凊專利範圍中的精神與範圍,其傳達 中同等者的完整認知。 ------裝--- (請先閱讀背面之注意事項再填寫本頁) 1T---------· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐)

Claims (2)

  1. 六 、申請專利範圍 i•,種數位化電位計,包含: 二,複數個開關,其連接到—第—輸入節點. :―複數個開關’其連接到—第二輸入節點. 二複數個開關,其連接到—輸出節點; 一第一串列的串聯連接的電阻; 一第二串列的串聯連接的電阻;以及 一第三串列的串聯連接的電阻, 其中該第三串列的串聯連接電阻係連接在該第一及第 二串列的串聯連接電阻之間,嗜笛 … 、、> 4罘一稷數個開關係連接 .在W -輸人節點及該第-串列的串聯連接電阻之間, 該第二複數個開關係連接在該第二輸入節點及該第二串 列的串聯連接電阻之S,及該第三複數個開關係連接在 該輸出節點及該第三串列的串聯連接電阻之間。 2·如申請專利範圍第丨項之數位化電位計,其中: 經濟部智慧財產局員工消費合作社印製 該第一複數個開關包含2N/2個開關 該第二複數個開關包含2N/2個開關 該第三複數個開關包含2N/2個開關 該第一串列的串聯連接的電阻包含2Ν/2-1個電阻·, 該第二串列的串聯連接的電阻包含γη個電阻;及 該第三串列的串聯連接的電阻包含2N/2-1個電阻, 其中N係自由正的偶數整數數値組成的群組之中選出 3.如申請專利範圍第1項之數位化電位計,其中: 該第一複數個開關包含2N/2個開關; -22-
    經濟部智慧財雇局員Η消費合作社印製 該f二複數個開關包含2N/2個開關; 該f三複數個開關包含2N/2個開關; Ί 串列的串聯連接的電阻包含2N/2個電阻; ^串歹】的串聯連接的電阻包含2N/2 -1個電阻;及 "亥第一串列的串聯連接的電阻包含2N/2-1個電阻, 其中N係自由正的偶數整數數値組成的群組之中選出 〇 4·如申,專利範圍第丨項之數位化電位計,其中: S第&數個開關包含2N/2個開關 S第一複數個開關包含γ’2個開關 名第一;^數個開關包含γη個開關 該第一串列的串聯連接的電阻包含2Ν/Μ個電阻; 串列的串聯連接的電阻包含2ν/Μ個電阻;及 Θ第二串列的串聯連接的電阻包含2ν/2個電阻, 其中Ν係自由正的偶數整數數値組成的群組之中選出 〇 5. 如申Γ利範圍第1項之數位化電位計,其中在該第一及 第:串:的串聯連接的電阻上的每個電阻係大致上具有 % /㈣’而孩第三串列的串聯連接的電阻大致上 = 二串列的串聯連接的電阻之-具有相同的 電ρ且値。 6. 如申請專利範圍第5項之數位化電位計 列的串聯連接的電阻中的每個電阻 "一 ^ ^ % ^ φ . 包阻値大致上皆爲 在…及弟二串列的串聯連接的電阻中的電阻之一的 -23- 本紙張尺度適用中國國家標準(CNS)A4規格(210 χΙθΓϋ" -----------裝--------訂--------- (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 六、申請專利範園 2 N/2的電阻値。
  2. 7. Hi專利範園第1項之數位化電位計,其中在該第-及 上且右f的串聯連接的電阻中的每個電阻之電阻値大致 的:阻:同?第—電阻値,而在該第三串列的串聯連接 ,I的每個電阻大致上具有相同的第二電阻値。 •二:專利範園第7項之數位化電位計,其中在該第一及 上比Λ到的串聯連接的電阻中的每個電阻之電阻値大致 ^爲在該第三串列的串聯連接的電时的電阻之-的 2 的電阻値。 A如申Ί專利範園第1項之數位化電位計,其中該第一 ♦列 、#連接的%阻之母個電阻係連接到該第一複數個開 關中對應的一個。 η·如申請專利範圍第1項之數位也電位計,其中該第二串列 、串駟連接的電阻之每個電阻係連接到該第二複數個開 關中對應的一個。 如申請專利範圍第i項之數位化電位計,其中該第三串列 的串聯連接的電阻之每個電阻係連接到該第三複數個開 關中對應的一個。 12.=申請專利範圍第1項之數位化電位計,其中該第一輸入 即點係在一正電壓電位,而該第二輸入節點則在一接地 電位。 13·如申凊專利範圍第1項之數位化電位計,其中該第一、第 一及第二複數個開關係由以一特定應用積體電路所轉譯 的一數位字元所控制。 11111 1 — — — — — ti! . (請先閱讀背面之注意事項再填寫本頁)
    297公釐) A8 B8 C8 D8 第 六、申請專利範圍 14. 如申請專利範圍第i項 二及第三複數個開關、由數―位計’其中該第-、第 的一數位字元所控制;、以一可程式化邏輯陣列所轉譯 15. 如申請專利範圍第p 二及第三複數個開關係由數」:f計,其中該第-、第 控制。 ’、 软髂私式控制的微控制器所 16·如申請專利範圍第1 一 Ά m —… 、<數位化電位計,其中該第一 一:::複數個開關係包含場效電晶體。 17·如申請專利範圍第16項 曰蝴柘~ , 數位化電位計,其中該場效電 .印眩係包含N-通道及P_通道電晶體。 18.如=專利範圍第i項之數位化電位計,其中該第— 二:弟三複數個開關係包含互補金氧半場效地晶體。 9.如申請專利範圍第1項之數位化電位計,其中該第―、第 二及第三複數個開關’及該第-,第二及第三牟列的串 聯連接的電阻係製作於—半導體積體電路模板上。 2〇.:種利用一數位化電位計來調整一電阻儘的方法,該數 位化電位計包含一第-複數個開關連接到_第一輸入節 點;一第二複數個開關連接到一第二輸入節點;一第三 複數個開關連接到一輸出節點,其中該第三串列的串聯 連接的電阻係連接在該第一及第二串列的争聯連接的電” 阻之間,該第一複數個開關係連接在該第—輸入節點2 孩第一串列的串聯連接電阻之間,該第二複數個開關係 連接在该弟一輸入卽點及該第二串列的串聯連接電阻之 間,而該第三複數個開關係連接在該輸出節點及該第二 本纸張尺度適用中國國家標準(CNS)A4規格(210
    (請先閱讀背面之注意事項再填寫本頁) ^--------訂---------— έΐ 經濟部智慧財產局員工消費合作社印製
    ----------—裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW090101480A 2000-01-26 2001-02-05 Digitally switched potentiometer having improved linearity and settling time TW507425B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/491,842 US6201491B1 (en) 2000-01-26 2000-01-26 Digitally switched potentiometer having improved linearity and settling time

Publications (1)

Publication Number Publication Date
TW507425B true TW507425B (en) 2002-10-21

Family

ID=23953896

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090101480A TW507425B (en) 2000-01-26 2001-02-05 Digitally switched potentiometer having improved linearity and settling time

Country Status (6)

Country Link
US (1) US6201491B1 (zh)
EP (1) EP1130783A3 (zh)
JP (1) JP2001244816A (zh)
KR (1) KR20010078087A (zh)
CN (1) CN1312616A (zh)
TW (1) TW507425B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001159770A (ja) * 1999-12-02 2001-06-12 Asahi Precision Co Ltd Cctvカメラ用レンズの絞り制御装置
US6384762B2 (en) * 2000-01-26 2002-05-07 Microchip Technology Incorporated Digitally switched impedance having improved linearity and settling time
US6421000B1 (en) * 2000-06-08 2002-07-16 Rockwell Collins, Inc. GPS multipath mitigation using a multi-element antenna array
US6567026B1 (en) 2000-06-22 2003-05-20 Analog Devices, Inc. Voltage scaling digital-to- analog converter with impedance strings
US6414616B1 (en) * 2000-06-22 2002-07-02 Analog Devices, Inc. Architecture for voltage scaling DAC
KR100384787B1 (ko) * 2000-07-20 2003-05-22 주식회사 하이닉스반도체 디지털-아날로그 변환기
US6697922B2 (en) * 2001-06-13 2004-02-24 Microchip Technology Incorporated Apparatus for transferring data from a memory unit to a digitally switched potentiometer using a microcontroller
US6710731B1 (en) * 2001-09-10 2004-03-23 Summit Microelectronics, Inc. Apparatus and method for a digital to analog converter architecture
US6788042B2 (en) * 2001-11-20 2004-09-07 Winbond Electronics Corporation Variable impedance network for an integrated circuit potentiometer
US6771053B2 (en) * 2002-02-20 2004-08-03 Catalyst Semiconductor, Inc. Buffered configurable nonvolatile programmable digital potentiometer
JP4002147B2 (ja) * 2002-07-24 2007-10-31 沖電気工業株式会社 ディジタル/アナログ変換回路
US6885328B1 (en) 2003-08-15 2005-04-26 Analog Devices, Inc. Digitally-switched impedance with multiple-stage segmented string architecture
US7345611B2 (en) * 2003-09-10 2008-03-18 Catalyst Semiconductor, Inc. Digital potentiometer including plural bulk impedance devices
US7012555B2 (en) * 2003-09-10 2006-03-14 Catalyst Semiconductor, Inc. Digital potentiometer including at least one bulk impedance device
US7043386B2 (en) * 2004-03-26 2006-05-09 Honeywell International Inc Potentiometer providing a high resolution
US6914547B1 (en) * 2004-05-04 2005-07-05 Analog Devices, Inc. Triple resistor string DAC architecture
US7042380B2 (en) * 2004-06-02 2006-05-09 Catalyst Semiconductor, Inc. Digital potentiometer with resistor binary weighting decoding
JP4397291B2 (ja) * 2004-06-29 2010-01-13 Okiセミコンダクタ株式会社 表示装置の駆動回路、及び表示装置の駆動方法
KR101185619B1 (ko) * 2004-07-06 2012-09-24 케네트, 인크 전압 랜덤 액세스 메모리
US7396973B1 (en) * 2005-02-02 2008-07-08 Winter George R Simulated moving bed adsorptive separation process for handling multiple feedstocks
JP2006303813A (ja) * 2005-04-19 2006-11-02 Nec Electronics Corp アナログデジタル変換回路及びリファレンス回路
TWI258267B (en) * 2005-05-20 2006-07-11 Wan-Ru Lin Digital/analog converter using low-bit signal to control
US7468686B2 (en) * 2007-02-06 2008-12-23 Linear Technology Corporation Systems and methods for providing compact digitally controlled trim of multi-segment circuits
US7602327B2 (en) * 2007-05-08 2009-10-13 Telefonaktiebolaget Lm Ericsson (Publ) Digitally controllable on-chip resistors and methods
KR100956870B1 (ko) * 2009-08-31 2010-05-11 백은미 디지털 포텐셔미터를 이용한 가상 터치스크린 패널의 구현 방법 및 구현 모듈
US7956786B2 (en) * 2009-10-30 2011-06-07 Analog Devices, Inc. Digital-to-analogue converter
US8284014B2 (en) * 2010-08-23 2012-10-09 Analog Devices, Inc. Digital potentiometer with independent control over both resistive arms
US8884799B2 (en) * 2013-03-15 2014-11-11 Qualcomm Incroporated Dual-string digital-to-analog converters (DACs), and related circuits, systems, and methods
CN106664095B (zh) * 2014-05-06 2020-06-30 德克萨斯仪器股份有限公司 数字模拟转换器
CN107764178B (zh) * 2017-11-06 2020-08-11 武汉航空仪表有限责任公司 一种线绕电位计线性度调试方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495245A (en) * 1994-04-26 1996-02-27 Analog Devices, Inc. Digital-to-analog converter with segmented resistor string
US5554986A (en) * 1994-05-03 1996-09-10 Unitrode Corporation Digital to analog coverter having multiple resistor ladder stages
US5764174A (en) * 1996-05-14 1998-06-09 Analog Devices, Inc. Switch architecture for R/2R digital to analog converters
US6037889A (en) * 1998-03-02 2000-03-14 Hewlett-Packard Company Method to enhance the speed and improve the integral non-linearity matching of multiple parallel connected resistor string based digital-to-analog converters
US6246351B1 (en) * 1999-10-07 2001-06-12 Burr-Brown Corporation LSB interpolation circuit and method for segmented digital-to-analog converter
US6433717B1 (en) * 2000-05-31 2002-08-13 Cygnal Integrated Products, Inc. D/A resistor strings with cross coupling switches
GB0108656D0 (en) * 2001-04-06 2001-05-30 Koninkl Philips Electronics Nv Digital to analogue converter

Also Published As

Publication number Publication date
JP2001244816A (ja) 2001-09-07
EP1130783A3 (en) 2003-07-09
EP1130783A2 (en) 2001-09-05
KR20010078087A (ko) 2001-08-20
US6201491B1 (en) 2001-03-13
CN1312616A (zh) 2001-09-12

Similar Documents

Publication Publication Date Title
TW507425B (en) Digitally switched potentiometer having improved linearity and settling time
TW567677B (en) Digitally switched impedance having improved linearity and settling time
TW322662B (zh)
TW486877B (en) High-precision digital-to-analog converting circuit
JP3828667B2 (ja) デジタル/アナログ変換器
US5999115A (en) Segmented DAC using PMOS and NMOS switches for improved span
US7372387B2 (en) Digital-to-analog converter with triode region transistors in resistor/switch network
US20080100489A1 (en) Digital to analog converter architecture and method having low switch count and small output impedance
US7304596B2 (en) Folded multi-LSB decided resistor string digital to analog converter
US8941522B2 (en) Segmented digital-to-analog converter having weighted current sources
EP3579420B1 (en) Segmented resistive digital to analog converter
JPH0197020A (ja) デジタル・アナログ・コンバータ
US10784886B1 (en) Segmented digital to analog converter
JPH0964744A (ja) デジタル・アナログ変換回路
JPH01158823A (ja) スイッチ機能補償付きディジタル・アナログ変換器
JPS59163912A (ja) C−r型da変換器
TW201351890A (zh) 具有電阻梯之數位至類比轉換器
TW486875B (en) Digital-to-analog converter
TWI364170B (en) Digital to analog converter having efficient switch configuration
CN115296671B (zh) 混合结构的数模转换电路
JPS6224713A (ja) デイジタル/アナログ変換器
JPH01165212A (ja) 多ビット並列ディジタル信号回路用のインピーダンス変換回路
TW201810953A (zh) 數位至類比轉換器中用於確保單調性的架構
JP2000151407A (ja) Da変換回路
KR20110077348A (ko) 저항열을 이용한 디지털-아날로그 변환기

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees