TW507214B - Memory system for a high speed double data rate (DDR) memory - Google Patents

Memory system for a high speed double data rate (DDR) memory Download PDF

Info

Publication number
TW507214B
TW507214B TW089109382A TW89109382A TW507214B TW 507214 B TW507214 B TW 507214B TW 089109382 A TW089109382 A TW 089109382A TW 89109382 A TW89109382 A TW 89109382A TW 507214 B TW507214 B TW 507214B
Authority
TW
Taiwan
Prior art keywords
memory
signal
clock
data
delay
Prior art date
Application number
TW089109382A
Other languages
English (en)
Inventor
Harold Pilo
James Covino
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW507214B publication Critical patent/TW507214B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Description

507214 91.2. 0 6年^補充 Β7 i、發明説明（ 發明領嫿 (請先閲讀背面之注意事項再填寫本頁) 本發明大致關係於隨機存取記憶體（RAM)裝置，更明 確地說，關係於一相應時脈追縱電路，用以追蹤一來自一 雙資料率（DDR)RAM裝置之資料輸出， 發明背署： 隨機存取記憶體（RAM)效能為對於電腦系統效能之 已知限制。處理機速度係遠超出主記憶體效能，處理機設 計者及系統製造者發展出較高效記憶體次系統，以減少記 憶體效能限制。理想上，記憶體效能為匹配或超出處理機 效能，即記憶體循週期時間將少於一處理機時脈週期。但 實際上並不是如此，因此，記憶體為系統瓶頸。 經濟部智慧財產局員工消費合作社印製 用於為微處理機所直接存取之主儲存器之RAM記憶 體裝置有兩個一般系列。第一個，即靜態隨機存取記憶體 元件（SRAM)係基於正反器電路及只要被供電，資料係被 維持住。第二個，為動態隨機存取記憶體裝置（DRAM)， 儲存資料為一電容器上電荷之函數^電容器必須經常被更 新，因為電荷消散之故。兩者均有優點及缺點。DRAM製 造係相當便宜，但相較於SRAM係相當地慢❶SRAM係典 型被保留作為快取。於兩情形下，資料係被於時脈衝之上 升或下降緣，被送出RAM。 於RAM技術中之創新已經導引出所謂雙資料率 (DDR)RAM。DDR RAM允許以兩倍於上升及下降時脈緣 上移動資料所施加時脈之頻率以讀取並寫入❶此DDR結 第2頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 507214
ί㈣攀正. -—I_‘___ * ΐ —一. 1flr______ ______ 發明説明（） 構之一缺點是處理機必須修改其快取邏輯，以識別該雙資 料率信號。以一般快取SRAM中’對於每一處理機時脈週 期，SRAM輸送一資料段，而於DDR時，於時脈之上升緣 有一段資料及下降緣有一段資料。因此，DDR RAM同時 特徵在於一組相應時脈輸出以一傳遞延遲，其係追蹤RAM 資料輸出之效能^藉由使用相應時脈以觸發感應有效輸入 資身’處理機輸入缓衝器係能即使在4〇〇至6〇〇MHz時能 捕捉RAM資料。這允許每一 RAM以兩倍於相同時脈速度 之傳統裝置之速度輸送資料。 相應時脈對於指示何時有一有效資料被RAM所傳送 係重要的。此一相應時脈因此被如此命名，因為其相應管 線資料。於相應時脈及資料間之追蹤損失將造成於記憶體 裝置及微處理機間之規格不符（反之亦然追蹤之進一步 損失將造成於資料閃動，而可能造成系統故障。這兩情形 會發生於RAM裝置係被以大於ram裝置存取時間為大之 頻率進行時。 發明目的及概述： 因此’本發明之目的係提供一相應時脈電路，其確保 資料傳送之正確追縱^ 本發明之另一目的係自動地如所需地，調整RAM裝 置之管線資料時脈（CLKRISE及CLKFALL)，以維持相應 時脈追蹤並防止資料閃動。 依據本發明，一比較器及可變延遲電路係被提供，以 第3頁 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) I------------— — ·# (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 五、發明説明（
維持於記憶體裝置任一週期時間中之於資料π h A Θ竹及相應時脈 間之追蹤，裝置效能或應用條件。予以自動如所需加、； 整裝置管線資料時脈（CLKRISE/CLKFALL),以維持資料董 相應時脈追蹤並防止資料閃動。這是藉由提供 ^ %於一疋用資料 信號（虛資料信號）加以完成，該資料信號追蹤實際記憶轉 陣列資料。此泛用資料信號係與RAM時脈（CLOCK)相比， 以決定於兩者間之延遲時間，藉以管線時脈 (CLKRISE/CLKFALL)必須延遲該延遲時間。結果，管線時 脈被如所需地推出，使得陣列資料到達輸出栓鎖後，一直 傳送。因此，當週期時間降低時，相應時脈及資料係被相 同地推出，並維持其所需之追蹤。 前述及其他目的，方面及優點將由以下本發明之較佳 實施例之詳細說明配合上圖式而更易了解，其中： 圖式簡單說明： 第1圖為具有由引信電路所控制之相應時脈的雙資料率 (DDR)SRAM之示意圖； 第2圖為用於時脈上升及下降未延遲及延遲之資料及相應 時脈時序之時序圖； 第3圖為依據本發明之相應時脈電路之雙資料率 (DDR)SRAM之示意圖； 第4圖為至一時脈信號比較器電路之泛用資料之示意圖； 第5圖為用以產生延遲線DELAY3-DELAY0之時序圖；及 第6圖為可變延遲電路圖。 第4頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) .............·1.......、耵.......Φ (請先閲讀背面之注意事項再填寫本頁) 507214 ί J ：:'i _!_m --:Lj 五、發明説明（） 圖號對照說明： 經濟部智慧財產局員工消費合作社印製 10 SRAM 12 記憶體控制器 14 栓鎖 16 栓鎖 18 相應時脈信號. 20 資料線 22 栓鎖 24 栓鎖 28 主時脈信號 30 時脈產生器 32 時脈產生器 34 可變延遲電路 36 可變延遲電路 38 可程式延遲模組 40 比較器 44 暫存器 46 單擊電路 48 反相器 50 電晶體 52 電晶體 54 反相器 56 反相器 58 栓鎖 60 栓鎖 62 栓鎖 64 栓鎖 70 電晶體 72 電晶體 74 電晶體 76 緩衝器 78 緩衝器 80 緩衝器 81 緩衝器 82 緩衝器 83 緩衝器 84 緩衝器 85 緩衝器 86 緩衝器 87 緩衝器 89 緩衝器 90 緩衝器 91 電晶體 100 反及閘 101 反及閘 第5頁 • I I I-------- - 裝-------- » ^ i I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) 507214 經 濟 部 智 慧 財 產 局 員 X 消 費 合 社 印 製
9L -·.> 一 Γ ,Ί :口乙福贏 五、發明説明（ 102 反及閘 103 反及閘 106 回復延遲電路 107 重置電晶體 108 重置電晶體 109 緩衝器 110 緩衝器 111 緩衝器 1 12 反相器 113 驅動器 120 驅動器 122 驅動器 發明詳細說明： 參考諸圖，特別是第1圖，其中示出一具有一為弓|作 電路所控制相應時脈之雙資料率（DDR)SRAM。一 SRAM10 包含一可為記憶體控制器12所存取之可定址記憶體位 址。來自SRAM陣列1 0之資料係被分成兩群，上升資料 及下降資料。上升資料係經由一栓鎖1 4之微處理機輪人 緩衝器（未示出）加以检鎖，及同樣地’下降資料係經由检 鎖 16 加以栓鎖。每一個均為以下週期之 CLKRISE/CLKFALL加以計時。检鎖22及24同時分別為 CLKRISE/CLKFALL所栓鎖，以輸出一相應時脈信號1 8。 以此方式，相應時脈信號1 8追蹤資料信號20。即，相應 時脈信號18追蹤來自栓鎖14及16之資料輸出，以指示 於資料線上20，何時有一有效資料可用。栓鎖22之輸入 係被栓至一高電壓，於栓鎖24之輸入栓至低電壓之同時。 一主時脈信號28驅動控制器12。 CLKRISE係由主時脈28之上升緣產生。CLKFALL係 由主時脈28之下降緣產生。若CLKRISE/CLKFALL時脈 第6頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) I 請 I 閲 《 讀* 背 * 面 》 之 * 注 1 意 1 事· 填籲本裝I 1 訂 經濟部智慧財產局員工消費合作社印製 507214 I ^9!.#* * j;a[7 L_補 Μ_ 五、發明説明（） 未被延遲，則於DO (DAT A)及CO(ECHO CLOCK)間之追蹤 係被損失，如於第2圖之時序圖中之"歪斜”所示。這是因 為D0為ARRAY DATA所加閘門而不是CLKRISE。然而， C0係一直為CLKRISE所加閘門，因為其預設輸入之故。 對於當CLKRISE/CLKFALL均延遲之情形中，D0及C0軌 跡係如由時序圖之底部之D0及C0所示《這是因為D0及 C0均被CLKRISE/CLKFALL所加閘門。於第2圖中，1R， 1F指定表示分別來自時脈上升"R"及下降"F”之週期1之資 料。相同指定適用於週期2及3，以此類推。 一種解決延遲問題之方法是不要使執行循環時間較 存取時間為快，但，如此合嚴格限制了裝置之潛能。如於 第1圖所示，另一更可靠之方法包含經由一延遲電路延遲 來自主時脈28之CLKRISE/CLKFALL，該延遲電路分別包 含一時脈產生器30及32，及可變延遲電路34及36。該 可變延遲電路係被以一雷射熔融可程式延遲模組38加以 控制，以延遲管路時脈CLKRISE/CLKFALL，使得陣列資 料D0係永遠較管路時脈CLKRISE/CLKFALL為快。然而， 此方法需要重大特徵化工作，以決定用於不同循環時間及 SRAM效能變化需要多少延遲。這方法同時也劣化管路存 取時間，因為於陣列資料及管路時脈間所需之時間邊緣。 另外，此方法同時限制SRAM之彈性，一旦熔絲被吹斷的 話。
現在參考第3圖，其中示出一具有依據本發明之時脈 電路之雙資料率（DDR)SRAM的示意圖。該裝置之SRAM 第7頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） --------I------------#--- (請先閲讀背面之注意事項再填寫本頁) 507214 SI. 2, 補充 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ 部份係類似於第1圖中所示者，因此，類似標號係被使用。 例如，SRAM10包含一陣列之可定址記憶體位置，其係可 為記憶體控制器1 2所存取。來自SRAM 1 0之資料係被分 成兩群，上升資料及下降資料。上升資料係經由一栓鎖1 4 栓鎖至一微處理機輸入緩衝器（未示出），同樣地，下降資 料經由栓鎖16栓鎖。每一群均為CLKRISE/CLKFALL之 以下循環所供時序。栓鎖 22及 24係同時分別被 CLKRISE/CLKFALL所栓鎖，以輸出一相應時脈信號1 8。 於此方式中，相應時脈信號18追跡資料信號20。一比較 器係被用以計算需要以加入至管路時脈 CLKRISE/CLKFALL之延遲。延遲係被標示為DELAY3-DELAY0，其中DELAY3具有最大延遲及DELAY0具有最 小延遲。比較器40於SRAM主時脈28及泛用資料線 (GDATA)42間作一比較。當一虛陣列資料線追蹤陣列存取 時，GDATA提供為一來自SRAM10之輸出作為一虛陣列 資料線。所計算之延遲係被儲存於暫存器44之中，予以 於下一時脈循環所用。 第4圖為比較器40之詳細示意圖。至比較器之輸入 係為主時脈28及虛GDATA42。單擊電路44及46分別接 收一上升及下降時脈邊緣，並輸出一小時脈脈衝。上升脈 衝係通過一反相器48。隨後，兩脈衝均經由電晶體50及 52，以輸出一脈衝至串接反相器54及56，其作用為一簡 單記憶體電路，以保持脈衝值，直到時脈2 8之下一轉換。 以此方式，一停止信號係由時脈之上升邊緣所產生，及一 第8肓 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) --------* « ——-::·#——· -----Φ (請先閲讀背面之注意事項再填寫本頁) w/214 &ι. 2. m 循
五、 經濟部智慧財產局員工消費合作社印製 發明説明（） 重置信號係由時脈之下降邊緣所產生。 (請先閲讀背面之注意事項再填寫本頁) 參考第5圖，配合上第4圖，於時脈脈衝28之上升 邊緣，重置信號被去能，及由反相器54及56輸出之停止 信號係被帶至一作動狀態。於時脈信號之下降緣，栓鎖 58，60，62及64被重置。隨後，當SRAM10閘陣列輸出 一資料，如由虛資料GDATA42所指示，比較器40開始" 剝離"處理，依序地栓鎖GDΑΤΑ經栓鎖58，60，62及64， 直到時脈脈衝28傳送回.到高狀態為止，因此，致能該停 止信號。即，若循環時間較GDATA延遲為長，則DELAY3 至DEL A Υ0被依序去能，直到下一循環時脈28停止於延 遲中之進一步減少為止。 然而，若延遲時間短，則DELAY3-DELAY0沒有時間 被去能，及滿延遲DELAY3被加入至CLKRISE/CLKFALL 中。一旦所需延遲被計算出，則結果（DELAY3-DELAY0) 被暫存，以用於下一循環之管路時脈中。暫存係必需的， 因為延遲必須等量地被加入至CLKRISE/CLKFALL時脈之 中。第5圖之時序例子係示出DELAY3，DELAY2, DELAY1 被去能β注意DELAY0並未有足夠時間去能。延遲信號係 然後通過暫存器44並隨後至可變延遲邏輯電路，該電路 包含反及閘 100-105。每一延遲緩衝對包含一至反及閘 100-103之一輸入。至反及閘100-103之第二輸入係由第4 圖之比較器之DELAY0-DELAY3之輸出。一回復延遲電路 106藉由經緩衝器109-111重置電晶體107及108而設定 CLKRISE 及 CLKFALL 之脈寬。為了正確地減緩 第9頁 本紙張尺度適用中國國家標準(CNS)A4規格(210χ297公楚）
J B7 五 '發明説明（） CLKRISE/CLKFALL，延遲單元必須類似於GDATA中之栓 鎖單元至第4圖之時脈比較電路。慢路徑驅動器1 20係被 致能，只要DELAY0-DELAY1係被使用及慢路徑驅動器 122係被使用，只要DELAY2-DELAY3被使用的話。注意， 若不必要延遲（即DELAY3-DELAY0 = 0)，則延遲路徑被旁 路及一平行快路徑係被使用經缓衝器90及電晶體9 1至 CLKRISE/CLKFALL驅動器113。一串接連接反相器112 作動為一栓鎖，以保持住驅動器113之現在狀態。 於操作中，若只去能DELAY3，則經由反及閘103之 可變延遲路徑未被使用。若DELAY2及DELAY3被去能， 則經由反及閘103及1 02之延遲路徑未被使用。最後，若 DELAY3，DELAY2，DELAY1 被去能，貝》J 反·及閘 101，102 及103未被使用。於此方式中，CLKRISE/CLKFALL自動 調整，使得資料信號係同時被以相應時脈信號栓鎖，以維 持相應時脈軌道，藉以防止資料閃動。 雖然，本發明已經以單一較佳實施例加以說明，但熟 習於本技藝者可以得知，本發明可以在隨附之申請專利範 圍之精神及範圍内，實現修改。 .............•裝·：：：：#-.....!, · (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第10頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 507214 經濟部智慧財產局員工消費合作社印製 S氣1典A8 L· 補 g ，一 - ^ | κ 丨 .丨.II. | j 六、申請專利範圍 1· 一種用於高速雙資料率（DDR)記憶體之記憶體系統，其 產生一資料信號及一相應時脈信號，該記憶體系統至少 包含： 一記憶體控制器，為一主時脈信號所加時鐘； 一隨機存取記憶體（RAM)陣列，接收來自記憶體控 制器之輸入，並輸出一泛用資料信號； 一比較器，用以接收該泛用資料信號及主時脈信 號，以決定於其間之一延遲時序；及 一可變延遲電路，用以接收該延遲時序信號並產生 一延遲管路時脈信號，用以同時栓鎖該資料信號及該相 應時脈信號。 2. 如申請專利範圍第1項所述之用於高速雙資料率（ddr) 記憶體之記憶體系統，其中上述之RAM陣列包含靜態 隨機存取記憶體（SRAM)裝置。 3. 如申請專利範圍第1項所述之用於高速雙資料率 (DDR )記憶體之記憶體系統，其中上述之ram陣列包 含動態隨機存取記憶體（DRAM)裝置v 4. 如申請專利範圍第1項所述之用於高速雙資料率（DDR) 記憶體之記憶體系統，其中上述之比較器包含： 產生機構，用以產生一停止信號於上升主時脈邊緣 上及一重置信號於一下降主時脈邊緣上；及 第11頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公餐） -------------------訂·-------( (請先閱讀背面之注意事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 /多數检鎖串聯連接，於該串聯中之第一检鎖接收該 疋用資料信號’其中該等栓鎖係為該重置信號所重置， 隨後該等栓鎖依據該泛用資料信號出現之順序，輸出 多數延遲信號，直.到接到該停止信號為止。 5·如申請專利範圍冑4項所述之用於高速雙資料率（DDR) 記憶體之記憶體系統，更包含-暫存器，用以儲存該等 延遲信號。 6·如申請專利範圍第4項所述之用於高速雙資料率（DDR) 記憶體之記憶體系統，其中上述之可變延遲電路包含： 多數延遲緩衝器串聯連接，用以延遲該主時脈信 就， 多數邏輯閘，用以完成多數可變延遲路徑，每一邏 輯閘具有一第一輸入連接至依序之延遲緩衝器之一 個，及一第二輸入端連接以接收多數延遲信號之一；及 一延遲管路時脈驅動器，用以依據所完成之可變延 遲路徑，輸出一管路CLKRISE/CLKFALL信號。 7.如申請專利範圍第6項所述之用於高速雙資料率（DDR) 記憶體之記憶體系統，更包含一快速路徑，若該比較器 決定不需要延遲時，用以立即輸出該管路 CLKRISE/CLKFALL 信號。 第12肓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------•裝--------訂---------Φ. (請先閱讀背面之注意事項再填寫本頁)
TW089109382A 1999-10-19 2000-05-16 Memory system for a high speed double data rate (DDR) memory TW507214B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/420,694 US6134182A (en) 1999-10-19 1999-10-19 Cycle independent data to echo clock tracking circuit

Publications (1)

Publication Number Publication Date
TW507214B true TW507214B (en) 2002-10-21

Family

ID=23667486

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089109382A TW507214B (en) 1999-10-19 2000-05-16 Memory system for a high speed double data rate (DDR) memory

Country Status (8)

Country Link
US (1) US6134182A (zh)
JP (1) JP3495324B2 (zh)
KR (1) KR100370293B1 (zh)
CN (1) CN1179362C (zh)
GB (1) GB2358265B (zh)
MY (1) MY121171A (zh)
SG (1) SG87178A1 (zh)
TW (1) TW507214B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965142B2 (en) * 1995-03-07 2005-11-15 Impinj, Inc. Floating-gate semiconductor structures
US6449738B1 (en) * 1998-12-03 2002-09-10 International Business Machines Corporation Apparatus for bus frequency independent wrap I/O testing and method therefor
JP4190662B2 (ja) * 1999-06-18 2008-12-03 エルピーダメモリ株式会社 半導体装置及びタイミング制御回路
KR100387523B1 (ko) * 2000-07-27 2003-06-18 삼성전자주식회사 데이터와 에코 클럭간 트래킹을 위한 장치 및 방법
KR100387530B1 (ko) * 2001-07-04 2003-06-18 삼성전자주식회사 에코 클럭 경로를 가지는 반도체 메모리 장치
US6664909B1 (en) 2001-08-13 2003-12-16 Impinj, Inc. Method and apparatus for trimming high-resolution digital-to-analog converter
JP3908493B2 (ja) * 2001-08-30 2007-04-25 株式会社東芝 電子回路及び半導体記憶装置
JP4609808B2 (ja) * 2001-09-19 2011-01-12 エルピーダメモリ株式会社 半導体集積回路装置及び遅延ロックループ装置
DE10149192B4 (de) * 2001-10-05 2005-07-14 Infineon Technologies Ag Vorrichtung zum Erzeugen von Speicher-internen Befehlssignalen aus einem Speicheroperationsbefehl
EP1326341B1 (en) * 2001-12-20 2009-08-05 Texas Instruments Incorporated Controlled rise time output driver
US6950350B1 (en) 2002-01-08 2005-09-27 #Dlabs, Inc., Ltd. Configurable pipe delay with window overlap for DDR receive data
US6958646B1 (en) 2002-05-28 2005-10-25 Impinj, Inc. Autozeroing floating-gate amplifier
US6909389B1 (en) 2002-06-14 2005-06-21 Impinj, Inc. Method and apparatus for calibration of an array of scaled electronic circuit elements
US7187237B1 (en) * 2002-10-08 2007-03-06 Impinj, Inc. Use of analog-valued floating-gate transistors for parallel and serial signal processing
US7049872B2 (en) * 2002-10-08 2006-05-23 Impinj, Inc. Use of analog-valued floating-gate transistors to match the electrical characteristics of interleaved and pipelined circuits
US6891399B2 (en) * 2003-03-13 2005-05-10 International Business Machines Corporation Variable pulse width and pulse separation clock generator
JPWO2005013107A1 (ja) * 2003-07-31 2006-09-28 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US20050058292A1 (en) * 2003-09-11 2005-03-17 Impinj, Inc., A Delaware Corporation Secure two-way RFID communications
US7528728B2 (en) 2004-03-29 2009-05-05 Impinj Inc. Circuits for RFID tags with multiple non-independently driven RF ports
US7667589B2 (en) 2004-03-29 2010-02-23 Impinj, Inc. RFID tag uncoupling one of its antenna ports and methods
US7423539B2 (en) * 2004-03-31 2008-09-09 Impinj, Inc. RFID tags combining signals received from multiple RF ports
US7183926B2 (en) * 2004-04-13 2007-02-27 Impinj, Inc. Adaptable bandwidth RFID tags
US7501953B2 (en) * 2004-04-13 2009-03-10 Impinj Inc RFID readers transmitting preambles denoting communication parameters and RFID tags interpreting the same and methods
US7973643B2 (en) * 2004-04-13 2011-07-05 Impinj, Inc. RFID readers transmitting preambles denoting data rate and methods
US7917088B2 (en) 2004-04-13 2011-03-29 Impinj, Inc. Adaptable detection threshold for RFID tags and chips
US20050240739A1 (en) * 2004-04-27 2005-10-27 Impinj. Inc., A Delaware Corporation Memory devices signaling task completion and interfaces and software and methods for controlling the same
US7510117B2 (en) * 2004-06-04 2009-03-31 Impinj Inc Decoding with memory in RFID system
US8041233B2 (en) * 2004-07-14 2011-10-18 Fundación Tarpuy Adaptive equalization in coherent fiber optic communication
US7049964B2 (en) 2004-08-10 2006-05-23 Impinj, Inc. RFID readers and tags transmitting and receiving waveform segment with ending-triggering transition
DE102004046957B4 (de) * 2004-09-28 2016-02-04 Polaris Innovations Ltd. Verfahren und Schaltungsanordnungen zum Abgleichen von Signallaufzeiten in einem Speichersystem
US20060082442A1 (en) * 2004-10-18 2006-04-20 Impinj, Inc., A Delaware Corporation Preambles with relatively unambiguous autocorrelation peak in RFID systems
WO2006102553A2 (en) * 2005-03-24 2006-09-28 Impinj, Inc. Error recovery in rfid reader systems
US7716516B2 (en) 2006-06-21 2010-05-11 Sony Computer Entertainment Inc. Method for controlling operation of microprocessor which performs duty cycle correction process
US8108813B2 (en) 2007-11-20 2012-01-31 International Business Machines Corporation Structure for a circuit obtaining desired phase locked loop duty cycle without pre-scaler
US8381143B2 (en) 2008-05-29 2013-02-19 International Business Machines Corporation Structure for a duty cycle correction circuit
US9111599B1 (en) * 2014-06-10 2015-08-18 Nanya Technology Corporation Memory device
KR20150142852A (ko) * 2014-06-12 2015-12-23 에스케이하이닉스 주식회사 다중 위상 클럭을 생성하는 반도체 시스템 및 이의 트레이닝 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557781A (en) * 1993-07-15 1996-09-17 Vlsi Technology Inc. Combination asynchronous cache system and automatic clock tuning device and method therefor
US5440514A (en) * 1994-03-08 1995-08-08 Motorola Inc. Write control for a memory using a delay locked loop
US5724288A (en) * 1995-08-30 1998-03-03 Micron Technology, Inc. Data communication for memory
JPH1011966A (ja) * 1996-06-27 1998-01-16 Mitsubishi Electric Corp 同期型半導体記憶装置および同期型メモリモジュール
US5790838A (en) * 1996-08-20 1998-08-04 International Business Machines Corporation Pipelined memory interface and method for using the same
US5920511A (en) * 1997-12-22 1999-07-06 Samsung Electronics Co., Ltd. High-speed data input circuit for a synchronous memory device

Also Published As

Publication number Publication date
KR100370293B1 (ko) 2003-01-29
GB2358265B (en) 2003-12-24
JP2001167579A (ja) 2001-06-22
JP3495324B2 (ja) 2004-02-09
US6134182A (en) 2000-10-17
SG87178A1 (en) 2002-03-19
CN1293433A (zh) 2001-05-02
MY121171A (en) 2005-12-30
GB2358265A (en) 2001-07-18
GB0024476D0 (en) 2000-11-22
CN1179362C (zh) 2004-12-08
KR20010050944A (ko) 2001-06-25

Similar Documents

Publication Publication Date Title
TW507214B (en) Memory system for a high speed double data rate (DDR) memory
TW483256B (en) Clock latency compensation circuit for DDR timing
TW413811B (en) Synchronous semiconductor memory device with double data rate scheme
US6877079B2 (en) Memory system having point-to-point bus configuration
US6643219B2 (en) Synchronous mirror delay with reduced delay line taps
US6366991B1 (en) Method and apparatus for coupling signals between two circuits operating in different clock domains
JP3117893B2 (ja) 書込待ち時間制御機能を有する同期式メモリ装置
US7313715B2 (en) Memory system having stub bus configuration
US20110298512A1 (en) Circuit, system and method for controlling read latency
US7196948B1 (en) Method and apparatus for data capture on a bi-directional bus
CN104810047B (zh) 半导体器件
KR20220073856A (ko) 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법
TW525288B (en) Semiconductor integrated circuit
US7274237B2 (en) Measure control delay and method having latching circuit integral with delay circuit
TW476070B (en) Semiconductor memory device and write data masking method thereof
TW490565B (en) Semiconductor integrated circuit device
US6918016B1 (en) Method and apparatus for preventing data corruption during a memory access command postamble
US6567923B2 (en) Semiconductor memory device achieving faster operation based on earlier timings of latch operations
US7418616B2 (en) System and method for improved synchronous data access
TWI238934B (en) Memory system using non-distributed command/address clock
TW529026B (en) Synchronous dynamic random access memory semiconductor device having write-interrupt write function
TW469700B (en) Analog synchronizing circuit for making external clock pulse signal synchronize with internal clock pulse signal
US8429438B2 (en) Method and apparatus for transferring data between asynchronous clock domains
KR100536598B1 (ko) 클럭활성화 시점을 선택하는 반도체메모리장치
US7193444B1 (en) High speed data bit latch circuit

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent