TW506054B - Method for planarizing dielectric layer - Google Patents

Description

506054 五、發明說明（1) 發明之領域 本發明係提供一種平坦化介電層的製作方法，尤指一 種可避免硼磷析出之平坦化介電層方法。 背景說明 删填石夕玻璃（borophosphosilicate glass, BPSG)是 一種含硼鱗的二氧化石夕（silicon oxide，SiO 2)，可分別 利用添加少許的含磷及含硼的化合物（如PU 3、B 2H # )在二 氧化石夕的化學氣相沈積（chemical vapor deposition， CVD)反應中形成硼酐（boric oxide, B 20 3)與構酸酐 (phosphoric anhydride, P 20 5)，與 Si 02— 起構成所謂的 BPSG。 此種BPSG沈積層的特性較一般二氧化矽沈積層的外觀 更為圓滑’且玻態轉變溫度（glass transition temperature)亦較低，約為850〜9 5 0°C左右。因此我們可 以藉著對BPSG/BPTEO S進行高溫的熱流（thermal flow)以 增進其表面的平坦性，進而降低BPSG/BPTE0S沈積層受到 晶片表面圖案起伏的影響。而且在經過接觸（c〇ntact)微 影飿刻等步驟後，通常會再進行BPSG/BPTE0S的第二度熱 流步驟，亦即回流（ref 1〇w)製程，以使BpsG/BpTE〇s沈積 層被ϋ刻的輪廓較為圓滑，以利於後續在蝕刻洞裡進行後

506054 五、發明說明（2) 續的金屬層濺鍍（sputtering)製程，形成接觸插塞 (contact plug)。故BPSG沈積已廣泛的應用於金屬製程前 之表面平坦化介電材料（dielectric material)上。 習知BPSG/BPTE0S沈積層在熱流過程中的降溫步驟容 易有硼磷摻質在沈積層表面析出侧磷酸（boron phosphate，BP〇4)結晶顆粒的問題，這些結晶顆粒極易使 < 金屬蝕刻後的金屬殘留物堆積在周圍而造成金屬線短路或 斷線。根據K· Ahmed以及C· Geisert之研究指出 （J·

Vac· Sci· Technol· A，Vol.10，1992)此種結晶之形成 機制是因沈積層形成後表面會吸收空氣中的水氣，使得沈馨· 積層内的硼磷摻質（Β 2〇 Γ P 2〇 〇與水分子反應，並經中間產 物侧酸（boric acid，Η 3B0 3)填酸（phosphoric acid， H3P04)而形成可溶性的帶水硼磷酸（βρ〇4· 3Η20)，此化合物 會溶解於水分子中形成摻質溶液（dopant solution)留存 於沈積層内，其反應方程式如下： B2〇3 + 3H2〇 — 2H3B〇3 P 20 5 + 3 H2〇 — 2H3P〇4 H3B〇3 + H3P〇4 -> BP〇4- 3H20(soluble) 而在9 0 Ot下，通入氮氣、氧氣或兩者之混合氣體進行高 溫熱流時，該等含有帶水硼磷酸之摻質溶液會向沈積層表 面擴散，然後水分子會在沈積層表面蒸發，並在沈積層表 面留下不溶於水的硼磷酸結晶。其反應方程式如下： βρ〇4· 3H2〇4 BP〇4(insoluble) + 3H20 个

第5頁 506054 五、發明說明（3) 然而硼磷酸結晶在9 0 0°C高溫熱流後並不分解或消 失。但是如果在熱流時通入氣體為氧蒸氣（即氧和水蒸 氣，oxygen steam)時，結晶缺陷消失。因為水蒸氣可使 帶水硼磷酸進行分解，再脫水後形成氣態B 20 3、P 20隨氧蒸 氣帶走，其反應方程式如下： 2ΒΡ04· 3H20(steam，9 0 0 〇C) — Β 20 3· 3Η20 + Ρ 20 5· 3H20 Β2〇3· 3Η20 + Ρ 20 5· 3Η20 -> Β2〇3 + Ρ2〇5 + 6Η20个 由上述研究顯示，結晶缺陷的形成與熱流時攜帶氣體有密 切相關。 另外，由 Μ· yoshimaru和 Η· wakamatsu的研究（J· Electrochem· Soc·，Vol· 143， 1 996 )亦顯示相同結果， 研究證明結晶顆粒係在降溫步驟析出，且結晶形成與熱流 爐管中的攜帶氣體（carrier gas)種類有關。 請參照圖一 ’圖一為不同攜帶氣體在沈積及熱流前後 表面硼磷析出與結晶析出之模式簡圖。如圖一所示， BPSG/BPTE0S沈積層在相同條件沈積後，高溫熱流時通入 ，氣帶走的沈積，中的含磷量較多，其次為氮氣氧氣混合 氣體’再其次為氧氣’而氧蒸氣所帶走的含硼及含磷量最 多。然而在降溫步驟結晶析出時，通入氮氣的狀況下所形 成之結晶顆粒最多，氮氣/氧氣混合氣體次之，氧氣形成 之結晶顆粒最少，而氧蒸氣則完全沒有結晶顆粒形成。

506054 五、發明說明（4) 由於存在於沈積層表面的硼在形成磷酸硼成核反應中 佔重要位置，故帶走沈積層中較多的含磷量的氮氣可較氧 氣、氮氣/氧氣混合氣體有較多之氣態的含磷化合物（P 20 5) 存於晶片間，在降溫步驟時會與沈積層表面的硼進行氣相 沈積反應形成磷酸硼，故氮氣將較氧氣與氮氣/氧氣混合 氣體析出較多侧磷酸結晶顆粒。而氧蒸氣由於會帶走大量 的含硼與含磷量，故沈積層表面的含硼量少，無法與氣態 中的P 2〇反應，而使結晶顆粒無法形成。 請參照圖二與圖二^圖二到圖三為習知技術在熱流步 驟通入氣體示意簡圖。一般習知技術在形成BPSG/BPTE0S 沈積層時，在高溫熱流步驟會通入氮氣、氧氣、氧蒸氣或 是氮氣/氧氣混合氣體作為熱流攜帶氣體（c a r r i e r g a s )。 如圖二所示，當使用氮氣、氧氣或氮氣/氧氣混合氣體 時，由於這些氣體帶走沈積層中的硼磷量少，因此沈積層 中所含的硼磷含量較多，BPSG/BPTE0S可有較佳的平坦 性，但在高溫熱流之降溫步驟後卻會析出大量的結晶顆 粒。如改用氧蒸氣作為攜帶氣體時，則可在降溫步驟時避 免硼磷酸結晶顆粒析出的問題，如圖三所示，然而由於在 高溫熱流時會帶走較多硼磷量使沈積層中硼磷量大量減 少，因此改用氧蒸氣作為攜帶氣體時，將造成較差的 BPSG/BPTE0S平坦化效果。

506054 五、發明說明（5) 發明概述

本發明提供一種平坦化半導體基底表面之介電層的方 法。本方法首先提供一半導體晶片之矽基底，並利用一化 學氣相沈積法（chemical vapor deposition，CVD)在半導 體基底表面形成一介電層。接著將半導體基底置入一具有 起始溫度之高溫爐管中並通入氧氣，再以一升溫速率將該 高溫爐管升溫至一熱流溫度，以使該半導體基底表面之該 介電層維持在該熱流溫度於一預定時間來進行一熱流 (Thermal flow)製程，完成平坦化。最後於該高溫爐管中 通入氧蒸氣（oxygen steam)，並以一降溫速率將該高溫爐 管降溫至一出管溫度。 本發明在高溫熱流過程中，在降溫前通入氧氣，因此 可在降溫前保持較多的硼礎量而使平坦度較佳，而在開始 降溫時通入氧蒸氣，以帶走較多的硼磷量，而避免硼磷析 出的問題。 發明之詳細說明

506054 五、發明說明（6) 請參閱圖四到圖八，圖四到圖八為本發明製作一可抑 制缺陷形成之介電層方法示意圖。如圖四所示，一半導體 晶片10包含有一矽基底（Silicon substrate)12以及複數 個主動區域（active area)14、1 6設於石夕基底1 2表面，複 數個淺溝1 8設於二相鄰主動區域1 4、1 6間以作為電性隔絕 (isolation)。兩閘極（gate)20、2 2分別設在主動區域 14、16中，源極（8〇111^6)24、2 6與沒極（〇113111)28、3 0分 別設於閘極2 0、2 2兩侧。 接著如圖五所示，利用SiH4( silane) /PH 3( phosph i ne ) /B 2H 6( d i borane )或是 TEOS _ (tetraethy 1 orthosi1icate) / 03 (ozone) / TMP (tri-Methyl-phosphate) /TEB(tri-ethyl-borate)以進 行一低壓化學氣相沈積（low pressure chemical vapor deposition，LPCVD)、常壓化學氣相沈積（atmospheric pressure chemical vapor deposition，APCVD)或是電漿 化學氣相沈積(plasma enhanced chemical vapor deposition，PECVD)反應，以於半導體晶片10表面形成一 厚度為400〜1 50 Onm之BPSG介電層32，且介電層32之硼磷 含量為3〜8wt%。隨後將半導體晶片1 〇被送入熱爐管内， 以8 5 0〜9 5 0°C的高溫使硼磷矽玻璃隨著晶片表面起伏的外 __ 觀形成變得平坦，以利後續微影蝕刻製程的進行。其中， 熱爐管以5°C / m i η的速率升溫至8 5 0〜9 5 0°C，並同時通入 10〜4 0 L/min氧氣以使BPSG/BPTEOS進行熱流1〇〜20分

第9頁 506054 五、發明說明（7) 鐘。 接著通入10〜40 L/m in的氧蒸氣並同時以2· 5°C /min 的速率將爐管溫度降回至80(TC，以完成BPSG/BPTE0S介電 層之高溫熱流步驟。請參照圖六，圖六為本發明在熱流步 驟通入氣體示意簡圖。如圖六所示，本發明在降溫步驟前 使用氧氣作為攜帶氣體，在降溫步驟後使用氧蒸氣作為攜 帶氣體。其中，在降溫步驟前使用氧氣僅為本發明之最佳 實施例，亦可通入氮氣、或氮氣與氧氣之混合氣體以取代 氧氣。 血 最後如圖七所示，進行一微影暨蝕刻製程 (photo-etching-process，PEP)，以於介電層 32中形成複 數個接觸洞（c ο n t a c t h ο 1 e ) 3 4、3 6以分別連接不同電晶體 之閘極2 0與汲極30。隨後進行BPSG介電層32的回流步驟。 由於以濺鍍法沈積的金屬層階梯覆蓋能力不佳，故再將晶 片送入8 0 0°C之熱爐管回流，以使蝕刻後的介電層輪廓變 的傾斜、平滑，如圖八所示，而方便後續金屬藏鍍的進 行。 本發明在進行高溫熱流時，係先於降溫步驟前使用帶 走硼磷含量最少的氧氣，以使介電層中保留足夠的硼磷含 量而可得到較佳的平坦化效果，而在進行降溫步驟時，則 使用攜帶硼磷能力較佳的氧蒸氣，以帶走晶片間的硼磷氣

第10頁 506054 五、發明說明（8) 體，避免硼磷酸結晶析出問題，進而有效解決 BPSG/BPTE0S結晶缺陷問題並保有BPSG/BPTE0S的平坦度。 相較於習知技術在降溫前後使用單一氣體的方法，本 發明在降溫前後利用不同氣體特性，以使BPSG/BPTE0S沈 積層能保有最佳平坦效果，且能避免硼磷結晶顆粒析出而 影響元件運作，因而能解決習知技術之問題。 以上所述僅為本發明之較佳實施例，凡依本發明申請 專利範圍所做之均等變化與修飾，皆應屬本發明專利之涵 蓋範圍。

第11頁 506054 圖式簡單說明 圖示之簡單說明 圖一為不同攜帶氣體在沈積及熱流前後表面硼磷析出 與結晶析出之模式簡圖。 圖二到圖三為習知技術在熱流步驟通入氣體示意簡 圖。 圖四到圖八為本發明製作BPSG/BPTE0S介電層之方法 與本發明在熱流步驟通入氣體示意簡圖。 圖示之符號說明 10 半導體晶片 12 碎基底 14、16 主動區域 18 淺溝隔離 20、22 閘極 24 〜26 源極 28、30 34、 36 汲極 插塞洞 32 介電層

第12頁

Claims (1)

1. 506054 六、申請專利範圍 1· 一種平坦化一半導體基底表面之一介電層的方法，該 介電層係利用一化學氣相沈積法（chemical vapor deposition，CVD)以形成於該半導體基底表面，該方法包 含有下列步驟： 將該半導體基底置入一具有起始溫度之高溫爐管中； 於該高溫爐管中通入氧氣，並以一升溫速率將該高溫 爐管升溫至一熱流溫度，以使該半導體基底表面之該介電 層維持在該熱流溫度於一預定時間來進行一熱流（t h e r m a 1 flow)製程，完成平坦化；以及 於該高溫爐管中通入氧蒸氣（oxygen steam)，並以一 降溫速率將該高溫爐管降溫至一出管溫度。 2 · 如申請專利範圍第1項之方法，其中該化學氣相沈積 法係為一低壓化學氣相沈積法（low pressure chemical vapor deposition，LPCVD)、常壓化學氣相沈積法 (atmospheric pressure chemical vapor deposition A PC VD )或電漿化學氣相沉積（plasma enhanced chemical vapor deposition, PECVD)° 3. 如申請專利範圍第1項之方法，其中該介電層係為一 硼填石夕玻璃（borophosphosilicate glass，BPSG)或一含 有硼、磷的四乙氧基矽烷 (borophospho-tetra-ethyl-ortho-silicate， BPTE0S)。

   第13頁 506054 六、申請專利範圍 4. 如申請專利範圍第3項之方法，其中通入該高溫爐管 中之該氧t；的氣體速率為1 0〜40 L/min，且該氧氣係用來 使該介電層保有較大的侧、填濃度，進而增加該介電層的 平坦度。 5. 如申請專利範圍第3項之方法，其中通入該高溫爐管 中之該氧蒸氣的氣體速率為10〜40 L/min，且該氧蒸氣係 用來帶走該介電層中部份的硼、磷，以避免該介電層發生 侧、鱗以及麟酸删（Boron Phosphate, B P 0 4)析出的現 象。 6. 如申請專利範圍第3項之方法，其中該介電層的硼、 峨濃度為3〜8 wt %。 7. 如申請專利範圍第1項之方法，其中該介電層之厚度 為 4 0 0〜1 5 0 0 nm 〇 8. 如申請專利範圍第1項之方法，其中該起始溫度與管 溫度係控制在8 0 0°C左右，而該熱流溫度為8 5 0〜1 0 5 0 QC。 9. 如申請專利範圍第1項之方法，其中該升溫速率係控制 在5°C /mi η左右，而該降溫速率則係控制在2. 5°C /mi η左 右0

   第14頁 506054 六、申請專利範圍 1 0.如申請專利範圍第1項之方法，其中該預定時間係控 制在1 0〜20分鐘左右。 11. 一種形成一介電層的方法，該方法包含有下列步驟： 提供一半導體基底； 利用一化學氣相沈積法（c h e m i c a 1 v a ρ 〇 r deposition, CVD)於該半導體基底表面沈積該介電層； 將該半導體基底置入一通入有氧氣且具有一起始溫度 的高溫爐管中； 以一升溫速率將該高溫爐管升溫至一熱流溫度，並使 該半導體基底維持在該熱流溫度於一預定時間，以對該介 電層進行一熱流（t h e r m a 1 f 1 〇 w)製程；以及 於該高溫爐管中通入氧蒸氣（oxygen steam)，並以一 降溫速率將該高溫爐管降溫至一出管溫度。 1 2.如申請專利範圍第1 1項之方法，其中該化學氣相沈積 法係為一低壓化學氣相沈積法（LPCVD)、常壓化學氣相沈 積法（APCVD)或電漿化學氣相沉積（PECVD)。 1 3.如申請專利範圍第1 1項之方法，其中該介電層係為一 硼磷矽玻璃（BPSG)或一含有硼、磷的四乙氧基矽烷 (BPTE0S)。 1 4.如申請專利範圍第1 3項之方法，其中通入該高温爐管

   第15頁 5Ό6054 六、申請專利範圍 中之該氧氣的氣體速率為10〜40 L/min，且該氧氣係用來 使該介電層Μ呆有較大的侧、f粦濃度，進而增加該介電層的 平坦度。 1 5.如申請專利範圍第1 3項之方法，其中通入該高溫爐管 中之該氧蒸氣的氣體速率為10〜40 L/min，且該氧蒸氣係 用來帶走該介電層中部份的棚、攝，以避免該介電層發生 硼、磷以及磷酸硼（B P 0 4)析出的現象。‘ 1 6.如申請專利範圍第1 3項之方法，其中該介電層的硼、 磷濃度為3〜8 wt %，且該介電層之厚度為40 0〜1500 nm ° 1 7.如申請專利範圍第1 1項之方法，其中該起始溫度與出 管溫度係控制在8 0 0°C左右，而該熱流溫度為8 5 0〜1 0 5 0 ° Ο 1 8.如申請專利範圍第1 1項之方法，其中該升温速率係控 制在5°C /m i η左右，而該降温速率則係控制在2 · 5°C /m i η左 右。 1 9.如申請專利範圍第11項之方法，其中該預定時間係控 制在1 0〜2 0分鐘左右。

   第16頁