TW503488B - Method for manufacturing a component having microstructure - Google Patents
Method for manufacturing a component having microstructure Download PDFInfo
- Publication number
- TW503488B TW503488B TW090111260A TW90111260A TW503488B TW 503488 B TW503488 B TW 503488B TW 090111260 A TW090111260 A TW 090111260A TW 90111260 A TW90111260 A TW 90111260A TW 503488 B TW503488 B TW 503488B
- Authority
- TW
- Taiwan
- Prior art keywords
- packaging material
- item
- protrusion
- component
- scope
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4251—Sealed packages
- G02B6/4253—Sealed packages by embedding housing components in an adhesive or a polymer material
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4255—Moulded or casted packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
503488 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明(1·) 本發明係關於一種製造一元件之方法,其中,在一具有 一微結構之物件上,設置至少一凸出超過該物件外封包表面 之凸起物,並於該物件上,壓鑄一能將該凸起物或該等凸起 物側面圍繞並覆蓋之、具流動性之封包材料,緊接著再將其 固化。 根據由 John Η· Lau,McGraw_Hill ( 1996)所著之“覆晶 技術”(Flip chip technologies) —書第 123 及 124 頁所述, 人們已知一前述之方法,其中該具有微結構之物件係一基 板,於其上之一平面製出多個由一焊料組成之凸起物,即所 謂足凸塊(Bump)。一半導體晶片被以下述方式配置於該等 凸起物之上,即該晶片平面係平行於該基板之表面。該半導 體晶片於其朝向基板之平面上具有夠電性連接點,其與該 等凸塊接觸,並因而產生與基板之電性連接。在該半導體晶 片貼覆於該基板上之後,在該半導體晶片及該基板間所形成 之中間空隙中填充-底膠,其係為一相對稀薄而流動性佳之 封包㈣,經由毛細管作用滲人該㈣體晶片與該基板間所 形成之中’隙中,而將其完全填充。其後另—封包材料被 灌注進去,直到整個半導體晶片被該封包材料所包覆。然 後該具说動性之封包材料被固化,藉以產生一固態之封包 膠體’如此即可提昇基板與半導體晶片間連接之機械穩 性。 然而該方法有其缺點,即只有在付出某種程度之代價 2,才有可能將其整合入一半導體製程中,因為和主該底膠 而要有特別之製造設備。此外,在選用一適當之底膠材料時 ‘紙張尺度適用㈣國家標準(CNS)A4規格(咖__χ挪公爱) -4_
·ί*ί ^-------—訂-----I I I — · (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 503488 A7 —' -------____ 五、發明說明(2·) — 也有所限制,因其必須具有-相對較低之黏度,以利於半導 體晶片與基板_成之中間空轉以發揮毛細f作用。此 外不利的疋,如果遠半導體晶片及/或該基板所圍成之中 間空隙之表面具有-表面結構,而該表面結構不適於或有困 難於使喊闕姐人該悄,麟該巾酸隙即可 形成殘留空洞或氣泡。 因此其存在—任務’即創造—前述_之方法,而其可 以用-簡單之方式製造—由封包材料所包覆之元件,其中, 該封包材制具有-到達祕件之電性及/或光學通路或一 供流體用之通路。 在了前述類型之方法中,本任務之解決方案在於,該封 包材料於目化後’將其聽物件較遠之表面加以舰,直到 該凸起物或該等凸起物局部暴露為止。 將該封包材料應用於一壓模程序中則是一可能且較有 利之方式’其使得辭電子類、光學類或微類齡件之製 造,可以使用現有之壓模設備並採用封包材料,如此該等用 以將底膠材料注入所需之製造設備即可以被節省下來。此種
製造方法因此得以利用應有之極低代價被整合入一半導體 製程或一微機械製程中。 K 有利的是,當封包材料被固化後,可以藉由蝕刻加以剥 姓,特別是經由電漿蝕刻。此方法能更佳的被整合入一半導 體製程中。 於本發明另一實施形式中,該封包材料於固化後係以機 械方式加以剥蚀’特別是指經由研磨方式。藉此,得以避免 本紙張尺度週用〒國國豕標準(CNS)A4規格(210 X 297公釐) ------------------- (請先閱讀背面之注意事項再填寫本頁) 503488 五、發明說明(3.) 孩冗件之不需剥韻之表面區域受到餘刻。 &構之有利《實施形式中之設計,包括,該具有微 …構捕件係—紐及/或絲之组件,特別是指-半導於 ίΐί—f晶片導板,此夕卜,其至少具有一由導電及/或ΐ ^材科所製<凸输,特別是指以凸塊及/或烊線之形式, 得以被黏附於件之可導f區及/或光雌區。該貫穿封 包材料之凸起物,因而得以在該組件之可導電區及Μ光活 性區與外部之電機及/或光學設備間形成-電性之及/或光學 之連接麟包材料之選用,則係根據該凸起物應用於導電 及/或導光之不同材料而不同。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 /於本發明之-有利實施形式中,在該凸起物局部暴露 後’將-與該凸起物接觸之電極層,及/或將一可與該凸起 物光I禺合之光學導波層,設置於該固化之具流動性之封包材 料上。該具有微結構之物件則可形成—轉體晶片,其具有 -電子運算線路,用以處理一經由該電極層所_得到之電 訊號,及/或供應-電壓於該電極層。該電極層可被設計成 數碼電容器,其具有梳狀而交錯連接之電_,以此種電極 層即可檢驗及/或刺激例如於電極上聚積之生物材料,例如 活體生物細胞。於該半導體晶片上也可設置一光學發射器及 /或接收器,其經由該導光凸起物與設置於封包材料表面上 之導波層形成光耦合。如此該元件即可例如被設計成光亮度 檢測器。 儿又 本發明之一特別有利之實施形式中亦有一種設計,於至 少-導電及/或導光之凸起物局部暴露後,在該位於電性及/ 503488 A7 員 費 五、發明說明(4·) i光學組件之固⑽包材料上,設置至少另—具有微結構之 私性及/或光學組件以形成一三明治形式之結構,在此種方 式中’該至少-導電及/或導光之凸起物與該於三明治形式 〜構中相對配置之組件之微結構上之導電區及/或光活性區 相互電性連結或光韓合。如此即有可能,將以不同技術製造 出之組件以簡單方式相互連結成一元件。例如,其中可能在 邊二明治形式配置元件巾至少有—為树化鎵或亞鱗酸姻 技術所製造之感測晶片,及例如可能具有—細層用以偵測 光線及/或磁場,而同時間,該三明治形式配置元件中之至 少另一元件係由較低成本之矽技術所製造,而且例如其可具 有一運算線路,以處理一藉由該感測晶片所偵測得到之信 在本發明之另一設計中,在該三明治形式配置中至少有 =組件為-半導體晶片,其具有—活性感測層,在該至少一 導黾及/或導光凸起物局部暴露後,其被配置在另一组件 上,使得其與其之感測層轉向背離該組件。該感測層因而得 以藉由該感測半導體晶片上背離該封包材料之平面侧提供 一待測介質易於接近達到,而同時,該感測半導體晶片之另 一平面側則設置供該等組件之電性及/或光學之連接。 於本發明之-特別有利之實施形式中亦有一種設計,即 該三明治形式配置組件中至少有一為具活性感測層之半導 體晶片,且該半導體晶片在該至少一導電及/或導光凸起物 局部暴露後,以其感測層朝向另一組件之方式,配置於另一 組件上。該感測層因而朝向該封包材科,並在此情況下緊連 <請先閱讀背面之注意事項再填寫本頁) -------It----
n _i_i I mmmMm I i. 本紙張尺度適用中國國家標準(CNS)A4規袼(210 X 297公釐) -7- 503488 經濟部智慧財產局員工消費合作社印製 A7 B7 _ 五、發明說明(5·) 其上,使其得以被完善賴以避免機械傷害。當該感測層用 以偵測磁場時,該感測層以具此種配置尚有另一優點,即在 該磁鐵與該感測層間產生-確定之最小距離,其&合該感 測層至感測層背離之半導體晶片背面之距離。於此應用中, 凛距離了藉由在製造遠半導體晶片時所採用之半導體晶片 製造技術之方法,極精確地調整。 在本發明之另-f施形式中,在該固化之封包材料中設 置開口此處係開口於該局邵暴露之凸起物上,其開口直 到位於其下祕微結構之物件之部份區麵露為止。剝蚀該 凸起物最好是藉由-化學反應來進行,特別是經由一腐敍 劑。該腐蝕劑被優先採用之原則係,其既不會侵蝕該封包材 料,也不侵蝕位於該封包材料下方具微結構之物件。此方法 尚可應用於,在一微機栗之外殼,於緊鄰該系室之外殼壁 上,開设用以輸送流體之輸入口及排出口。該等輸入口及排 出口同時得以在-更進―步之方法步驟中裝設f·。很明顯 地,以此種方法亦可在任一其他之微機組件中開設一開口。 於固化封包材料中開設之開口中,也可充填與該封包材 料不同之具流動性之附加材料,隨後並加以固化。該附加材 料可為例如一光學過濾材料,提供一位於該開口後之光感測 器及提供一位於該處之光源。 特別之優點為’當該具流動性之封包材料被壓注入壓鑄 模具内具微結構之物件上時,以及當在該固化封包材料上設 置開口後,將該附加材料壓注入同一壓鑄模具内之封包材料 上。此時,該被壓注入之附加材料之體積包含有之前被剝蝕 1^— ------^---------------- (請先閱讀背面之注音?事項再填寫本頁) 本紙張尺度適用中國國家標準格(21〇x297公羞) 發明說明(6·) 之固化封包㈣之體積,t_用來暴露該凸起物或該等凸 ^物,並包含餘凸起物或鱗凸起物上開口所去除之體 2 ’如此該元件將可具有如封包材料被繼之前之外形尺 其伽為,可享有節省―用以敎麵加材料之额 材模^、°、=’在某歸況下,甚絲可能在將該附加 =糧=_之上後,將該附加㈣之層厚度加以 ί小’/匕時,可將該附加材料背離該封包材料之-侧之整個 κ附加材料加以_ ’特別是可採用—種腐银劑。 尚有優點為,當該設計成半導體晶片之物件設置於 ’祕注該具流動性之封包婦,及必要時壓注附加 3在該麟模具之内型穴内為導線架之部份區域設 i ’且若#該導線架設置於該壓鑄模 二:’縣開口《輪廓周邊於壓鑄時係密封緊貼於該等導 、、泉架《邵份區域。之後該導線架之部份區域即不會有且流動 =材料及必要時之附加材料,並得·被 '•點’用財接孩具微結構而被設計解導體晶片之物 ^電性或電予線路。雜赫可以、軸—方研接於導線 ^性賴料议縣,與辭導體晶體 以下,將藉由圖式更進一步說明本發明之實施例。並中 邵份以較強化之圖式加簡示: ’、 圖一 -半導體晶片之剖賴,於其上之—平面爾製一形 成一凸起物之焊線, 圖二一賴—中所示之半導體晶片,於壓注—具流動 503488 A7 五、發明說明(7·) 封包材料後之剖面圖, 圖二如圖二所示之裝設電極層之後之設置圖, 圖四類似圖三之圖式,於該電極層上加設另一層, 圖五一電子感測元件之剖面圖, 曰 圖六至圖十-—電子元件之細圖,_示私同之方法 步驟,以及 圖十二一電子元件之剖面圖,其具有兩個以三明治形式上 下配置之半導體晶片。 訂 於用以製造整個以1標示之元件之一方法中,在一設計 成具有-軸積體電路之微結構2之轉體晶片之物^ 上,經由在祕件3之一平面侧上設置一洋線,以形成一凸 起物4。於圖—中即可看出,形成該凸起物4之洋線約垂直 設置於該物件3之延伸平面上,並且以其之任1凸出超過 該物件3之封包面及最高位置。鱗線以其鄭接該物件3 之尾端與祕件3之—電連接點5相細。雜件3之其他 連接點6 ’圖式中僅顯示其中之一,係以習知之方式經由焊 線7與被用來做為外部電性連接之導線架第—部份區域8 相連接。圖式中僅可看到該等第一部份區域8中之一該導線 架之另-部分區域9設置於該物件3之下方並將其撐起。該 導線架倾計成單件式,其中_份_ S及9雜由圖^ 中未顯示之接橋相互連接。 圖-所示之架構被置人—壓鑄模具,其至少由兩個於連 結處具有-關穴輪廓之砂餅所減,其並具有用於導線 木之硝伤區域8 l斗及/或通道之開口。然後將麟模具 本纸張尺度適用中國國家標準(CNS)A4規格_ϋ"_297公£ -10- 503488 A7 五、發明說明(8·) 閉合。此時。該開口之輪廓邊緣係密封緊貼於該導線架之部 份區域8上。於喊雜具之㈣穴中職由原即設計於該 壓鑄模具巾之麟道將—具流動性之封包材料1G灌入,复 即將該物件3包園起來(如圖二)。形成凸起物4之焊線^ ,面尺寸之決定’係根據#封包材料1G儒人時不會吹散 焊線。之後’該具流動性之封包材料1〇即被固化,例如經 由時效硬化、凝固作用及/或乾燥處理。 二 該壓鑄模具被打開之後,在與該物件3背離之封包材料 10又表面上,將該整個平面之材料加以鑛,直到該凸起 物4局部暴露為止(如圖三)。例如可經由將該封包材料⑺ 與一腐蝕劑接觸而剝蝕該封包材料10。在該凸起物4局部 暴露之後,於該固化之封包材料10上設置一與凸起物4具 電性接觸之電極層11。之後,該元件!重新再置入該壓轉 模具中,而於之前被剥蝕之封包材料10之部份體積,即經 由填充附加材料12至該壓鑄模具之内型穴(如圖四)。該附 加材料12可為與封包材料10相同者,或者亦可以應用一與 封包材料10不同之附加材料12。在該附加材料12固化之 後,蔹元件1即自壓鑄模具中被取出以利後續加工處理。在 其後之加工步驟中則根據習知之方式,該導線架之各個部份 區域8,於其與封包材料10背離之端緣相互連結之接橋逐 、被分離’並且該邵份區域8用以供電性之自由端則被彎折 成與該物件3之延伸面成90度角。 根據圖五所示之實施形式,在一具有用來當作感測信號 運算線路之微結構之半導體晶片所形成之物件3之電性連 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 0 n 1 n ----訂--- 五 發明說明(9·) 上長凸塊,即產生了凸起物4。該等凸塊係由-導電 ,㈣—轉贱―包含導電粒子 、甘口、、彡。如根據圖-至圖四之實施例所示,該物件3 八他之連接,點6 ,係經由焊線與一位於該物件S側之 ,架部份區域9相連接。然而亦可考慮其他之實施形式,其 ’焊線7可以料’或者可以凸制紅其 以取代坪線7。 於及等品塊製作完成之後,該具有凸起物4之物件以一 具流動性之封包材料1G加吨覆,其將麵性糊繞該且 有凸起物4之物件3。該封包材料1〇覆蓋於該物件,使直 覆蓋超過該凸起物4之遠離該物件3之自由端。於該封包材 料10固化讀,遠離該物件3之一侧之封包材料即被剥钱, 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 直到該等凸起物4於遠離該物件3之自由端暴露為止。此時 =了該封包材料10,在某些情況下,該等凸输4之自由 端區域也被剝姓’如此,該等凸起物4之自由端之表面將與 該封包材料10之相鄰表面共同形成一完整之平坦表面。/、 於該等凸_ 4局部暴露之後,根據_五所示之實施形 式’在該固化之封包材料10上設置一設計成半導體晶片之 組件13,使該組件13之電性連接點14與該物件3之凸起 物4相接觸。於該組件13之連接點14與該物件3之凸起物 4間之機械結合則採用覆晶技術之方法,例如經錯焊或黏 膠。 1 … 該連接點14係經由圖式中看不到之傳導線路,與一組 件13上被設計成磁場感測备之感測層15相連接。該感測層
503488 A7 五、發明說明(10.) lj可設計成例如—霍耳感測器(Hall_Sens〇r)或一磁阻感測 用。該組件13之基板16於應用於霍耳感測ϋ時,主要 疋由碎化鎵或亞瑪酸銦所製成,而應用於磁阻感測器時,則 由一電性隔離材料所製成,反之,物件3之基板17則可分 別使用另一種材料,例如矽。 於圖五中即可看出,該感測層15係設置於鄰接該組 件13=雙平面侧表面中之一。該組件13被如此定位於物件 3 ’使得該感’ 15朝向錄件3,使其-方面可藉由該物 件3 ’而另一方面可藉由該組件之基板16加以保護避免 機械傷害。該感測層15、經由該基板16,使其盘组件13上 遠離物件3之平面表面維持—目定之轉,而該距離於製造 、、且件13時,可藉由半導體製程麟之方法非常精確地加以 調整。 如於圖十二中即可看出,該組件13在凸起物4局部暴 露讀,亦可如此被定位於物件3之上,即 i己置於該組件13遠離該物件3上之-侧上。該組“具有 只楼觸機制19,其中之—端與感測層15相連接,而另一 ‘與该物件3之凸起物4相連接。 根據圖六_之實施例,在—騎成轉體晶片之物件 3上’孩物件可為圖式中未顯示之多晶片導板之一部份,設 置數個凸塊型式之凸起物4。其後,該物件3於—壓鱗模具 2以具,性^包婦10加以包覆,如同已於根據圖二 =《貫㈣式中所描述。如於圖七中即 料1〇包覆圍繞著該等凸起物4’並覆蓋其自由端。於該封 &紙張尺度刺巾關家標準(CNS)A4規; (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 -13 - 五 發明說明(11·) 包材料10固化後,其整個表面即被剥韻 遠離該物件3之尾端暴露為止(圖八)。]琢凸起物4 之後,為了將封包材料10上具有暴露凸起物區域之一 侧開設-開口 18,將該封包材料1G接觸—腐ϋ J物4之猶具广對封包材料10而言較大之腐辦:該 腐餘劑<選用’最好是其僅會絲凸起物4之 與該封包材料U)起化學反應。藉由__,凸起物^ 浦被_,4雜於其下方之物件3之部健域暴露為 止0 於根據圖九麻之實施形式中嗔應用了—種異方祕 刻法,其於垂麵該物件3之延伸面之方向上具有—較平行 面為大之腐解。然而,除了該異方性_法,也可應用同 向性働】>去,例如當該封包材料1〇可能浸飯不足時。 、在開設該等開口 18後,此時,該物件3係被該具流動 性(封包材料1G所包覆,於同—雜雜翻,於該封包 材料10上,壓注-與該封包材料1〇不同之具流動性之附加 材料12,之後並將其固化。如在圖十中即可看出,其填充 滿之前被剥蝕之封包材料1〇及凸起物4材料所佔之空間。 該附加材料12可以是例如光學透明及/或具導電性,同時, 藏封包材料可能是光學不透明及/或不具導電性的。該開口 18之底部上,該物件3可能具有一光學發射器及/或接收 詻。因此,整個產生出一元件,其具有一光學及/或電性之 入口以達到未封包之物件3上。 如於圖十一中即可看出,一位於附加材料12上遠離該 本紙張尺度顧中_豕標準(CNS)A4規格( χ 297公爱) -14- Α7 五、發明說明(12.) 叙,古切上之附加材料層,於該附加材料12固化後即 ^至可μ啦附加材料12僅殘留賴開口 18内止。此時 直到加材料12於細口 18内也有細皮剝蚀, 域處Γ 附加材料12僅存在-些於鄰近底板之區 之物於製造—元件1之方法中,在一具有微結構2 於丄t二製出;突出於該物件3之凸起物心之後’ 其圍繞至少二T=性之封包材料10’並加以固化, 於農n (物 以覆蓋。該固化之封包材料10 義::=痛件3之表面恤,直到至少-凸起物4局部 (請先閲讀背面之注意事項再填寫本頁) ▼裝 訂--------- 經濟部智慧財產局員工消費合作社印製
Claims (1)
- //隼7月7 θ修正./更正/補I六、申請專利範圍第90111260號專利案申請專利範圍修正本 經濟部智慧財產局員工消費合作社印製 • -種製造具有微結構元件⑴之方法,其於具有一微結 構⑵《物件⑶上,設置至少一凸出超過該物件⑶ 外封包表面之凸起物⑷,並於該物件(3)上,設置一 種圍繞及«於該凸起物或該等凸起物⑷之侧面之且 流動性之封包材料(10),隨後將之固化,其特徵為,該 封包材料(10)於固化後,在其遠離該物件⑴之表面 被剝姓L纟凸起物或該等凸S物⑷局纟曝露為止。 2·根據申請專利範圍第1項所述之方法,其特徵為,該封包 材料(10)於固化後藉由触刻所剥姓,特別是經由電漿名虫 刻。 3·根據申請專利範圍第丨項所述之方法,其特徵為,該封包 材料(10)於固化後以機械方式加以剝蝕,特別是經由研 磨加工。 4·根據申請專利範圍第丨項所述之方法,其特徵為,該具有 微結構(2)之物件(3)係一電性及/或光學之組件,特別 是一半導體晶片或一多晶片導板,且至少有一凸起物,以 一導電及/或導光之材料,尤以一凸塊及/或焊線之型式, 設置於該組件上之一可導電區及/或光活性區上。 5.根據申請專利範園第1項所述之方法,其特徵為,於凸起 物(4)局部暴露之後,在該固化之封包材料(1〇)上安 置一接觸該凸起物(4)之電極層(11 ),及/或一可與該凸 起物(4)光耦合之光學導波層。 (請先閱讀背面之注意事項再填寫本頁) -------^---- - - ---- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -16 -經濟部智慧財產局員工消費合作社印製 A8 B8 ^___— —_D8 六、申請專^ -- 6·根據申請專利範圍第4項所述之方法,其特徵為,於至少 導電及/或導光之凸起物(4)局部暴露之後,在該固化 之位於該電性及/或光學之組件上之封包材料(1〇)上,以 二明治形式設置至少另一具微結構之電性及/或光學之組 件(13),在此種方式中,該至少一導電及/或導光之凸起 物(4)與該於三明治形式結構中相對配置之組件(13) 之微結構上之導電區及/或光活性區相互電性連結或光耦 合。 7·根據申請專利範圍第4項或第6項所述之方法,其特徵 為,在該三明治形式配置中至少有一組件(3、13)為一 半導體晶片,其具有一活性感測層(丨5),在該至少一導 電及/或導光之凸起物(4)局部暴露後,該半導體晶片被 配置在另一組件(13、3)上,使得其與其之感測層(15) 轉向背離該組件(13、3)。 •根據申清專利範圍第4項或第6項所述之方法,其特徵 為’在該三明治形式配置中至少有一組件(3、13)為半 導體晶片,具有一活性感測層(15),在該至少一導電及/ 或導光之凸起物(4)局部暴露後,該半導體晶片以其感 測層(15)轉向另一組件(13、3)之方式,配置於另一 組件(13、3)上。 9·根據申請專利範圍第1項所述之方法,其特徵為,在該固 =之封包材料(10)中設置一開口(18),同時該局部暴 路之凸起物(4)被剝蝕,直至該具有微結構(2)之物件 (3)位於其下方之邵份區域暴露為止。 (請先聞讀背面之注意事項再填寫本頁)-17- 503488 A8 B8 C8 D8申請專利範圍 1〇.==_第9項所述之方法 材料⑽中之開口⑼… (請先閲讀背面之注意事項再填寫本頁) 材枓(10)不同之、具流動性之附加材料 後將該附加材料(12)固化。 並於八 11·根據t料·_ 1G顿狀祜 ⑵讀件⑶上’並於固化封包材料(10)中設置開 口⑼之後’在同—壓鑄模具内,於該封包材料 上灌注該附加材料(12)。 η.根射料纖圍第u爾述之料,其特徵為,在該 附加材料(12)壓鑄於該封包材料(10)上之後,該附加 材料(12)之層厚度被減少,即在該附加材料(12)遠離 該封包材料(10)之一侧上,將該附加材料(12)全平面 式地加以剝蝕,特別是藉由一腐蝕劑加以剥蝕。 經濟部智慧財產局員工消費合作社印製 13·根據申請專利範圍第1項所述之方法,其特徵為,該設計 成半導體晶片之物件⑶係配置於—導線架上,並經由 遠具氣動性之封包材料(10)及必要時之附加材料(U) 加以封包,且在該壓鑄模具之内型穴内為導線架之部份區 域(8)設計受料及/或通道之開口,且該導線架設置於該 壓鑄模具内,使得該等開口之輪廓周邊於壓鑄時,係密封 緊貼於該等導線架之部份區域。 -18
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10023539A DE10023539B4 (de) | 2000-05-13 | 2000-05-13 | Verfahren zum Herstellen eines Bauteils |
Publications (1)
Publication Number | Publication Date |
---|---|
TW503488B true TW503488B (en) | 2002-09-21 |
Family
ID=7641961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090111260A TW503488B (en) | 2000-05-13 | 2001-05-11 | Method for manufacturing a component having microstructure |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE10023539B4 (zh) |
TW (1) | TW503488B (zh) |
WO (1) | WO2001088975A2 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10302007B4 (de) * | 2003-01-21 | 2006-09-07 | Leuze Electronic Gmbh & Co Kg | Optischer Sensor |
CN101252155B (zh) * | 2008-03-14 | 2010-10-13 | 厦门大学 | 多晶硅太阳能电池织构层的制备方法 |
CN104730656A (zh) * | 2015-04-01 | 2015-06-24 | 苏州旭创科技有限公司 | 光模块及其制造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2531302A1 (fr) * | 1982-07-30 | 1984-02-03 | Xerox Corp | Procedes de formation d'un circuit electrique a haute densite et d'elements d'interconnexion pour le circuit |
JPS60113950A (ja) * | 1983-11-25 | 1985-06-20 | Hitachi Ltd | 半導体装置 |
IT1186165B (it) * | 1985-12-20 | 1987-11-18 | Sgs Microelettronica Spa | Dispositivo a semiconduttore di tipo eprom cancellabile con raggi ultravioletti e suo processo di fabbricazione |
JPS6333851A (ja) * | 1986-07-28 | 1988-02-13 | Matsushita Electric Works Ltd | Icパツケ−ジ |
US4955523A (en) * | 1986-12-17 | 1990-09-11 | Raychem Corporation | Interconnection of electronic components |
JPH01300530A (ja) * | 1988-05-30 | 1989-12-05 | Nissan Motor Co Ltd | 半導体素子実装体の製造方法 |
JPH04217375A (ja) * | 1990-12-18 | 1992-08-07 | Sumitomo Electric Ind Ltd | 半導体装置とその作製方法 |
JP3189799B2 (ja) * | 1991-08-23 | 2001-07-16 | ソニー株式会社 | 半導体装置の製造方法 |
JPH05203522A (ja) * | 1992-01-23 | 1993-08-10 | Mitsubishi Electric Corp | モールドパッケージ半導体圧力センサおよびその製造方法 |
FR2704690B1 (fr) * | 1993-04-27 | 1995-06-23 | Thomson Csf | Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions. |
KR970005706B1 (ko) * | 1994-01-24 | 1997-04-19 | 금성일렉트론 주식회사 | 고체촬상소자 및 그 제조방법 |
JPH07307409A (ja) * | 1994-05-12 | 1995-11-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3449796B2 (ja) * | 1994-08-18 | 2003-09-22 | ソニー株式会社 | 樹脂封止型半導体装置の製造方法 |
KR100386061B1 (ko) * | 1995-10-24 | 2003-08-21 | 오끼 덴끼 고오교 가부시끼가이샤 | 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임 |
JP3209119B2 (ja) * | 1996-07-30 | 2001-09-17 | 松下電工株式会社 | 圧力センサ |
US5848214A (en) * | 1997-07-16 | 1998-12-08 | The United States Of America As Represented By The Secretary Of The Air Force | Optically-guiding multichip module |
FR2768262B1 (fr) * | 1997-09-05 | 2000-07-13 | Matra Marconi Space France | Boitier a microcircuit integre et procede de montage de microcircuit integre |
JP2000058569A (ja) * | 1998-08-06 | 2000-02-25 | Sony Corp | 半導体パッケージの形成方法 |
-
2000
- 2000-05-13 DE DE10023539A patent/DE10023539B4/de not_active Expired - Fee Related
-
2001
- 2001-05-04 WO PCT/EP2001/005040 patent/WO2001088975A2/de active Application Filing
- 2001-05-11 TW TW090111260A patent/TW503488B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE10023539B4 (de) | 2009-04-09 |
WO2001088975A3 (de) | 2002-06-20 |
WO2001088975A2 (de) | 2001-11-22 |
DE10023539A1 (de) | 2001-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7011251B1 (en) | Die down multi-media card and method of making same | |
CN102659069B (zh) | 具有至少一个mems组件的部件及其制造方法 | |
EP2187435B1 (en) | Electronic component | |
TWI278178B (en) | Piezo-electric oscillator and method of manufacturing the same | |
TWI233680B (en) | Package for mounting a solid state image sensor | |
TW486920B (en) | Electric circuit device and method for making the same | |
TW200901435A (en) | Apparatus for packaging semiconductor devices, packaged semiconductor components, methods of manufacturing apparatus for packaging semiconductor devices, and methods of manufacturing semiconductor components | |
CN107004661B (zh) | 具有嵌入式桥接互连件的半导体封装 | |
CN104779221A (zh) | 指纹识别模组封装结构、制备指纹识别模组封装结构的方法以及电子设备 | |
TWI613782B (zh) | 半導體裝置 | |
TW200926363A (en) | Semiconductor device, lead frame, and microphone package therefor | |
TW200824090A (en) | Integrated circuit package system employing bump technology | |
CN103311222A (zh) | 半导体封装件及其形成方法 | |
US11501553B2 (en) | Cost-efficient fingerprint sensor component and manufacturing method | |
TW503488B (en) | Method for manufacturing a component having microstructure | |
JP2002110121A (ja) | 電池パック | |
KR101868760B1 (ko) | 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈 | |
US11655143B2 (en) | Semiconductor component and method for producing same | |
CN204558444U (zh) | 指纹识别模组封装结构以及电子设备 | |
JP2003282609A (ja) | 指紋認識用半導体装置及びその製造方法 | |
US20110108966A1 (en) | Integrated circuit packaging system with concave trenches and method of manufacture thereof | |
JP2007019154A (ja) | 半導体装置及びその製造方法 | |
JP2005026282A (ja) | 電子装置 | |
JP2009016711A (ja) | 樹脂封止型半導体装置 | |
JPS6084845A (ja) | 封止半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |