TW502362B - Semiconductor device capable of detecting defects of gate contact - Google Patents

Description

502362 五、發明說明（1) 本發明係有關於一種檢測缺 種具有檢測閉極接觸窗缺陷之功能的；；體Π有關於〆 在不斷提高積體電路的包裝密： 求下，半導體製程的控制是必須非 2二“尺寸的： 之間的對準誤差、各個元件之間的不同圖if 的元件等進物設備以及製造 當’以及形成元件的功能是否健全等Π:控制是：^ 操作狀況以及產品品質。 1旱握製程設備 ” ΐΐ體電路持續縮減尺寸以提高積集度時，缺陷之容讀 心度亦IW之下降，因此若欲提升製程之良率，必 缺陷改善工程。整體而言，良率越高，缺陷密;氏乂 =求確定積體電路之缺陷情形，一般會於特“段實施 目前，半導體製程的偵測一般是藉由光學原理測量缺 陷、薄膜厚度等等參數，然而由於光學設備的限制，對、 微米製程來說，解析度以及準確性是不足的，所以習知: 測試方法並不理想。 有鑑於此，本發明提供一種具有及時檢测閘極接觸窗 缺陷之功能的半導體裝置，用以電性測試偵察出半導體 置的缺陷。 ~ ~ 本發明之另一目的為提供一種可使用一般製程製造具 有上述功能之半導體裝置。 本發明之另一目的在於提供

0593-6610，nVf ；90028 ;Phoebe. ptd 第4頁

、發明說明（2) =偵测功效之半導體裝置，可正確偵測出閘極接觸窗之缺 迷之ΐ ί明之又一目的在於提供一種高敏感度以及偵測快 、d方法，可正確偵測出閘極接觸窗之缺陷。 再者，形成閘極接觸窗的製程中，包括 潔等步驟’而上述步驟使用的設備例如有二 等Γ比ί ΐ機（stepper)、蝕刻機、蝕刻槽（wet sink)等 況。 5由本▲發明之债測裝置測試上述設備的操作狀 之功ΚΐΐίϊΓ ίί:之具ί檢測閉極接觸窗缺陷· 體其广導體f 其包括：一半導體基底’且該半導 於ς ^上形成一氧化層；一具有間隙壁之帶狀閑極，形 化二^層上而圍繞該半導體基底，且該帶狀閘極被圖牵 2將該半導體基底隔離成電性不相接之兩區；以Ϊ圖= 成於該半導體基底除了該帶狀閘極之外的區域導 ，者，本發明亦提供偵測閘極接觸窗缺陷之方 法^將如具有檢測閘極接觸窗缺陷之 = 狀閑極相隔之導電層分別接地以及施加4 = 測電流是否產生。 电壓並檢 本發明之具有上述功能的半導體 · ’其中Η代表帶狀閘極，⑽導電層。^了所示· ί導結構，第2圖係顯示第1圖中沿著A:A ::面該 θ其中50為半導體基底，40為氧化層，20為導電舞 為閘極周圍的間隙壁。第3圖則顯示第i圖中沿著二的而 〇593-6610TWf；90028;Phoebe.ptd 第5頁 502362 五、發明說明（3) 剖面圖。該帶狀閘極除了圍 須將半導體基底隔離為兩個互 ^導體基底以夕卜，亦必 形成之閘極有缺陷而導致短路電區域，因此當 性㈣因問極兩側的區域之間的導于行電 成兩個別=，只要能將基板分隔 形。該帶狀閉極係由多以構：可=圖 ，例如鎢等。 亦可為其他導電金屬 再者’用以填入本發明之半導 的材料係為鎢金屬或多晶，夕。而該極之間 側之間隙壁為選自氮化矽等之絕緣：料。…狀閘及兩· 根據本發明之半導體裝置’由於該半導體裝 閘極分成電性相離之兩區， 帶狀 有缺陷甚& ，膝、生+„此如果在形成閘極接觸窗時 々二產生將""成路現象。此時，藉由分別接地以《 靶加一特定電壓於該半導體裝置兩侧之被 也以及 :電層，將可測得該半導體裝置是否有 ：：= 成本發明。 土因而達 為了讓本發明之上述目的、特徵和優點更明 下文特舉出較佳實施例，並配合所附圖示’作詳細如 下· 圖式簡單說明 第1圖係顯示本發明之半導體裝置的上視圖。 第2圖係顯示第1圖中沿著a - A的剖面圖。 第3圖係顯示第1圖中沿著b - b的剖面圖。

0593-661OTWf；90028;Phoebe.p t d 第6頁 502362

第4圖係顯示本發明之半導體裝置的另一範例。 第5a〜5d圖係顯示本發明之半導體裝置之製程剖面圖 符號說明] 20〜導電層； 4 0〜氧化層； 11 0〜閘極； 1 3 0〜間隙壁； 150〜半導體基底 1 〇〜閘極； 3 0〜間隙壁； 50〜半導體基底 1 20〜導電層； 140〜氧化層； 實施例 明參閱第5 a〜5 d圖，其顯示本發明之實施例中，半導 體裝置之製程剖面圖。 、首先，參照第5a圖，提供一個形成有氧化層140之半 T體基底150。接著’以一般習知方法在該氧化層14 二極11〇 ’並圖案化成如扪圖所示般的圖形而將 底ίΪ成電性不相連的兩㊣。該形成閘極的步 驟中’使用的半導體製造設備包括⑽反㈣，用步 該閘極材料，肖閘極材料並無特別限制，；r :積

閘極的材料。巾該帶狀閘極的圖案化係 U 狀閘極的圖案’此時’使用的設 先罩疋義該▼ 接著以蝕刻機進行蝕刻。第5b圖传題(，機（stePPer); 圖。 固1Μ不上述步驟的剖面 接著，以一般習知方法形成絕緣 ^ 圍’並回#刻（back etch)而形成‘赞口 '於5亥▼狀閘極周 t成如第5c圖所示之間隙壁

0593·661OTWf;90028;Phoebe.p t d 第7頁 502362 五、發明說明（5) 1 3 0。此步驟使用的設備有飯刻機以及餘刻槽（w e f s i n k ) ο 最後如第5d圖所示，在該半導體基底除了該帶狀閘極 區域之外以化學氣相沉積（CVD)形成導電層，該導電層係 選自複晶矽或鎢等的導電材料。 完成上述步驟之具有即時檢測閘極接觸窗缺陷之功能 的半導體^置，可接著在被帶狀閘極隔離之導電層上分別 接地以及施加一電壓，若有閘極接觸窗缺陷導致的短路現 象，將可測得電流流通，因而達成本發明。

雖然本發明已以一較佳實施例揭露如上，然其並非用籲 在不脫離本發明之精 飾，因此本發明之保

Claims (1)

1. 502362 六、申請專利範圍 1 · 種具有檢測閘極接觸窗缺陷之功能的半導體努 置，該半導體裝置包括： 、 /半導體基底，且該半導體基底上形成一氧化層； 一具有間隙壁之帶狀閘極結構，形成於該氧化層上 園繞該半導體基底，且該閘極結構圖案化而將該半導= 底隔離成電性不相接之兩區；以及 ^ 一導電層，形成於該半導體基底除了該帶狀閘極纟士 之外的區域。 2 ·如申請專利範圍第1項所述之具有檢測閘極接觸窗 缺陷之功能的半導體裝置，其中該間隙壁係選自絕緣材料《 〇 3 ·如申請專利範圍第1項所述之具有檢測閘極接觸窗 缺陷之功能的半導體裝置，其中該間隙壁為氮化矽。 4·如申請專利範圍第3項所述之具有檢測閘極接觸窗 缺陷之功能的半導體裝置，其中該導電層為複晶矽或鎢金 屬。 5 · —種偵測閘極接觸窗缺陷之方法，該方法是在如申 請專利範圍第1項所述之具有檢測閘極接觸窗缺陷之功能 的半導體裝置中以帶狀閘極相隔之導電層分別接地以及施 加一電壓而檢測電流的產生。 I

   0593-661〇TWf；90028;Phoebe.ptd