TW494633B - A frequency-divided circuit free from generating glitch while switching the divisors - Google Patents
A frequency-divided circuit free from generating glitch while switching the divisors Download PDFInfo
- Publication number
- TW494633B TW494633B TW090105244A TW90105244A TW494633B TW 494633 B TW494633 B TW 494633B TW 090105244 A TW090105244 A TW 090105244A TW 90105244 A TW90105244 A TW 90105244A TW 494633 B TW494633 B TW 494633B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- signal
- aforementioned
- pulse
- divisor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
五、發明說明(1) 【發明領域】 „ 本發明係關於除頻電路,特別是關 輸出信號產生假信號(glitch)之除頻電=切換除數時免於 【習知技術】 除頻電路係用來將高頻脈衝除以一 所需之低頻脈衝,以提供其他電路使,數後,輸出 換除數之除頻電路,因沒有—疋,一般可切 之時機,而造成在切換除數時,產來 eye⑷之輸出;Ϊ J ;必提供5〇%責任週期(duty 【發使伸錢頻電路之應用受到限制。 有蓉於上述問題,本發明之 時免於假信號產生之除頻電路。 棱夂—種切換除數 本發明之另一目的是提供一種具偵 — 當時機改變除數而免於假信號產生之除頻精以在適 免於供-種除數可為奇數與偶數且 為達成n 責任週期為50%之除頻電路。 ::頻電路包含1頻電路模組號產生 f電路模組收到切換除數之信號後,隨即°當閃 二之輸出脈衝的輪出狀態',並在適當時機(例:除頻電路模 ^的狀態)時,將控制信號致能,使輸出脈衝伴H脈衝 控制诮號致能時新的除數資料閂鎖於一广 五、發明說明(2) 在上述動作f ^ : 2住之除數資料給除頻電路模组。並 組係根據問:ΐ;;::;:,之致能。而除頻電路模 呌鉍 ^ 棋組所提供之除數資斜推―在; ^輸出除以該除數資料之輸出脈衝。> 考脈衝之 L貫施例】 以下參考實施例說明本 生之除頻電路之實施例。 換除數¥免於假信號產 =參考圖1,係顯示本發明切換除數 生之除頻電路的方塊圖。如哕 队免於假仏唬產 問鎖電路模組10以及一除頻;:’除頻電路1包含-係接收切換作於,拍卢於山,杈,、且20。’閂鎖電路模組1 0 態時(例如狀°能〇\媒枇雨出脈衝CLK一0υτ的狀態為預設狀 :緣時將欲切換之除數資料問鎖住,之後再解心考制信τ 號。除頻電路模組20即根據除數資料,即選擇信 MUX—SEL以及奇偶數信號,對參考脈衝cu—ιν進y 。 且除頻電路模組20在收到控制信號後,會將反哭 持在預設值。因此’在進行除數切換時,輸出脈衝“呆 CLK—OUT不會產生假信號。 圖2顯示圖1所示之問鎖電路模組1〇之控制方塊圖。如 鑲圖所示,閂鎖電路模組1 〇包含一切換信號閂鎖單元1 ^、 閂鎖啟動單元12、閂鎖暫存器13、以及回復單元14。切換 信號閃鎖單元11係接收切換信號,並在切換信號致能時輸 出閂鎖啟動信號。因此,切換信號可以為任意長度之脈衝 494633 五、發明說明(3) (pu 1 se),而不會影響唪數切換程序。當然,若切換信號 之脈衝長度調整好,亦可不需要切換信號閂鎖單元丨j。 CLK_0UT的狀態保持不變,並於下一個參考脈衝時致能閃 鎖信號。閂鎖暫存器1 3在接收到致能之閂鎖信號後,將欲 切換之除數資料閂鎖住。閂鎖住之資料即輸出至除頻電路 再者,閂鎖啟動單元1 2係接收閂鎖啟動信號,並偵測 輸出脈衝CLK一OUT之狀態變化。當閃鎖啟動信號被致能 (assert)且輸出脈衝CLK-0UT之狀態為預設狀態時,例如 狀態0 ’該閃鎖啟動單元1 2輸出一控制信號,使輸出脈衝 模組。而回復單元14則在接收到閂鎖信號後,於卜一個參 考脈衝時輸出一回復信號,藉以將切換信號閂鎖單元丨丨之 狀態回復到初始狀態,以等待下一次之切換信號。 圖3顯示閂鎖電路模組丨〇的一種實施電路。該實施 是預設輸出脈衝CLK —OUT之狀態為〇時進行除數資料切換。 如該圖所示,切換信號閂鎖單元丨丨可利用一正反哭 (flip-fl〇P)lll實施。閃鎖啟動單元12則由正反^21、 及閘(AND GATE)122、反向哭 123、i9/i
ΓΑΤ^19. 丄汉向〇〇1以124、以及或閘(〇R GATE) 125所構成。當正反器ln由切換 1 Η Φ ^ΓΤ V ΠΤΤΦ 就觸發使Q輸出為 1且輸出脈衝CLK — 0UT之狀態為0時,或閘125 之控制信號。該控制信號會送至除頻電路=出♦二,7 衝CLK — 0UT的狀態保持為〇。同時 / 20使輸出脈 1 ^ ^ 99 on 茨1工制k唬經過反向器 123輸入至及閘122。因此及閘122之輸出 正反器1 2 1之D輸入端。在此狀態下,下一個、、、 别入至 CLK—IN的正緣即會使正反哭12ι之〇仏山乡考脈衝 便正反之Q輸出端輸出狀態」,而
五、發明說明(4) 產生致此之閂鎖彳s號。該問鎖信號亦同時輸人至正反器 。其次,回復單元14是由正反器141以及反向器142所 構成。當閃鎖信號致能時(即為】狀態),再下一個參考脈 ^CLK IN的正緣即會使正反器141之9輸出端輸出狀態1。 =的信號經過反向器142反向後,即形成低態動作之 復信號即可將正反器111之狀態清除,同 钵$ ^ 制仏唬,進而使正反器121與141的0輸出在後 Ϊ 觸發下被清除。當控制信號解: 此,根據上述之電^ 除數信號重新計數。因 CLK — OUT之狀態保持為〇 ^電路模組1 〇僅會在輸出脈衝 信號產生。 .....^進仃除數切換動作,可防止假 該圖=示除 ;模™塊圖。如 數單元22、一多工哭以、一 脈衝輸出單兀21、一計 重置控制單元25。^輸2數脈衝調整單以4、以及-多工器23輸出之作辨 j出早兀21係根據奇偶數信號以及 元22則提供不同言^基出脈衝。而計數單 6、除8等等,並奸屮 口十數脈衝,例如除2、除4、除 號提供其中一種4數美二==23 °多卫器23則根據選擇信 而奇數脈衝調整單_ 叶數脈衝至脈衝輸出單元21。 信號至重置控制單=25哥在除數信號為奇數時,提供控制 號、控制信號、除數味而重置控制單元25是根據重置信 信號來產生脈衝輸出^=及奇數脈衝調整單元24之控制 35早仙以及計數單元22之重置信號。 494633 五、發明說明(5) --- 仰—圖5顯示除頻電路模組2〇的—種實施電路,。脈衝輸出 皁兀21疋由正反器211、或閘212、反向器213與緩衝器214 所構成。反向器213將多工器23之輪出反向,並傳給或閘 212。或閘212接收反向器213之輸出信號以及除數信號, 並輸出至正反器211的D輸入端。正反器21“^輸出端的俨 號,由一緩衝器214輸出,即所謂之輸出脈衝CLK—〇υτ。& 數早兀22由正反器221、222與223所構成,當然其正反器 =數量根據所需要之除數大小而定。本實施例之除數最大 二8、’、即除數為2-8的整數。正反器221、222與223之連接 气為串接方式’即正反器221接收正反器211的輸出,正 ^器222接收正反器221的輸出,以及正反器223接收正反 态222的輸出。而且,每個正反器211'221、222與223係 由參考脈衝CLK一IN正緣觸發,且Q輸出端的訊號均連接至 多工器23 。 夕工器2 3係根據選擇信號來選擇其中一個正反器之輸 ^作為該多工器23之輸出。奇數脈衝調整單元24係由正反 斋2、41與反向器242所構成。正反器241以多工器23之輸出 作為D輸入端之信號,且q輸出端之信號經由反向器2 4 2輸 出至重置控制單元25。同時該正反器241是由參考脈衝 CLK〜IN之負緣所觸發。再者,重置控制單元25由反向器 251、或閘2 52以及及閘253與254所構成。及閘254接收重 置信號以及閂鎖電路模組之控制信號,並輸出至計數單元 22與調整單元24,作為正反器221、222、223與241之重置 化號。而及閘253接收及閘254以及或閘252的信號,並輸
五、發明說明(6) 出至脈衝輸出單元21,作為$ q w 閘252係接收反向器242以及經之重置信號。而或 信號,並輸出至及閘253。 向1§ 251反向之奇偶數 當除數資料為偶數時, 整單元24則沒有作用。該除镅^ ,路模組20之奇數脈衝調 以及奇數脈衝調整單元24二^,路模組20即根據除數資料 出脈衝。由於除頻電路模^f來產生除以奇數除數之輸 制脈衝輸出單元21的動作,吏用一奇數調整單元24來控 與偶數值的除頻信號,且主/此本發明可提供除以奇數值 以下參考圖6至圖8說二週,期為5〇%。 圖6顯示⑽電路模組1Q圖3 ^圖5之電路的動作時序。 至除3狀態之時序圖。如誃〇 —作’以及從除2狀態變更 轉為1時,正反器1 2 1之q輪:所不,當重置信號於七1,,時間 能。此時除2之除數資料被^閃鎖信號)在t2n時間被致 給除頻電路模組20。在此间主貞於閂鎖暫存器1 3,並提供 脈衝CLK一OUT之狀態亦保掊° 7,由於控制信號為0,輸出 經反向器U2的回復信號:接著,f反器"I之Q輪出 器111之Q輸出在t3”時間變日才間被低態致能,使得正反 間變為1。因此,除頻電’同時控制信號亦在t3,,時 t4n時間)開始產生除2之衿、組20在下一個參考充脈衝(即 與1 41亦分別在t4,丨盥t5丨丨^ 士脈衝CLK —〇UT。而正反器1 21 其次,說明切換除數之^嶋 前,必須先輸出除數資料,$序。首先在產生切換信號之 變更為3,亦即奇偶數資+句如在士 6時間除數資料由2 、料為1,而選擇信號亦為】。當在 494633 五、發明說明(7) ty時間產生切換信號時,正反器丨丨! 輸出 '變為i。 時由於輸出脈衝CLK —OUT之狀態為1,故控制信號仍保 且正反器m的D輸入為〇。接著,在t8,,時間輸出脈衝 — OUT變為〇後,控制信號亦被低態致能, 衝CLK —OUT保持為〇的狀態,且正反器121的])輸入=脈 !門:ί;二個丄考脈衝(t9"時間)時’正反器121之卩輸出 1唬)被致此,此時輸出脈衝CLK一ουτ仍保持為〇之 L。此時除3之除數資料被閂鎖於閂鎖暫存器丨3, 給除頻電路摸組20。接著在tl〇"時間,正反器141之^^出 被致能’ 吏回復信號變為〇。而正反器U1亦在ti〇”時間被 =言號清除後Q輸出變為〇 ’同時控制信號亦在ti〇"時間 二二=t,除頻電路模組2〇在下一個參4脈衝(tl1"時 "^ ° 除3之輸出脈衝CLK — 0UT。而正反器121盥141 亦为別在til,,與tl2"之時間被清除。 /、 匕’由圖6即可清楚了解到,閃鎖電路模組"只有 在輸出脈衝CLK OUT變ΑΠ夕灿能η士 j/ &屮W ΙΓΜ β Λ㈣悲時才會進行切換,以確保 輸不會突然由1變為〇,而產生假信號。 沾眭良者ί參考圖7 ’說明除頻電路模組2〇進行除2之動作 ϊ 除數為偶數2,因此奇偶數信號設為〇,且選 信號於U時父前使,已工將T反輸4,反器211的輸出。重置 輸出重置n將/反 =、221、222、223與 制,控制信號在^時間才者韓Λ 電路模組10的控 221、222、223 盘 241 在 因此正反器 211、 一 在t2時間才取消清除動作。同時,因
第11頁 494633 五、發明說明(8) 正反器2 11係接收經反向器2丨3反向之多工琴? 間點時正反器m的])輸入為卜所以,在下"! m該時 CLK—IN的正緣時(即t3時間),正反器⑴之^輪出/ /衝 1 ’同時脈衝輸出CLK —OUT亦轉變為1。而且,正及轉^為 Q輸出經由多工器23之選擇後,經由反向器213輸入盗至 入二Γ該正反器211的D輸入端轉變為❹ 所 在下一個參考脈衝CLK—IN的正緣時(即以時 “根據上述動作方$ ’除頻電路模組2〇即達 :ς L另外,需注意到,在除數為偶數之狀況下,由於 偶數#號為0,因此或閘252的輸 、奇 元24之影響。 +又凋整早
時痒# ί考®8說明除頻1路模組20進行除3之動作的 !!;=除數為偶數2,因此奇偶數信號設為卜:S 號於ti,時門J 輸出正反器221的輸出。重置信 、 寺間之刖,已將正反器2 1 1 、2 2 1、2 2 ?、? 9 1 的Q輸出重置為〇。接著,由 人2 4 1 制信號在t2,日夺間才轉㈣^ ^鎖電路模組10的控制,控 ^、223與24=,=二此正反器 211、221、 輸入端保持為”所才以取消/除動作,同時正反器 ^^CLK_〇UT ^ r ; ^ 器23之輸出亦轉變為1,同時正反器241之D輪入
494633 五、發明說明(9) 端亦轉變為1。因此,在16 ’時間昧 脈衝CLK_! Ν之負緣觸發後,其/輸夺出正反器24 1經由參考 反向器242後清除正反器⑴之輸輪出出端變為亥信號經由 CLK — OUT亦轉變為0。接著,在t7,時所以脈衝輸出 輸出轉變為0。以匕,_,日寺間時時間時’正反器221之0 丁丨曰』畔,正;5 2 4 1么? ώ喪去 ίΓ=-ΙΝ之負f觸發後,其Q輪出端變為〇,使正反>器 2^1解除清除動作。所以,在t9,時間時,正反器2ιι經由 = rrLK-IN之正緣觸發後,則輸出端變為1,同時脈 =CLK-刪亦轉變為1。所以根據上述動作方式,除頻 週期為二:°。即達到除3之功能’且脈衝輸出CLK-0UT之責任 【發明效果】 根據本發明切換除數時免於假信號產生之除頻電路, 鱼俚!:用奇偶數信號控制除頻動作,因此可達到除以奇數 且,之除頻電路’同時輸出脈衝之責任週期為50%。而 3時於本發明還增加一閂鎖電路模組,可在輸出脈衝為 以、誊〃進行除數切換,避免輸出脈衝產生假信號。以上雖 要鼽例祝明本發明,但並不因此限定本發明之範圍,只 脫離本發明之要旨,該行業者矸進行各種變形或變^ 圖式簡單說明 圖1係顯示 電路的方塊圖、明切換除數時免於假信號產生之除頻 =電路模組之控制方塊圖。 圖4噸示圖之閂鎖電路模組的一種實施電路。 圖5顯。ΪΪ頻電路模組之控制方塊圖。 圖6顯示電路模、组的一種實施電路。 圖7顯示除艇齋路模組的時序圖之一例。 圖8顯示除頻雷^模組在進行除2的動作時之時序圖。 【圖式編號】 電路模組在進打除3的動作時之時序圖。 鲁 1 〇 t ί除數時免於假信號產生之除頻電路 閂鎖電路模組 2切換信號閂鎖單元 2閂鎖啟動單元 1 3閂鎖暫存器 1 4回復單元 2 0除頻電路模組 21脈衝輸出單元 2 2計數單元
23多工器 24奇數調整單元 2 5重置控制單元
Claims (1)
- 六、申ό青專利範圍 1 · 一種切換除數時免於也w # + , 除頻電路包含·· 、叙&唬產生之除頻電路,該 一除頻模組,係根據除數資料 並輸出除頻輸出脈衝,同時接 ^ 、ί進仃除頻, 出脈衝在控制信號致能時;號、’使該除頻輸 一問鎖模組,當收到除數切 =二 輸出脈衝之狀態、,並於該除、m貞測,述除頻 前述控制信號致能,並於該除頻义衝^设狀態時,將 制信號之致能; 數貝枓切換完成後,解除前述控 會產::ΐϊ述除數資料切換_,前述除頻輸出脈衝不 2· 如申請專利範圍第1項所# # 4 假信號產生之除頻電路,"前斤二载之切換除數時免於 態為〇。 、甲引逃除頻輸出脈衝之預設狀 3 · 如申請專利範圍第2 ji π a 假信號產生之除頻電路,其中、斤=載之切換除數時免於 —除數變更信制鎖單元,2鎖模組包含:η 鎖住,輸出w鎖啟動信號;#述除數變更信μ 除頻輸=動:二ί接收前述閃鎖啟動信號以及前述 只彌脈衝,並於該除頻輪屮 信號致能,並經由# $參$ P 1衝為〇時,將前述控制 衝觸發,輸出-閃鎖信號; 除數資料門i ί L Γί ΐ述問鎖信號的觸發將欲切換之 貝枓閃鎖住並輸出至前述除頻模級;以及 494633 六 、申請專利範圍 一復原單元,係接收”前述閂 脈衝:發,而輸出-復原信號’·〜 藉由前述參考 m _其中,前述復原信號還提供給前 早兀,藉以將該除數變*數,交更信號閂鎖 號解除,並解除前述之前述⑽啟動信 假信號產生::二=圍:;項二記载之切換除數時免於 -脈衝輸出單元,係由'一:口頻模組包含·· 出前述輸出脈衝; 裔根據前述參考脈衝輸 個正;構:連單元,並由複數 出不同計數基數之脈衝; 70接收則述輸出脈衝並輸 *一多工益’係連拉协^、 元,並根據前述除數資料=^衝輸出單元與前述計數單 數單元之其中一脈衝輪出^擇别述脈衝輸出單元與前述計 一奇偶數信號控制單元r 據前述多工器之輪出在 会,連接於前述多工器,並根 數重置信號;以及 ; > 考脈衝之負緣時,輸出一奇 一重置控制單元,係 前述除數資料、前述奇數=珂述控制信號、重置信號、 制信號來清除前述脈衝輪f信號,並輪出第一正反器控 第二正反器控制信號來=兀之正反器狀態,以及輸出 制單元之正反器狀態。*則述計數單元與奇偶數信號控 5·如申請專利範圍第4jg0〇 、 _ 員所纪載之切換除數時免於 IH 第16頁 y、'申請專利範圍 、號產id】;’唭,前述除數資料為奇數。 假信號產生:二::範圍第4項所記載之切換除數時免於 7 電路,其中前述除數資料為偶數。 含·· 剧脈衝之責任週期為5 〇 %的除頻裝置,包 -除頻::輪出早元’係由-正反器根據-參考脈衝輸出 個正反連接於前述脈衝輸出單元,並由複數 欠杰串接所構成,該計數單元接 後数 出不同計數基數之脈衝; ,述除頻脈衝並輸 - 一多工器’係連接於前述脈衝輪Φ留-t 70 ’並根據一除數杳枓、登摆A 1早70與前述計數單 〜其衝輸出單元與前述計數 —奇偶數信號控制單元,係連接於前β夕 據前述多工器之輸出產生一奇數重置信號:二:盗,並根 一重置控制單元,係接收前述除數資料盥此+、* ,信號,並輸出第一正反器控制信號主1二則述奇數重 早元之正反器狀態,以及輪出第二正"二牙、前述脈衝輸出 前述計數單元與奇偶數信號控制單 ^控制信號來清除 8. 如申請專利範圍第7二早二之二^ 週期為5。%的除頻裝置,其中前述除數資二:匕:任 9. 如申請專利範圍第7項所記 貝料。 週期為50%的除頻裝置中前η之責任 于数貝枓為偶數資料。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090105244A TW494633B (en) | 2001-03-06 | 2001-03-06 | A frequency-divided circuit free from generating glitch while switching the divisors |
US10/093,289 US6580776B2 (en) | 2001-03-06 | 2002-03-05 | Glitch-free frequency dividing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090105244A TW494633B (en) | 2001-03-06 | 2001-03-06 | A frequency-divided circuit free from generating glitch while switching the divisors |
Publications (1)
Publication Number | Publication Date |
---|---|
TW494633B true TW494633B (en) | 2002-07-11 |
Family
ID=21677550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090105244A TW494633B (en) | 2001-03-06 | 2001-03-06 | A frequency-divided circuit free from generating glitch while switching the divisors |
Country Status (2)
Country | Link |
---|---|
US (1) | US6580776B2 (zh) |
TW (1) | TW494633B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI712266B (zh) * | 2019-05-21 | 2020-12-01 | 聚睿電子股份有限公司 | 分頻器 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7028270B1 (en) * | 2003-07-15 | 2006-04-11 | Altera Corporation | Apparatus and method for reset distribution |
US7046052B1 (en) * | 2004-04-30 | 2006-05-16 | Xilinx, Inc. | Phase matched clock divider |
DE102005013497B4 (de) * | 2005-03-23 | 2007-07-12 | Infineon Technologies Ag | Steuerbare Frequenzteilerschaltung, Sende-Empfänger mit steuerbarer Frequenzteilerschaltung und Verfahren zur Durchführung eines Loop-Back-Tests |
US7521972B2 (en) * | 2007-09-25 | 2009-04-21 | Hewlett-Packard Development Company, L.P. | Fifty percent duty cycle clock divider circuit and method |
EP2139113A1 (en) * | 2008-06-23 | 2009-12-30 | Dialog Semiconductor GmbH | Glitch-free clock suspend and resume circuit |
KR102047825B1 (ko) * | 2013-03-06 | 2019-11-22 | 삼성전자 주식회사 | 분주 클록 생성 장치 및 분주 클록 생성 방법 |
US20150162918A1 (en) * | 2013-12-05 | 2015-06-11 | Arm Limited | Digital output clock generation |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3679503B2 (ja) * | 1996-06-11 | 2005-08-03 | 松下電器産業株式会社 | 周波数シンセサイザ |
-
2001
- 2001-03-06 TW TW090105244A patent/TW494633B/zh not_active IP Right Cessation
-
2002
- 2002-03-05 US US10/093,289 patent/US6580776B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI712266B (zh) * | 2019-05-21 | 2020-12-01 | 聚睿電子股份有限公司 | 分頻器 |
Also Published As
Publication number | Publication date |
---|---|
US20020125923A1 (en) | 2002-09-12 |
US6580776B2 (en) | 2003-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI336170B (en) | Frequency synthesizer, phase frequency detector and method thereof | |
TWI321898B (en) | Phase detecting circuit having adjustable gain curve and method thereof | |
US5623223A (en) | Glitchless clock switching circuit | |
JP4451355B2 (ja) | グリッチを誘発しないクロックスイッチング回路 | |
JP5097573B2 (ja) | 分周回路 | |
JP2008301488A (ja) | 分周回路および分周方法 | |
TW200913486A (en) | Fractional frequency divider | |
TW494633B (en) | A frequency-divided circuit free from generating glitch while switching the divisors | |
US6501816B1 (en) | Fully programmable multimodulus prescaler | |
JP4560039B2 (ja) | 直交クロック分周器 | |
JP5465636B2 (ja) | 乱数生成回路 | |
KR100617489B1 (ko) | 가변 분주 방법 및 가변 분주기 | |
TW200414668A (en) | Narrow control pulse phase frequency detector | |
US7521972B2 (en) | Fifty percent duty cycle clock divider circuit and method | |
JP2015228569A (ja) | 可変分周回路 | |
JP2011040803A (ja) | Dll回路 | |
US7127021B2 (en) | Interleaved pulse-extended phase detector | |
JPH06311025A (ja) | アップダウンカウンタ回路 | |
JP2014075720A (ja) | Pwm信号生成装置 | |
CN117278220A (zh) | 具有物理不可仿制功能的密钥生成单元、密钥生成器与电路系统 | |
JP2001168691A (ja) | パルス幅変調回路 | |
JP3382329B2 (ja) | 奇数カウンタ回路 | |
WO2016133566A1 (en) | Time-to-digital converter | |
JPH04105412A (ja) | フリップフロップ | |
TW201624919A (zh) | 時脈產生裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |