TW493174B - A prefetch write driver for a random access memory - Google Patents

Description

493174 A7 B7 I ; 五、發明說明（) 相關惠利由_窭夕説明 本發明指示漢森（Hanson)等名稱為”具有可罩幕式輸 入之S D R A Μ π的美國專利申請案第Q 9 / 4 5 6，5 8 8號（代理人 文件第FI9-93-218USI號），讓渡於本申請案之受讓渡人 ，在此同時提出申請及併合在本文中供參考。 發明背暑 發明^領诚 本發明大致掲示半導體記億體，更明確地，用於隨機 存取記憶體之資料輸入電路，尤其用於同步動態隨機存 取記億體寫入時間。 背景說明 同步動態隨機存取記億體（SDRAM)晶片是眾所週知。 尤其最新技術SDRAM是以提供識別在串接存取鄰接位置 串中之第一資料存取位置的初始記億體位置或位址來存 取。第一位址稱為信號串（b u r> s t )開始位址而資料串稱 為信號串或資料信號串。信號串具有一個位元、4個位 元或8或更多位元之寬度、及2、4、8或更多位置之長度 。信號串寬度及長度是以SDRAM架構設計者之決定及數 種設計折衷結果來設定。對SDRAM内部而言，在任何特 定存取期間，信號串中之全部單元是同時以平行地存取 而串列用於外部串號串傳送。 串列外部資料傳送及平行内部資料傳送通常也稱為π 資料預提取”（d a t a p r e f e t c h )。因此，資料是串列地傳 送到或復原自晶片，即外部地然後，所傳送到晶片之資 -3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ---------訂---------. 經濟部智慧財產局員工消費合作社印制衣 493174 A7 B7 五、發明說明（） 料可以平行地寫入到陣列或所要串列地傳出晶片之資料 平行地自陣列來讀取。使用資料預提取降低外部資料線 數，其減少晶片面積。而且，預提取允許在比較外部資 料速率非常低頻率來存取陣列。 第1圖表示習用技術SDRAM之寫入驅動器電路100。寫 入驅動器電路1 G 〇通常包括在用於寫入輸入資料1 〇 2到記 億體陣列10 3之讀出放大器。當接收器致動器10 6致動時 接收器104傳送輸入資料。閂鎖10 8暫存來自接收器104 之資料。所閂鎖資料傳送到寫入驅動器1 1 〇之輸入。當 寫入致動1 1 2致動時，寫入驅動器1 1 0傅送閂鎖資料到記 億體陣列1 0 3用於儲存在所選記億體位置。本方法適用 在所提供到輸入之每一資料位元要儲存在記億體陣列 1 0 3時 0 因為SDRAM性能目標及作業頻率日益升高，有需要來 預提取2個或更多個資料位元。預提取位元數增加産生 和陣列作業頻率無關之有效外部作業頻率。然而，現有 預提取架構僅反復預提取位元數之輸入及寫入驅動器。 本方法增加資料匯流排數及其相關匯流排面積，結果導 致較大之S D R A Μ晶Η。 因此，有需要改良SDRAM寫人性能而不增加SDRAM晶片 大小。 發明夕概沭 因此，本發明之目的在於改良動態隨機存取記億體 (S D R A Μ )寫人性能。 -4 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------. 經濟部智慧財產局員工消費合作社印制衣 經濟部智慧財產局員工消費合作社印製 493174 A7 B7 3 ： 五、發明說明（） 本發明S —目的在減少同步D R A M ( S D R A Μ )面積。 本發明再另一目的在改良S D R Α Μ寫入性能而不用增加 SDRAM面積。 本發明是用於隨機存取記億體UAM)之尤其具有多位 元預提取之同步動態RAM (SDRAM)的預提取輸入寫入驅動 器。預提取輸入寫入驅動器包括資料輸入級（data input stage)，接收時間多工化資料輸人（time multiplexed data input)。時間多工化資料輸入提供到至少2個寫 入驅動器，其響應寫入信號及所對應致能級之致能狀態 ，來使得輸入資料去多工化及傳送所接收個別資料位元 到記憶體陣列。資料輸入級及致能級可各包括兩個或更 多數串連三態驅動器（three state driver)及在各三態 驅動器輸出處之閂鎖。因為各資料位元通過資料輸入级 ，所對應致能狀態通過致能級。如果致能狀態表示在資 料級之資料將寫入陣列内，則各資料位元傳送到R A Μ陣 列。 附圖^簡聖説明 上述及其他目的及優點由下文較佳實施例參照附圖之 詳細説明將顯而易見，其中： 第1圔是習用技術SDRAM輸出路徑（input path); 第2圖是包括4個資料載入及寫入驅動器電路之較佳 實施例S D R A Μ晶片方塊圖，· 第3圖是對應第2圖之4個資料載入及寫入驅動器所 管線連接之輸入資料路徑及寫入驅動器電路的較佳實施 -5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------線- 經濟部智慧財產局員工消費合作社印製 493174 A7 B7 - 五、發明說明（) 例； 第4圖是用於載入資料到第2圖之S D R A Μ的時間圖示，· 第5圖是資料載入及寫入驅動器之第二較佳實施例； 及 第6圖是所管線連接之輸入資料路徑及寫入驅動器電 路的第三實施例。 發明鮫佳奮旆例諾紬說明 現在參照附圖，更明確地，第2圖是較佳實施例 SDRAM晶片之方塊圖，其包括4個預提取輸入寫入驅動 器電路152、 154、 156及158，各是較佳之資料載入及寫 入驅動器電路。共用資料線1 5 9及寫入資料線1 6 G提供到 全部之4個較佳寫入驅動電路1 5 2、 1 5 4、1 5 6及1 5 8。4 個個別載入資料線1 6 2、1 6 4、1 6 6及1 6 8提供到各對應寫 入驅動器電路152、154、156及158。全部4個寫入驅動 器電路1 5 2、1 5 4、 1 5 6及1 5 8共用一共同致能線1 7 0，具 有集合標記之輸出1 7 2，其提供到並聯之記億體陣列1 7 4 。致能資訊對應在致能線1 7 D上串列地出現，而同時具 有及對應在資料線159上所提供資料輸入資訊。對資料 線1 5 9上所提供各資料位元，在致能線1 7 G上之對應狀態 決定資料位元是否寫入陣列内。資料串列地載入寫入驅 動器内，然後，並列地寫入陣列内。串列成並列轉換在 本文中稱為資料預提取（data prefetch)。 第3圖概略地表示對應第2圖預提取輸入寫入驅動器 電路152、 154、 156及158之較佳實施例的預提取輸入寫 一 6 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂---------· -Γ · 經濟部智慧財產局員工消費合作社印製 493174 A7 B7 五、發明說明（） 入驅動電路1 2 0。輸入資料路徑及寫入驅動器電路1 2 0所 管線連接之較佳實施例包括兩個並聯管線連接路徑、資 料路徑1 2 2及寫人致能路徑1 2 4。各路徑1 2 2、1 2 4包括輸 入緩衝器或接收器126D，E來接收輸入，且選擇性地傳送 輸入到一第一閂鎖1 2 8 D，E。驅動器1 3 G D，E選擇性地傳送 第一閂鎖128D,E所閂鎖資料到第二閂鎖132D，E。在第二 閂鎖1 3 2 D，E内所閂鎖資料到第二閂鎖1 3 2 D，E。第二閂鎖 1 3 2 D，E中所閂鎖資料是路徑1 2 2、 1 2 4之輸出。寫人致能 路徑1 2 4之輸出是到反及（N A N D )閘1 3 4之輸入。反相器 1 3 6使得到寫入致能路徑1 2 4之驅動器1 3 G E的寫入致能反 相。寫入致能反相器1 3 6之輸出是到反及閘1 3 4之第二輸 入。反及閘134之輸出是到寫入驅動器138之致能輸入， 而資料路徑1 2 2之輸出是到寫入驅動器1 3 8之資料輸入。 資料及對應寫入致能位元提供到接收器1 2 6 D，E之輸入 1 4 0，1 4 2。兩路徑1 2 2、 1 2 4之對應接收器1 2 6 D，E較佳地 以相同載入資料信號1 4 4來驅動。而且，路徑1 2 2、 1 2 4 之對應驅動器13QD，E較佳地以相同寫入資料信號146來 驅動。在較佳實施例中，接收器1 2 6 D，E是以載入資料信 號1 4 4上之低電位來致動，而驅動器1 3 0 D，E以寫入資料 信號1 4 6上之高電位來致動。當載入資料信號1 4 4啓動時 ，接收器1 2 6 D，E傳送資料及致能狀態到閂鎖1 2 8 D，E。閂 鎖128D，E即使在接收器以載入資料信號144交換狀態來 去能，也保持其對驅動器1 3 0 D，E之輸入處的個別狀態。 在寫入存取到陣列之間，寫入資料信號1 4 6是高電位來 -7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂------—線 ^ (請先閱讀背面之注意事項再填寫本頁) 493174 A7 B7 五、發明說明（） 致能驅動器1 3 G D，Ε，其傳送資料及致能狀態到閂鎖1 3 2 D ，Ε。在閂鎖1 3 2 D内之資料也提供到寫入驅動器1 3 8之輸 入，而且致能狀態傳送到反及閘1 3 4。反相器1 3 6使得寫 入資料信號1 4 6反相，驅動反及閘1 3 4之其他輸入到低電 位來保持寫入驅動器1 3 8去能。 當寫入資料信號146驅動到低電位，驅動器13GD，E去 能，使得其等在高阻抗狀態且閂鎖1 3 2 D，E繼纊保持資料 及致能位元之狀態。以寫入資料信號1 4 6低電位，啓動 載入資料信號1 4 4而不干擾閂鎖1 3 0 D，E之内含。進一步， 使得寫入資料信號1 4 6反相之反相器1 3 6提供’’ 1 π到反及 閘1 3 4之輸入。如果致能位元設定，即驅動器1 3 Q Ε之輸 出是η 1 π，則反及閘134驅動寫入驅動器138之致能輸入 為低電位，致能寫入驅動器1 3 8，其傳送資料到儲存資 料位元之陣列。然而，如果致能位元未設定，即驅動器 1 3 Ο Ε之輸出為” 0 ”，反及閘1 3 4輸出保持高電位使得寫入 驅動器138去能，其忽略閂鎖132中所保持資料，而對應 陣列資料保持不變。在寫入資料信號1 4 6啓動期間，不 管特定致能位元狀態，資料及對應致能可載入第一閂鎖 1 2 8 D，Ε，因為驅動器1 3 Q D，Ε受寫入資料信號1 4 6在低電 位所去能。

第4圖是載入資料到表示寫入資料信號1 6 0及4個載 入資料信號162、164、 166及168之第2圖所示SDRAM 1 5 0内的時間圖示。首先，在週期1 8 0内，資料及致能資 訊載入到第一寫入驅動器電路1 5 2。因為寫入資料信號 -8- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -1 訂---------線· 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 493174 A7 B7 7 = 五、發明說明（) 1 6 0是高電位，則沒有傳送任何到陣列1 7 4。在三個後續 週期1 8 2、1 8 4、 1 8 6内，資料分別地載入到其他三個寫 入驅動器電路1 5 4、1 5 6及1 5 8。再次在週期1 8 2及1 8 4期 間，寫入資料信號1 6 0保持高電位，而沒有傳送任何到 陣列174。然而，在第四週期186期間，在資料及致能 訊息已傳送到第一閂鎖1 3 2 D，E經過足夠時間之後，寫入 資料信號1 6 Q驅動到低電位，其造成各致能寫入驅動器 1 3 8來傳送在第二閂鎖1 3 2 D内之資料到陣列1 7 4。而且， 在後續載入週期期間，寫入資料信號1 6 G可保持低電位 如在載入週期1 8 8内。如此，以寫入時間大致長於位元 信號串週期來寫入陣列將不需要暫停資料傳送或任何特 別時間。 第5圖是第二較佳實施例之資料載入及寫入驅動器電 路1 9 Q，相同於第一較佳實施例之資料載入及寫入驅動 器電路1 2 0，而提供相同功能之元件標示相同。閂鎖1 2 8 D，E及132D，E各是一對交叉_接反相器。在實施例中， 接收器1 2 6 D，Ε及驅動器1 3 G D，Ε各以互補信號對來致能/ 去能。互補信號對提供來自使得反相器1 3 6輸出反相之 反相器1 9 2 - 1 9 4的載人資料信號、及反相器1 3 6及1 9 6之 寫入資料信號。寫入驅動器138提供一對互補資料輸出 1 9 8、2 0 0。各輸出相位1 9 8、2 0 0分別以三態輸出驅動器 2 0 2、2 0 4來驅動。來自資料閂鎖1 3 2 D之閂鎖資料以反相 器2 ϋ 6來反相而提供互補對，各分別為到三態輸出驅動 器2 0 2、2 0 4之輸入。 --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 493174 經濟部智慧財產局員工消費合作社印製 A7 B7 8 五、發明說明（) 各三態輸出驅動器2 0 2、2 0 4 —對並聯N F E T 2 0 8，2 1 0連 接在地及驅動器N F E T 2 1 2之闊極間。反及閜1 3 4之輸出 連接到並聯N F E T 2 0 8之閘極。另一並聯N F E T 2 1 0之閘極 以資料路徑122輸出或反相器206之輸出來驅動。第四 N F E T 2 1 4連接在驅動器P F E T 2 1 6閘極及N F E T 2 0 8、2 1 8 及驅動器NFET 212之共同連接點間。重設線DQRST連接 到N F E T 2 1 4之閜極及到P F E T 2 1 8之閘極。P F E T 1 2 8連接 在供給電壓源及N F E T 2 1 4汲極間。P F E T 2 2 0之闊極以資 料路徑1 2 2輸出或反相器2 0 6之輸出來驅動。P F E T 2 2 0連 接在供給電壓源及一對PFET 222、224之共同源極連接 點間。P F E T 2 2 2、2 2 4之閘極以反及1 3 4之致能輸出來驅 動。P F E T 2 2 2之汲極連接到N F E T 2 1 4及P F E T 2 1 8之共同 汲極連接點及P F E T 2 1 6之閘極。P F E T 2 2 4之汲極連接到 N F E T 2 0 8、2 1 0之汲極及N F E T 2 1 4之源極及驅動器N F E T 2 1 2之閘極的共同連接點。 在本實施例中，輸入接收器1 2 6 D，E各包括以二個輸入 動態接收器2 2 8來驅動之三態驅動器2 2 6。二個輸入動態 接收器2 2 8包括兩個串聯連接N F E T 2 3 0、2 3 2及定時鐘 P F E T 2 3 4載人。串聯連接N F E T 2 3 0、2 3 2連接在地及輸 出236間，而定時PFET 234載入連接在供給電壓及輸出 2 3 6之間。一 N F E T 2 3 0之閘極以載人資料信號（P N T I ) 1 4 4 來驅動，其他NFET 2 3 2之閘極以個別資料輸人RWD或致 能輸入。動態接收器2 2 8之輸出2 3 6是輸入到三態反相器 2 2 6 〇 一 1 G - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 493174 A7 B7 9 五、發明說明（） 反相器1 9 4之輸出也是輸人到包括反或（N 〇 R )閘2 3 8及5 個串聯連接反相器2 4 0、2 4 2、2 4 4、2 4 6及2 4 8之脈衝産 生器。脈衝産生器輸出以反相器2 5 G來反相而提供在兩 個輸入動態接收器2 2 8中之時鐘（D Q W I Ν Τ η )閘載入P F Ε Τ 2 3 4。信號上之電源（PWR ON)連接到反相器2 5 2之輸入， 旦連接到P F E T 2 5 4、2 5 6之閘極，其各連接在供給電壓 及値別動態接收器2 2 8之輸出2 3 6間。反相器2 5 2之輸出 驅動在接收器1 2 6 D之N F E T 2 5 8的閘極，其連接在地及閘 128D之輸入間。 反相器1 3 6之輸出也是輸入到包括反及閘2 6 G之第二脈 衝産生器，及輸入到5個串聯連接反相器2 6 2、2 6 4、 2 6 6、2 6 8及2 7 0。脈衝産生器輸出以反相器2 7 2來反相。 反相器2 7 2之輸出驅動連接在地及閂鎖1 2 8 E之輸入間的 N F E T 2 7 4 閘極。 初始地，在電源啓動時，P W R 0 N是低電位來導通P F E T 2 5 4及2 5 6來強迫個別輸入為高電位到三態反相器2 2 6。 在路徑122、 124中，三態反相器226在高阻抗狀態，因 為對應載入資料信號1 4 4之P N T I信號在低電位。使得 P W R 0 N反相之反相器2 5 2在電晶體2 5 8之閘極上形成髙電 位，其強迫RWD X在接收器126D處之閂鎖128D側上低電 位。在RWD x上低電位設定閂鎖而RWD e X為高電位。 WRTn (其對應第3圖之寫入資料信號146)是高電位。 P T N I低電位也使得三態反相器2 2 6、2 2 8兩者處在其高阻 抗狀態。在W R T n之高電位使得三態驅動器1 3 0 D，E兩者 -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -— — — — — — I— ·11111111 — ΙΓ I — i 經濟部智慧財產局員工消費合作社印製 493174 A7 B7 — : 五、發明說明（） 致能，其傳送在i? WD c x及D Q E c x上之高電位分別到閂 鎖132D，E，而驅動器132D之資料輸出也傳送到寫入驅動 器 138〇 然而，致能為反及閙134所阻斷，因為反相器136使得 W R T n反相，因此提供低輸入到反及閛1 3 8，防止反及閘

1 3 4通過致能。來自反相器1 3 6之低輸入到反及闊1 3 4保 持反及閘1 3 4之輸出在高電位，使得三態輸出驅動器2 0 2 、2 Q 4去能。來自反及閘1 3 4之高電位使得P F E T 2 2 2、2 2 4 不導通，而導通NFET 2(38。驅動器138以驅動DQRSTn高 電位來導通NFET 214及不導通PFET 218而啓動。NFET 2 1 8驅動P F E T 2 1 6閘極低電位來使其導通。N F E T 2 0 8保 持驅動器^£12 12之閘極低電位，而因此不導通。？『£1 2 2 2、2 2 4不導通使得P F E T 2 2 0隔離個別驅動器F E T 2 1 6 、2 1 2閘極，其以資料路徑1 2 2或反相器2 G 6之輸出來驅 動。因此，以驅動器2 1 2不導通及驅動器P F E T 2 1 6導通， 驅動器138在其預先充電狀態。 在初始電力啓動期間之後，PWRON上升使得PFET 254 及2 5 6不導通，反柑器2 5 2輸出下降使得NFET 2 5 8不導通 。如在第一較佳實施例，在正常作業期間，資料位元及 對應致能狀態位元分別提供到輸入RWD及DQEP ^該輸入 在動態接收器2 2 8中以載入資料信號1 4 4即P N T I來反及化 。當P N T I驅動高電位，兩個三態驅動器2 2 6致能，而時 鐘（DQiiINTn )選通定時載入PFET 234保持高電位。共用 資料輸入線以動態接收器2 2 8未載入及反相，且傳送到 再反相及傳送資料或致能位元到閂鎖128D，E之個別三態 -1 2- --------------------訂---------線 ---， (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 493174 A7 __ _ B7___ 五、發明說明（） 驅動器2 2 6。因為寫入資料信號146 (WRTn )是高電位， 所以驅動器130D，E傳送閂鎖128D，E之内含到第二閂鎖 132D，E〇 當P N T I驅動為低電位時，強迫三態驅動器2 2 6成為其 高阻抗狀態，而且PNTI輸入到動態接收器2 2 8使得路徑 在輸出2 3 6處對地開路。而且，D Q W I N T n驅動為低電位 經過等於5個反相器240、242、244、246及248之傳播 延遲的週期，而使得輸出2 3 6預先充電為高電位。 當寫入資料（W R T n )信號1 4 6驅動為低電位時，驅動器 1 3 0 D，Ε去能，且重設驅動為高電位經過等於5個反相器 2 6 2、2 6 4、2 6 6、2 6 8及2 7 0之傳播延遲的週期。重設驅動 為高電位來導通NFET 274重設致能路徑閂鎖128Ε。如果在 致能路徑閂鎖1 3 2 Ε内所儲存致能位元是高電位，則兩者 輸入到反及閘1 3 4是高電位，而其輸出拉成低電位來致 能寫入驅動器1 3 8。在2個三態輸出驅動器2 0 2、2 0 4中， 2個PFET 222、 224導通，而NFET 208不導通。如此， 以反及閘1 3 4之輸出為低電位，互補輸出1 9 8、2 0 0反應 資料路徑第二閂鎖1 3 2 D之狀態。當寫入資料信號1 4 6回 到高電位時，驅動器1 3 0 D，Ε致能，而第一閂鎖1 2 8 D，Ε之 内含傳送到第二閂鎖1 3 2 D，Ε，在本實施例中包括來自重 設閂鎖128Ε之低電位。 第6圔表示本發明實施例之管線連接的輸入資料路徑 及寫入驅動器電路2 8 Q，其也包括兩個平行管線連接路 徑，資料路徑2 8 2提供資料輸入到以寫入致能路徑2 8 4來 -1 3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅？事項再填寫本頁) · ，線· 經濟部智慧財產局員工消費合作社印製 493174 A7 B7 — = 五、發明說明（） 致動之寫入驅動器1 3 8。在本實施例中，載入資料信號 及寫入資料信號是多相位信號，具有一相位（寫入資料） 結合在反或閘1 3 4之致能輸出。各路徑2 8 2、2 8 4包括4 個閂鎖2 8 6 D，E，2 8 8 D，E , 2 9 G D，E及2 9 2 D，E ,各分別以對 應三態驅動器294D，E，296D，E，298D，E及3G0D，E來驅動 。本實施例大致和第2圖之第一實施例相同，除了輸入 是管線連接而在各信號之轉換時逐級傳送不同。如此， 以載入資料低電位，第一驅動器2 9 4 D，E致能，載入閂鎖 286D，E及第二驅動器296D，E去能。當載入資料上升時， 第一驅動器2 9 4 D，E去能，第二驅動器2 9 6 D，E致能來傳送 第一閂鎖2 8 6 D , E之内含到第二閂鎖2 8 8 D，E。直到寫入發 生，寫入資料致能第三驅動器298D，E，其傳送在第二閂 鎖2 8 8 E之内含到第三閂鎖2 9 Q D，E，而寫入資料低電位去 能第四驅動器3Q0D，E。當寫入發生時，寫入資料驅動為 高電位使得第三驅動器2 9 8 D，E去能，而寫入資料致能第 四驅動器3 0 0 D，E，傳送第三閂鎖2 9 0 D，E之内含到第四閂 鎖2 9 2 D，E，且傳送資料路徑2 8 2輸出到寫入驅動器1 3 8之 輸入及致能路徑2 8 4輸出到反及閘1 3 4。 如此，根據本發明之記億體晶片可包括具有同時啓動 載入資料及寫入致能信號的多重寫入資料電路。寫入驅 動器電路可具有共用資料及寫入致能、及寫入資料信號 及具有單獨或集合載入資料信號。多重寫入資料驅動器 之多載入資料信號允許資料載入作業外部串列地執行， 同時，共同寫入資料信號造成驅動器平行地寫入陣列。 -1 4 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------- (請先閱讀背面之注意事項再填寫本頁) 訂---------線- 經濟部智慧財產局員工消費合作社印製 493174 A7 B7

TT 五、發明說明（ 施料載 資線線業 入管管作細在 寫。為料詳而 及接因'*例例 業連 。λ'施正 作線算寫實修 料管預接佳施 資來間耦較實 入片時有以可 載晶之沒明明 ，體内内發發 步億列列本本 一 記陣陣然 進例到入雖 佳 較 用 使 可 業 作 料 入料 寫資 輕際 減實 業 ， 作級 接接 連連 實資之 間 時 以 所 ο 明 内説 _ 號 解範符 理及考 者神參 輕術精 減技之 算本圍 預於範 擅利 是專 但請 ， 申 明錄 説附 0 2 3 4 6 8 0 πυ πϋ πυ πυ nu πυ 11 路 電料 器資列 ynu, 驅輸體 入入億 寫寫記 匕匕 客 玫 訪 收收鎖入 接接閂寫 33 致 入 寫 徑 路 料 資 晉 0 緩 入 輸 ----------------------訂-------- •線丨--- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 路 電 器 一品1 8 入 寫 入 輸 取 提 預 線線線 料料能 閘15資資致 及6,用入同列 反15共寫共陣 -ϋ ϋ Γ. ϋ n I I ϋ ϋ I ϋ ϋ I ϋ .1 ϋ ϋ ϋ . 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 493174 A7 B7 _ 五、發明說明（） 1 8 0,1 8 2,4,6 .....週期 1 9 2,1 9 4 .....反相器 2 0 2 , 2 0 4 .....三態輸出驅動器 2 0 8 , 2 1 0 .....η型場效應電晶體 2 1 8，2 1 G .…..ρ型場效應電晶體 2 8 4 .....致能路徑 DRAM.....動態隨機存取記億體 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 493174 A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 輸 態該 及之 步之用收入該。該 取 狀中 ·，鎖 一 級 中接寫 中器中 提 之 其 含閂 進 能 其閘詨 其相其 預 级 ， 内一 ，致 ，及得 ，反， 該 能 器 之第 器 .該 器反使 器合器 ， 致 動 •，鎖.該 動 及 動該出 動耦動 器 及該 驅 入 閂送 驅 號 驅，輸 驅叉驅 動 ·，及 λ 輸·，一傳 入 信 入閘之 入交入 驅能號 輸 收入第有。輸 入 輸及閛 輸對輸 入·，致信 取 接輸該沒態取 寫。取反及 取一取 輸 料料入 提 地收送器狀提 應能提含反 提含提 取 資資寫。預 ··性接傳動前預 響致預包該 預包預 提 收應應列之含擇該地驅之之 於器之置， 之各之 預 接對響陣項包選持性該器項 用動項裝出 項鎖項 之於收於到 1 各於保擇當動 2 ，驅 3 之輸 4 閂 5 路 用接用料第級用於選於驅第 能入第器級 第二第 電：，於，資圍能，用於用該圍 致寫圍動能 圍第圍 體含級用器收範致器，用，持範 器該範驅致。範該範 積包入，動接利該衝鎖，鎖保利 動得利入及能利及利 於器輸级驅該專及緩閂器閂，專 驅使專寫號致專鎖專 用動料能入供請级入一動二時請：入而請能信器請閂請 種驅資致寫提申料輸第驅第含申含寫態申致入動申一申 一入 而如資 内如包 狀如於寫驅如第如 •····· -------------#——— ί 訂---------線-#-1 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 493174 A8 B8 C8 D8 六、申請專利範圍 該 中 其 〇 器 器動 動驅 驅入 態輸 三取 含提 包預 各之 器項 動 6 驅第 該圍 及範 器利 衝專 緩|« 入申 輸如 供 提 器 0 観 入 寫 出 輸 補 互 對 第 圍 範 利 專 請 申 如 動 驅取 出提 輸預 態之 三項 對 8 一 第 含圍 包範 器利 動專 驅請 入申 寫如 含 包 器 動 驅 出 輸 態 三 該 提 預 之 項

   該 各 中 中 其 其 第 該 到 接 連 式，式_ I. 0 ^ 導導一二 第第 有有 具具 置置 裝裝 器器 動動 驅驅 一二 第第 連 用 共 有 具 各 式 型 通 導 1 ; 第 端該 通有 導具 之 ， 置置 裝裝 器對 33 I 0 0 8 負 之一 對第 一 該 第到 該接 0 連 接端 連通 出導 輸二 之第 閘的 及個 反一 該第 ，中 端對 通一 導第 一 該 第 ， 之極 接閘 通 端 導 通 二 導 第 有 的 具 個.，且 二極 ， 第閘式 中制型 對控通 該之導 而置二 ，裝第 極器該 閘動有 制驅具 控二 ， 之第置 置該裝 裝到對 器接二 動連第 驅端 之及 級反 料該 資而 該 ， ，極 極閘 閘制 制控 空之 之個 置一 裝第 器中 動對 驅二 二第 第該 該到 到接 連耦 用出 共輸 (請先閱讀背面之注意事項再填寫本頁) -·--------訂---------線！ 經濟部智慧財產局員工消費合作社印製 出 輸 之 及 ;料 極資 閛該 之 ， 個式 二型 第通 中導 對一 二第 第該 該有 到具 接 ， 連置 出裝 輸三 之第 閘 通 導 一 及 之 ·’ 置端 裝一 三第 第之 該置 ，裝 極對 閘一 制第 控該 之接 置連 裝處 三接 第連 該用 到共 接在 0 端 驅極 一 閘 第制 該控 在之 接置 連裝 ，器 式動 型驅 通二 導第 二該 第及 該極 有閘 具制 ，控 置之 裝置 三裝 第器 33 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 493174 A8 B8 C8 D8 申請專利範圍 間 申 如 請 該 各 器 動 驅 入 輸 取 提 預 之 項 9 第 圍 範 rnu 禾 專 包 步 1 進 器 動 驅 出 輸 態 三 驅裝 一 四 第第 該之 Hy C _ 式 接型 連通 ，導 置一 裝第 四該 第有 之具 式 ， 型極 通閘 導制 一 控 第之 該置 有裝 具器 動

   取 提 預 之 項 ο 1Χ 第 圍 範 利 專 請 申 如 收 接 態 cr^j^ 33 含 包 步 一 進 器 0 緩 入 輸 該 中 區 £、 親 其態 器三 告力 重 S I I I金itx®來 奮_ Λ器 器 進 器 33 驅 入 輸 取 提 預 之 項 2 11 第 圍 範 利 專 請 申 如 衝 脈 設 〇 重設 .生重 産來 來衝 號脈 信設 入重 寫該 該以 應鎖 響閂 ，1 器第 生之 産級 衝能 ••脈致 含設該 包重在 步 ， 進 器 動 驅 入 取 提 預 之 項 3 1X 第 圍 範 利 專 請 申 如 --------------Aw--------訂--------- 綍丨— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 含 包 步 時 來 。 器生 收産 接而 態器 動衝 該緩 得入 使輸 鐘該 時之 生能 産去 ， 應 器響 生鐘 産時 衝該 脈 ， 鐘時 時計 鐘 中 其 器 0 33 0 顆 入 取 提 預 之 項 4 1X 第 圍 範 利 專 請 申 如 .-¾ 體 億 記 是 列 Jgj— 該 而 體 億 記 取 存 機 隨 是 路 電 體 積 該 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 493174 A8 B8 C8 D8 六、申請專利範圍 中 其 器 0 S 入 輸 取 提 預 之 項 1X 第 圍 範 利 專 請 申 含 包 各 級 匕匕 會 致 該 及 级 料 資 該 處 及出 ·， 輸 器之 動器 驅動 態驅 三態 之三 接該 連各 聯在 串 ， 數鎖 多閂 是 是 第第第 § 器 g 器目動 圍 圍 圍 Έ動Έ動S驅 J 驅 j 驅of二 ㈣態㈣態If第 專 專 專 主月三主月三主月及 Μ數Μ數Μ 一 申申申 α多D多α第 j該$該$該 7 8 9 兩 8 11 以 器 器 器 器 動動動 驅驅驅代金#K, 輸校凋%,‘妒 ο ο 信 ^ R R ρππη· 提器提器提補 ft»互 預 預震預 >δ驅一1J驅 U 一 之彳之 ί 之 Ϊ 個個第 項Π項 項 中 其 中 其 中 其 來 位 相 反 相 之 對 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

   33 驅驅 態態 三三 之該 接 ， 連鎖 聯閂 串的 多處 更出 或輸 個之 2 器 括動 包驅 ，態 級三 入該 輸各 料在 資及 器 及 器 驅 態 三 之 接 連 聯 ; 串 入多 輸更 料或 資個 收 2 接括 來包 個 ， 一 級 第 能 中致 器 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 493174 A8 B8 C8 D8 六、申請專利範圍 在各該三態驅動器之輸出處的閂鎖，該三態驅動器中 第一値接收對應資料致能；及 寫入驅動器，響應寫入信號及該致能級之閂鎖的最 後狀態來提供該接收資料到記億體陣列。 23.如申請專利範圍第24項之隨機存取記億體（RAM)，進一 步包含： 反及閘，該反及闊接收寫入信號及嘉後閂鎖之狀態 ，該反及閘之輸出致能該寫入驅動器。 2 4.如申請專利範圍第24項之隨機存取記億體（RAM)，其中 該閂鎖各包含一對交叉耦接反相器。 2 5 .如申請專利範圍第2 4項之隨機存取記億體（R A Μ )，其中 該寫入驅動器提供一對互補輸出。 2 6 .如申請專利範圍第2 4項之隨機存取記億體（R A Μ )，其中 該寫入驅動器包含一對三態輸出驅動器。 27. 如申請專利範圍第26項之隨機存取記億體（RAM)，其進 一步包含： 重設脈衝産生器，響應該寫入信號來産生重設脈衝 ，在該致能級之第一閂鎖以該重設脈衝來重設。 28. 如申請專利範圍第27項之隨機存取記億體（RAM)，其中 該多數三態驅動器是兩個驅動器。 29. 如申請專利範圍第27項之隨機存取記億體（RAM)，其中 該多數三態驅動器是4個驅動器。 3 0 .如申請專利範圍第2 7項之隨機存取記億體（R A Μ )，該R A Μ 是同步動態RAM(SDRAM)，該多數預提取輸人驅動器至 少是4個預提取輸入驅動器。 -2 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線丨