TW492194B - Low noise and high yield data line structure for imager - Google Patents

Description

492194 五、發明說明（1) 發明背景 本發明一般來說係關於光取像陣列。 明係關於所具資料線係直接在基材上，定.地說，本發 供轉換入射的輻射能量為電訊號所用的2取像陣列。 (light-sensitive)陣列普通係用於取像應 =益及傳真元件陣列。A化的非：’例如X射線 晋通係用來製造感光（photosensithe/a Sl)及合金 a-Sz之有益特性及相關的製造便利性。=，此係由於 (諸如光二極體）可聯合必要的控 ：，光敏元件· 電晶體（TFTs))而在相對大型陣列丨形汗'70件（諸如薄膜 藝者所應認識的，一薄膜電晶體含玻璃上。y:習此項技 璃僅做為支持體，而非為摻雜矽基材。、/ ·曰，其中玻 X射線取像器（舉例來說）係形成於一 玻璃為典型）上。該種取像器包含一像辛；列旦：f材（以 像元件(以光二極體為典型)構&，每象一素/二 一開關元件（諸如TFTs )。右^ ^ _ 取像元件聯合 線沿該陣列而延伸，將陣列塾的列及行掃描 列線上的電昼，也就是二歹在操作中， 描線--s之光二極體上的電= :輪=二；許掃 掃描線典型地係包含”哭：由订n線而被頃行^ 線三（Ascan llnesi)\Ar列2址線普通稱為Α掃描1 — 余 或A位址線兰（Aaddress lines兰） η線貝稱為a資料線义(Adata】ιη )似 (Aread-out lines^：)。 現今’係首先在-裸基材（以玻璃為典型）上形成位址 第4頁

線’繼而在同一製鞀牛 件的源極及汲極。女形成貧料線，供為TFT開關元 隨後的製造步驟中此項技藝者所應知的，缺陷係在 則儘量可靠的資料^二;現。既然資料線攜載影像資訊， 其他目的，宜在f影像品質來說是重要的。為此及 發明概述在…較早地完成資料線。 置mm，提供—示範的取像裝置。該取像裝 ,. 土 ^，、至〉、一個光敏取像元件，配置在該基材之 敏®L德及I資料線，直接在基材上耦合該至少為一個之光 破取像7C件。 入么月在第—方面，提供一示範的取像器。該取像器包 3 一基材’一光二極體陣列，垂直鄰接於該基材；至少一 個貝料線，直接在基材上；複數個開關元件，耦合於該至 少為一個之資料線與該光二極體陣列之間；以及至少一個 定位址線，耦合該等開關元件。 本發明在第三方面，提供一示範的形成一取像裝置的方 法。该方法包含：提供一基材；形成一資料線，直接在該 基材上；形成至少一個光敏取像元件，垂直鄰接於基材； 以及耦合該資料線至該光敏取像元件。 本發明在第四方面，提供一示範的形成一取像器的方 法。該方法包含：提供一基材；形成至少一個資料線，直 接在該基材上；形成一光二極體陣列，垂直鄰接於基材； 形成複數個開關元件，耦合於該資料線與該光二極體陣列 之間；形成至少一個定位址線；以及耦合該定位址線至該

第5頁 五、發明說明（3) 等開關元件 圖式簡單說明 前技藝取像陣列之-部份的平面視圖。 图為圖1所不部份的部份截面視圖。 的;Λ依圖據本發明一示範取像陣列之一部份（即，像素） 圖圖5為圖4像素之定位址線與f料線之渡越區面的截面視 =^圖4像素之開關元件部份的截面視圖。 所示之光二極體的截面視圖。 圖:：依才康本發明另二示範取像陣列之部份的平面視 發明詳細說明 ^ -Μ,ΙΟ s „ , 知，且一 f性祕_ t積，、用電極。如熟習此項技藝者所庫 等人二：-取像陣列典型地包含複心 件。I—ΐί素含光二極體之類對人射光子敏感的元 址線盘像1C定位址線矩陣來定位址，該等定位 素之掃描、線，二及傳;：包開關元件以存取ί別像1 路之資料綠。兮ί 體上所收集的電荷至讀出電 料而互為電性=掃描線與資料線藉其間所配置的介電材 該取像陣列部份包含基材12(標示為虛線，以玻璃為典

五、發明說明（4) 型）、掃描線1 4、在一絕緣層丨8之上的資料線丨6，以及一 底部-電極20，而在底部電極20之上將有一光二極體形成 H不出）。一非晶矽薄膜電晶體22包含連接掃描線14之閘 :、連接資料線16之源極26，以及連接底部電極2〇之汲 。。典^也，源極與沒極由—溝_ (介於約工微米與約 5檨未之間）所分隔。較短溝隙獲致較佳性能；缺而，溝隙 =可短到引起源極與汲極之間的電短路。—聯.接絕緣層ιδ 之Α島主（Ais land竺）30分隔了閘極24與源極/汲極對 26/28。 # ΓΛ3”1之部份10沿所*之線2一2及3-3所取的截面 所、i ^ 1衣造，百先係直接在基材12上形成掃描線14及 所連接的閘極24。掃描線14及所連接的閘極2 。所：r/r’例如銦、鉻或鈦。其次，形成= ”所連接的島30。絕緣層18實際上包含三層：— 層’厚度約2 5 0 0 △; —大致為本質非晶矽之中，3 4的 2 0 0 0令；以及一N+非晶石夕之TFT區域中的頂層，曰厚度子約二 △。絕緣層1 8提供源極與汲極間之一半導體耦合層由 =”2做為掃描線14與繼之形成的資料的 =二隔。圖1所示元件之最後形成者，係資料線i 6(盘所 1接的源極26)及光二極體底部電極2〇(與所連接的沒極 “），在相同金屬沉積及接線圖型步驟中。 都含金屬，例如钥、鈦、紹、鉻之類的金屬= 2 : 覆蓋源極26、汲極28以及資料線16。由於此 、，-。構，貝枓線厚度限於約5〇 〇〇△。一鈍化層（未示出）典型 492194 五、發明說明（5) ___ 地F_ET^形成後沉積在陣列之上，包含—無機介電 如一氧化矽等、，厚度在約〇 · 2微米與約丨微米之間。"： 體之形成可納為附加的步驟，包含半導體材料（ -虽 型）之沉積及接線圖型，以形成光二極體的主體。ς二 在陣列之上形成一感光器障壁層，其典型地包含一…第後一可 護^ ;該保護層含一無機介電材才斗，諸如氮化石夕等。， 矽第一保護層典型地有厚度在約0.04微米與、乳 :卜第二保護層含-有機介電材料，諸如聚亞二未等之 係沉積在第-保護層及FET純化層之上n’ 型地有厚度在約0.5微米與約2.5微米之間。層典 形成之後，繼續感光器陣列之製^早土層 所2 係沉積在障壁層之上，經由障壁声中 在Α用f朽μ” 感先的主體之一部份做電接觸。麸後

f共用電極上沉積一閃爍材料，❿完成陣列。：J V體處理技術來建造該取像陣列，包含部份1〇。自口、 另Ϊ二於非日日矽TF 丁S (更一般性地，場效應電晶體咬FE T S ) 及光二極體夕兩7多口口 ® 4·、 遐A t L· 1 s ) 且亡帝取像斋’要求強固的資料線’為影像口皙而 /〇之二Ζ ί谷是，且為低雜訊性能而有低的線電阻。部 通迢長度與對靖程所致的切口有 ：：：順 而限制了資料線厚度的選擇 =要求’故 =貝枓線接線圖型受限於漫式蝕刻的所在 ：： 貝料線材料的場合中，會產 及用鉬為 資料線之蝕刻宜從FET島之Λ無法避免的垂直側壁剖面。 U且攸FET島之材料做高度化學性之選擇。需

$ 8頁 ^2194 五、發明說明（6) ^此=性，係因FET島務必保存完整而在後續钱刻中维 刻=Ϊ度均勻性。為了最小化FET島之材料在背通道姓 厚二間被：除所=變化，開始時宜採相當均句的 餘刻率保持均句。既然資料線的 性： 須儘可能地小，以最大化導電 攸：：小化貧料線雜訊。冑二個基本的方式來提高導電 ’使用一固有的高導電性材料’諸 料線'然而’所提及的高導電性丄丄 且;!t員？，且，或會在接觸到“i時使a-Si退化(使用 增=含合取的以及分取的情形）。此外，若僅 較I二钻：丨ί叉’則難以維持源極與汲極間的溝隙，需要 二=刻日守間，並導致源極與汲極接點的切〇。另有一 线H =FET保護作用（即’鈍化層厚度）與光二極體漏 其中高階梯形剖面會引起光二極體周界漏 為、歹1另一要掛慮的是資料線上的開路，使資料線蒙 :: ，特別是在掃描線與資料線渡越階梯的區域内。 ^♦難有最適化製造既滿足取像器之高性能需求，又避 免回處理良率下有開路的資料線。 接結構：處；=問題，其中係以資料線直 在…上f而非以掃描線。本文所用的「直接配置 美#」+等係指材料（如，資料線金屬）與基礎結構（如， 二材)/故接觸而配置，無中介材料層；「配置在…之 組件位在另一組件上方（如圖所示），可能有 ' 層。此結構減少資料線中的缺陷，且容許

r^iy4 五、發明說明（7) 貝料線為了有改良的導電性及較低的雜訊而做得較严。 圖4為依據本發明一基於矽之示範取像陣列之一子 面視圖。部份32包含基材34(標示為虛線，以破‘ 2 ^ 10 \用以輸出資料之資料線36、在開關元件39( ”、、 之門L薄。膜電晶體)上開關之掃描線38、附接於掃描線3: 甲木4 0、用以分隔開關元件3 9内部元件之島4 2、 4、：：46，以及所連接的用於光敏取像元件(在此例 ，為先二極體）之底部電極48。此外，在 線之間有一介電質層56(見圖5)。 裏”貝枓 ^直接在基材34上形成資料線36，其含導 如金屬。為有更一致而含最少凹陷和凸 + = =宜儘可能平坦。典型的用於資料線％之金屬::二基材 紹、銀、銅、金及鈦。此結構比起則結構 3 = ” ’厚度範圍在約0.2微米與約】微米之間有必 要日，甚或更粗。厚度乃圖5中表示為"”之尺寸。 ::就圖5所說明的，資料線側面宜有斜度，以使介電質 曰=貝料線之上的覆蓋範圍有所改良。資料線可藉任何習 的°”广二成4;例如錢’此處資料線含有金屬。資料線 的見度（見圖4中之尺寸丨丨w丨丨）將佑执斗二# 7 ^ 微米與㈣微来間之；圍内依…疋，但預期在約2 二電貝層在貝料線之上沉積後，掃描線38及所附接的閘 =0形成。該掃描線及問極含導電材料，例如金屬。用於 :描線及閘極之金屬例如鉬、鉻、鋁、銀、銅、金及鈦。 知描線及閘極纟同—製程步驟中形成（例如賤），並有類

第10頁 五、發明說明（8) 似於貝料線的寬度。掃描線及閘極有厚度範圍在約0. 1微 米與約1微米之間。 為圖4沿線5 —5而取的位址線與資料線之渡越區段54 =。面視圖。如上所注意到的，資料線3 6的侧面5 5宜有斜 ί ^ 不，此處可見側面55有一示範的45E角；本文所 、 f度」係指資料線36在其頂表面與基材34間延伸 ^。: ί沉積部份’而以範圍在約20 °與約80 °之間較 二芸二斜度的側壁改良鈍化層5 6在資料線之.上的階梯形 二可使用的鈍化材料類型例如SiNx，其中” Γ,大 以二屬鈐· 2，以及S1 〇2。資料線側面之斜化舉例來說係 以金屬乾式姓刻央碴忐 0.M米與約"\達乎成之。p;亥鈍宜有厚度數量…^ 米間之範圍内1 可在約〇·1微米與約3微 的鈍化層，減小了資；;二ί，在基材上之資料線而做說明 路缺陷係由於顆粒：ί:開路缺陷的機會；;責料線之開 刻切口，以男甘"底下的膜缺陷、階梯形覆蓋問題及蝕 區上，有另—介電 8 =^貝枓線與知描線之渡越 ^Si02^SiNx^^^ , ^ t58^^.J ^.^^SiNx .¾ 間（以1微米較佳）:、’有尽度在約〇. 2微米與約2微米之 上 ，在=4’島”在閑極4〇之上形成(本文所用的「之 置，並不暗示4元件J:二4等係指圖中所示組件的相對布 大致為本f $ & 彳之知作限制）。該半導體島包含 大致馮本貝之矽，經摻雜（如， TFT 39之源極及汲極蔣帮士 μ 化子軋體〉儿積法），而在 及極將形成的所在有Ν+導電性型態。一大

第11頁 492194 五、發明說明（9) 致為本質之矽毯層舉例來說係以反 刻’而留下本質石夕在閑極之上及渡越區面中= =雜劑有一個例為亞磷。本質矽之厚度在之 5 0 0 0 △之間。 υ u與約 …1島4土2之上，形成源極44及汲極46(與所形成的底部雷 。，未不出）。該源極、汲極及底部電極含導電材， ί屬。可用之金屬例如鉬、鉻及鈦。圖6為圖4之取像 陣列樣2之開關元件段6〇沿線6 —6的截面視圖。源極 汲極有厚度在約〇·；[微米與約〇· 5微米之間。源極、汲 電極可用含光致抗蝕劑之習知罩幕技術來做接線圖型： 圖6中也顯示一通孔63較佳之有斜度側壁62 ;該通 =下挖（digdown)製程做出，將源極/汲極電性耦合於 ϊ線3^ s°通？㈣之！^源極44提供可接受的階梯式覆 # ’、、卩以覆被層提供向完整性（如，電性地無缺陷）之 1盍。為獲致有斜度的側壁，鈍化層56較之於介電質層Μ 之姓刻率，宜含-低银刻率之SiNx。此將在—澄式银刻曰梦 程（例如、，使用氫氟酸）中得以一受控角度來做斜化。在圖 也要注意到源極與汲極間之一溝隙64。較佳地，此溝 隙有寬度在約1微米與約5微米之間。源極44之導電材料65 也用來將資料線3 6電性耦合於開關元件3 9。 現在參考圖7，將提供一個建基於非晶矽的實例，闡示 如何製造光敏取像元件50。在此實例中，光敏取像元件5〇 係取形式為光二極體。沉積一氧化物層6 6，例如s丨〇2、

Si Νχ( ΑΧ二大約為1. 3 0· 2)，或彼等之組合。沉積的氧化

五、發明說明（10) 物層66係在島42後續之形成（例如， 用來保_元件39。用一…刻= 二子仏^ 酸），在底部電極48之卜66哿几I &丄 使用風亂 眩；kf· M j人js μ ± 、丰 勿層中钱刻一填孔6 8。薄 艇材科包3 —層Ν+非晶矽72(厚度在〇 · :t Γπ"Λ :r r#" "74c ^^ --- ,ΐ 楗未之間），以及一層？+非晶矽76(厚度在約〗⑽△盥 2 0 0 0 △之間），係以電漿增強的化學氣體沉 、二拉 ：} ΐ ί " ^ # # #i ^ ^ ^ # ^ ^ ^ ； P #V#lV^i^〇t£ 則可έ硼。然後，二極體5 〇可由含井致 術及反應性離子峨來靡晝。3先致抗姓劑之習知微影 圖8為依據本發明另一建基於矽之示範取像 80的平面視ffl。部份80類似圖4之 、： 極82有-腳分段85沿資料線84 1 =僅差別在·源 孔(在此為通孔86及88)而與資料線“電性接：穿=個通 源極82與資料線84藉一或多個 D圖’ 資_與掃描線92渡越所在的=配^…劃過 容。 ^ ® 9 U 以最小化渡越電 圖9為依據本發明另一建基於矽 94的平面視圖。在雜訊性能陣列之部份 間的渡越電容無關緊要時，部：二：人：：描線與資料線 圖4之部份32，僅差別在：源極延°用—° .部份94類似 (亦即，沿資料線全長而酉己置），复"^育料線98糾纏 1〇〇以供電絕緣。 ，'間則延伸著半導體島 492194 五、發明說明（π) 雖然本文說明並描述了本發明的若干實施例，對於熟習 此項技藝者來說，可以有替代的實施例。據此，希望藉附 錄之申請專利範圍項目，來涵蓋落在本發明之真正精神及 範圍之内的所有替代實施例。

I ί

第14頁 492194 圖式簡單說明

I

I 第15頁

Claims (1)

1. 492194 六、申請專利範圍 1. 一種取像裝置，其包含： 一基材； 至少一個光敏取像元件，配置在該基材之上；以及 一資料線，直接配置在基材上，耦合該至少為一個之 光敏取像元件。 2. 如申請專利範圍第1項之取像裝置，其進一步包含至 少一個開關元件，耦合於該至少為一個之光敏取像元件與 该貧料線之間。 3. 如申請專利範圍第2項之取像裝置，其進一步包含一 掃描線，搞合該至少為一個之開關元件。 4 4. 如申請專利範圍第2項之取像裝置，其中該至少為一 個之開關元件含一電晶體。 5. 如申請專利範圍第4項之取像裝置，其中該電晶體含 一薄膜電晶體。 6. 如申請專利範圍第1項之取像裝置，其中該至少為一 個之光敏取像元件含一光二極體。 7. —種取像器，其包含： 一基材； 一光二極體陣列，配置在基材之上； 至少一個資料線，直接配置在基材上； 〇 複數個開關元件，耦合於該至少為一個之資料線與該 光二極體陣列之間；以及 至少一個掃描線，耦合該複數個開關元件。 8. 如申請專利範圍第7項之取像器，其中該至少為一個

   第16頁 492194 六、申請專利範圍 之資料線有厚度約1微米。 9.如申請專利範圍第7項之取像器，其中該至少為一個 之開關元件含一電晶體。 1 0.如申請專利範圍第9項之取像器，其中該電晶體含一 薄膜電晶體。 11.如申請專利範圍第9項之取像器，其中該電晶體之閘 極麵合該至少為一個之掃描線。 1 2.如申請專利範圍第9項之取像器，其進一步包含一半 導體島，耦合於該電晶體之閘極與該電晶體之源極汲極對 之間。 1 3.如申請專利範圍第1 2項之取像器，其中該半導體島 包含大致為本質之矽。 1 4.如申請專利範圍第1 3項之取像器，其中該半導體島包 含N +摻雜的矽。 1 5.如申請專利範圍第7項之取像器，其中該至少為一個 之資料線含有斜度之側面。 1 6.如申請專利範圍第7項之取像器，其進一步包含： 一絕緣層，位於該至少為一個之資料線與該複數個開 關元件之間；以及 導電材料，經由該絕緣層中的通孔，而電性搞合該至 少為一個之資料線與該複數個開關元件。 1 7.如申請專利範圍第7項之取像器，其中該複數個開關 元件包含一場效應電晶體；該場效應電晶體之源極在該至 少為一個之資料線之上延伸，但該至少為一個之資料線與

   第17頁 492194 六、申請專利範圍 該至少為一個之掃描線重疊所在的區面除外。 1 8.如申請專利範圍第7項之取像器，其中該複數個開關 元件包含一場效應電晶體，該場效應電晶體之源極在該至 少為一個之資料線之上延伸；其進一步包含一半導體島， 耦合於該場效應電晶體之一閘極與該場效應電晶體之一源 極汲極對之間，且該半導體島延伸於源極與該至少為一個 之資料線之間。 1 9. 一種形成一取像裝置之方法，其包含： 提供一基材； 形成一資料線，直接配置在該基材上； 形成至少一個光敏取像元件，配置在基材之上；以及 耦合該資料線至該至少為一個之光敏取像元件。 2 0.如申請專利範圍第1 9項之方法，其進一步包含： 形成至少一個開關元件，配置在該基材之上；以及 將該至少為一個之開關元件耦合於該至少為一個之光 敏取像元件與該資料線之間。 2 1.如申請專利範圍第1 9項之方法，其進一步包含： 形成一掃描線，配置在該基材之上·，以及 將該掃描線耦合於該至少為一個之開關元件。 2 2.如申請專利範圍第2 1項之方法，其中該至少為一個 之開關元件含一電晶體；耦合該掃描線包含：將掃描線耦 合於該電晶體之閘極。 2 3.如申請專利範圍第2 0項之方法，其中形成該至少一 個開關元件包含：形成至少一個電晶體。

   第18頁 492194 六、申請專利範圍 24·如申請專利範圍第23項之方法，其中形成該至少一 個電晶體包含：形成至少一個薄膜電晶體。 25.如申請專利範圍第2〇項之方法，其中形成該至少一 個光敏取像元件包含··形成至少一個光二極體。 2 6 · —種形成一取像器之方法，其包含： 提供一基材； 形成至少一個資料線，直接配置在該基材上； 形成一光一極體陣列，配置在基材之上； 形成複數個開關元件，耦合於該至少為一個之資料線 與該光二極體陣列之間； 形成至少一個掃描線，配置在基材之上；以及 將該掃描線耦合於該複數個開關元件。 2J·如申請專利範圍第26項之方法，其中形成該至少一 個貧料線包含：形成至少一個資料線，有厚度約1微米。 28·/申請專利範圍第26項之方法，其中形成該複數個 開關元件包含：形成複數個電晶體。 2 9·如申請專利範圍第28項之方法 電晶體包含：形成複數個薄膜電晶體。 30·如申請專利範圍第28項之方法，苴忐 電晶體包含：將該複數個電晶體之每一個的^朽Λ複數1 少一個掃描線。 母個的閘極耦合於 31·如申請專利範圍第28項之方法，盆進一牛 形成一半導體島，在該複數個 / ι含： 與該複數個電晶俨夕夂伽沾、β & 莊疋母一個的閘 电日日餵之母一個的源極汲極對之間；、 及

   492194 六、申請專利範圍 將該半導體島耦合於該複數個電晶體之每一個的閘極與源 極汲極對之間。 3 2.如申請專利範圍第3 1項之方法，其中形成該半導體 島包含： 形成一層大致為本質之矽，配置在基材之上；以及 摻雜該層大致為本質之矽。 3 3.如申請專利範圍第3 2項之方法，其中摻雜該層大致 為本質之矽包含：摻雜成N +導電性型態。 3 4.如申請專利範圍第26項之方法，其中形成該至少一 個資料線包含：形成至少一個資料線，而含有斜度之側 ψ 面。 3 5.如申請專利範圍第2 6項之方法，其中形成該複數個 開關元件包含：形成一場效應電晶體，而含一源極；在該 至少為一個之資料線之上延伸該源極，但該至少為一個之 資料線與該至少為一個之掃描線重疊所在的區面除外。 3 6.如申請專利範圍第2 6項之方法，其中形成該複數個 開關元件包含：形成一場效應電晶體，而含一閘極及一源 極和汲極，並在該至少為一個之資料線之上延伸該源極； 其進一步包含：形成一半導體島，並將該半導體島耦合於 該閘極與該源極和汲極之間，且將該半導體島延伸於源極〇 與該至少為一個之資料線之間。

   第20頁