TW492150B - Copper interconnects with improved electromigration resistance and low resistivity - Google Patents

Description

492150 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（1 ) 發明領域 本發明係相關於半導體裝置及製造一具有鋼内連線 的半導體裝置之方法。本發明特別相關於具有次微米設計 特徵的高密度半導體裝置。 發明背景 相關於超大型積體電路半導體裝置的高密度及效能 的逐漸增加需求係要求〇·25微米或更小的設計特徵、增 加電晶體及電路速度、高可靠度及增加的製造產能。下降 至0·25微米或更小的設計特徵正挑戰習知方法的限制。 習知半導體裝置典型地包括一通常由單晶石夕 (monocrystalline silicon )製造的半導體基板及多層介電 層及傳導層。如顯示於第1圖的習知半導體裝置1〇〇，基 板1係設有場氧化層2用來隔離主動區，該主動區包括由 已摻雜多晶矽（doped polysilicon)製造的源電極/汲電極 3及閘電極4在半導體基板上方，其中具有閘極氧化層$。 隨後於上方沉積典型為二氧化矽的内介電層6而且使θ用習 知的微影（photolithographic)及蝕刻技術形成開孔。該 開孔係以傳導材料加以填充，藉由内連線7建立介於隨後 沉積的傳導層8及源電極/汲電極3至電晶體閘電極料的 電導線。典型為二氧化矽的介電層9係沉積在傳導層8上， 而且另-傳導層1〇纟型為銘或銘為基礎的合金係形成在 介電層9上而且經由導孔n以電性連接傳導層8。參考第1圖，傳導層H)是最上層的傳導層，而且組 成線路聯結層。典型亦為二氧化矽的介電層12加以沉積本紙張尺度適用中國國家標準（CNS)A4規^(210 X 297^^7 1 91814 (請先閲讀背面之注意事項再塡寫本頁各攔) 訂 線 五、發明説明（2 ) :且其上方沉積一保護介電抗刮傷頂端層13。保護介電 典型地包括一氮化物層’例如氮化石夕（Sl3N4)。可 =地，保護介電们3可包括—雙重頂端塗覆層，該層 匕括在氧化層上的氮化物層。保護介電層η對於半導體

=⑽提供刮傷保護’而且在隨後製程期間防止濕氣及 雜貝污染。在沉積該保護介電層13後，習知微影敍刻技 ㈣用來形成-開孔以露出線路聯結層！ Q hyer)用於外部連接’經由聯結墊14及導電線路B 或外部連接電極（未顯示）而達成。 雖然為說明方便只有兩個傳導層8及10描述於第1 圖’習知半導體裝置可包括多於兩個傳導層，例如五個金 屬傳導層，這係依照设計要求而定。也以說明方便起見， 第1圖不說明任何特殊形式的栓塞（1)111§)或屏障層技術。 然而，這類技術是習知的，而且因此這類特徵的詳細内容 將不在本文敘述。 當裝置特徵持續縮小尺寸時，例如内連線7及導孔i J 的内連線結構使得半導體裝置1 00在電路設計上提供更高 的封裝密度、更高速度及更具有彈性。例如鋁及以鋁為基 礎的合金之不同金屬通常係用來形成電内連線。最近，鋼 及以鋼為基礎的合金係用來填補開孔以形成電内連線。在 這類情形中’銅係典型地經由單一電鍍製程加以沉積。即， 使用一種電鍍化學作用的單一電鍍液係供應至電鍍室，該 處進行電鍍以填補形成内連線的開孔。鋼内連線的問題是 銅具有低電移電阻及容易擴散通過二氧化矽，二氧化秒係 4^2150 Α7 Β7

五、發明説明（3 ) 經濟部智慧財產局員工消費合作社印製 為使用在半導體裝置製造的典型介電層。 在先前製程中，已將摻雜元素（dopant)加入銅以增 強鋼的低電移電阻。摻雜元素與銅形成介金屬化合物而且 增加鋼的低電移電阻。在採用鋼合金的製程中，典型地沉 積鋼合金遍及形成内連線的全部開孔，或者沉積及退火以 擴散该摻雜元素遍及所有的内連線結構。使用銅合金可協 助解決電移（electr〇migration)問題，但是摻雜元素遍及 所有的内連線係增加内連線的電阻。這增加的電阻係導致 與半導體裝置相關的緩慢處理。 發明概述 需要半導體裝置及用來製造半導體裝置的方法，這 虽維持内連線的低電阻時，改善與鋼内連線相關的電移問 題。 本發明係符合這些需求，實質上純鋼導入内連線開 孔的較低部分，接著在開孔的頂部導入已摻雜的銅。隨後 將銅内連線平坦化，導致—具有降低電移現象及低電阻的 鋼内連線。 本發明的附加優點及其他特色將在下文中提出，當 檢視下文或者由本發明的實施例#學習對於熟習此技藝者 將變得日請。本發明的優點及特色在附屬的中請專利範圍 加以實現及獲得。 根據本發明，先前及其他優點係藉由在半導體裝置 形成内連線的方法而達成。該方法包括在介電層形成開孔 而且沉積實質純銅以填充開孔部分。該方法也包括沉積已 (請先閲讀背面之注意事項再填寫本頁各攔) 線 本紙張尺度適时關家標準（CNS)A4規格⑽X 297^7 3 91814 — -/4 xf/U 7TJ V 4 摻雜銅在實質純鋼上， 以填充開孔而且平坦化半導體裝 置’以致於該已埴右„力Μ A 〃充開孔係與介電層的頂端表面在同一平 面上。 經濟部智慧財產局員工消費合作社印製 本發明的其他觀點，提供半導體裝置。半導體裝置 包括-半導體基板及形成在半導體基板上的多數個介電層 及傳導層。半導體裝置也包括一形成在至少一介電層的： 連線。相連線以電性連接在半導體基板的至少兩個傳導 層’或者-個傳導層及主動層。該内連線包括—包含實質 純銅的較低部分及包含已掺雜銅的較高部分。 本發明的其他優點及觀點由以下詳細描述對於熟習 此技藝者而言將變得明顯。顯示及描述的實施例將提供一 用來實施本發明的最佳模式的說明。本發明在很多方面具 有修飾’所有修飾都沒有偏離本發明。因&，圖式本質^ 視為說明而已，而不是一種限制。 1式簡單 參考附圖’其中具有相同元件符號的元件代表相同 的元件。 第1圖係概略說明習知半導體裝置的戴面圖； 第2A圖係概略說明本發明實施例中，在介電層中内 連線開孔的形成； 第2B圖係概略顯示本發明實施例中，部分填充第2A 圖的内連線開孔； 第3圖係概略顯示本發明實施例中，填充第2B圖的 内連線開孔之其餘部分； (請先閲讀背面之注意事項再填寫本頁各攔) -¾ •訂 線 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 2Q7公釐） 4 91814 492150 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（5 ) 第4圖係概略顯不本發明實施例中，在平坦化後第3 圖的半導體裝置的戴面圖；及 第5圖係說明本發明實施例的内連線之截面圖。 鮫佳實施例之詳細描诚 當維持内連線的低電阻時，本發明提出及解決與銅 内連線相關的電移現象問題。 第2A圖係顯示形成在本發明實施例的半導體裝置 200之截面圖。參照第2A圖，例如二氧化石夕或其他具有 低介電常數（K)的介電層22係形成在半導體基板2〇上， 這典型地包括單晶矽。介電層22可由數層膜所形成。例 如，介電層22可為具有低κ材料的複合層，上方形成一 當作防反射塗覆層（ARC)用於隨後的微影及蝕刻步驟及 TEOS的氮化物層或用來保護該低κ材料的氮化物覆蓋 層。介電層22係直接顯示在半導體基板2〇上。應該瞭解 的是該介電層22可為在半導體基板2()的表面上方形成數 層的内介電層。例如，介電層22可為形成在半導體基板 2〇〇的數個傳導層及其他介電層（未顯示）上的内介電層。 開孔24係使用習知微影及蝕刻技術形成在介電層 上。這些開孔24可表示用來形成導線或導孔的孔洞或用 來形成内連線的溝槽（（rench )。在筮’A罔士 ;隹弟2Α圖中，三個開孔 24為簡單起見說明具有不同深寬比“―心㈤的不 同尺寸開孔。然而，基於特殊電路的要求，本發明可用來 形成數個具有任何特別特徵尺寸及深寬比的内連線。 先月?1所4肖於形成内連線的習知技術係使用紹、 I紙張尺度適种_家標準（CNS)A4規格⑽χ 29τ^------- 5 91814 (請先閱讀背面之注意事項再填寫本頁各攔) .#i .訂· 線 492150 A7 B7

經濟部智慧財產局員工消費合作社印製 以鋁為基礎的合金、鋼或以銅為基礎的合金。本發明藉由 沉積銅及以銅為基礎的合金在兩個電鍍製程以形成内連線 結構，這與習知技術不同。第2B圖係說明本發明的說明 實施例，其中該第一電鍍製程使用非均勻覆蓋（ confonnal)電鍍化學作用實質上沉積純鋼至開孔24。 例如，第一電鍍製程可使用-包括添加劑的電鑛液， 該添加劑增加開孔24的底部填充（b〇tt〇mfilUng)。任何 習知添加劑化學作用係用來增加底部填充，例如由SHpky

Company 〇f Marlborough，Massachusetts 所製造的

NanopUte 2001或Ultraflll 2〇〇1可與用在第一電鍍製程 的電鍍液相⑧合。用來增強開孔的底部填充的其他電錢化 學作用也可使用。 底部增強填充化學作用係在習知電鍍液槽發生作 用，而且提供至習知電鍍室以便開始第一電鑛製程。電源 供應至以半導體裝置200充當兩個電極之一的電鍍室。進 行電鍍沉積實質純銅至開孔24。監測該電鍍，以致於預 定數量的鋼將沉積至開孔24。根據本發明的說明實施例， 實質純鋼層30沉積在半導體裝置2〇〇上，直到開孔大約 被填充40 /〇至90%為止。例如，第2B圖顯示開孔大約填 充70 /〇以灵貝純銅填充該開孔24的特殊百分比可根據 特殊電路要求加以最佳化，如下文所詳述。在已經沉積預 定數量的純鋼層30之後，終止第一電鍍製程。 藉由使用第二電鍍製程沉積鋼合金，本發明將已摻 雜鋼"L積在純鋼上。根據本發明的說明實施例，採用均勻 91814 (請先閲讀背面之注意事項再塡寫本頁各攔) --訂. 線 492150

經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 覆蓋填充化學作用的第二電鍍液係在電鍍液槽中，以填充 開孔24的其餘部分。第二電鍍液也包括一摻雜元素在開 孔24的未填充部分形成銅合金。用來形成鋼合金的摻雜 元素可包括錫、錯、錄、把、鎂、鉻或叙。可選擇地，可 使用習知上增加鋼的電移電阻之任何其他摻雜元素。根據 說明實施例，調製電鍍液以致於銅合金的摻雜元素的重量 百分比的範圍大約〇·3%至大約12%，這係根據特殊摻雜 元素及特殊電路要求而定，下文將詳細描述。其他摻雜元 素的百分比可使用在本發明的其他實施例中。 第二電鍍液隨後係供應至電鍍室以沉積該已摻雜鋼 至開孔24的未填充部分。根據說明實施例，第二電鍍製 程可為無電極（electr〇less)電鍍製程。在此種情形下， 當電鍍製程發生時，沒有電壓需要施加於半導體裝置 2〇〇。無電極電鍍製程藉由電鍍液的試劑之交互作用，依 照該已摻雜銅的自動催化沉積而定。可選擇地，第二電鍍 製程可為電鍍製程。在其他情形中，如第3圖所顯示者第 一電鍍製程在半導體裝置2〇〇上沉積一已摻雜銅合金層 32，直到開孔24完全地填充為止。已摻雜銅合金層32也 形成在介電層22上。 根據本發明的說明實施例，相同的電鍍室可用於兩 種電鍍，即鋼電鍍及銅合金電鍍。在此情形下，將來自第 一電鍍的電鍍液加以排放或者送回一固定槽，而且第二電 鍍液係供應至電鍍室。兩個電鍍液的供應可稍微重疊以維 持連續性，而且防止半導體裝置2〇〇的表面乾燥或缺乏電 f請先閱讀背面之注意事喟再填寫本頁各棚〕 -訂. •線 本紙張尺度iiVi國國家標準（cns)A4規格⑽χ π?公楚） 91814 經濟部智慧財產局員工消費合作社印製 492150 五、發明説明（8 鍍液。可選擇地，個別的電鍍室可用於第二電鍍製程。在 此情形中，半導體裝置200由第一電鍍室傳送至第二電鍍 室。使用個別的電鍍室使得第一電鍍室可重複使用在第一 電鍍製程中使用的現存電鍍液，而且使得第二電鍍室重複 使用在第二電鍍液中使用的電鍍液。 ^在已摻雜銅合金層32沉積後，半導體裝置2〇〇係承 受化學機械研磨（CMP)製程。CMP移除在介電層22及 已填充開孔24之上過多的銅合金層32，而且以介電層22 的上表面為準將沉積於開孔24的銅加以平坦化。 第4圖顯示半導體裝置2〇〇 # CMp之結果。在⑽ 後’純銅層30留在開孔24的底部，而且銅合金層32留 在開孔24的頂部。此外，已填充内連線開孔24的上表面 實質上係與介„ 22@上表面在同一平面。U此方式， 隨後製程步驟可在實質上平坦及平滑的表面上實施。 顯示於第4圖的最終内連線結構係有利地在需要降 低電移現象的表面包括鋼合金，例如内連線的上表面。此 ^實質純鋼遍及其餘該㈣線結構，導致低整體電阻及 =速度内連線。填充鋼與銅合金的内連線之特殊百分比 ^最佳化’以提供增加電移效益而且維持低電阻。例如， :操作速度較增加的電移電阻來得重要的情形下， :金的内連線之百分比可降低。此外，在這類情形下 ^合金的摻雜^之百分比可降低，以進—步減少整體電 =以此方式，當維持低整體電阻時，銅及銅合金的 '儿積可最佳化以提供改善的電移現象。 土 8 91814 (請先閲讀背面之注意事項再填寫本頁各攔) ;訂_ 線 492150 A7 B7 五、發明説明（9 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 應該瞭解的是第4圖並未顯示任何擴散屏障層，在 純鋼層30沉積前該屏障層係沉積在開孔24。這類擴散屏 障層係為熟知的，而且進一步阻止銅的電移現象進入不同 電層。應該注思的是弟4圖並未說明鋼合金晶種層，兮 合金層在電鍍期間可沉積在擴散屏障層上以增強未摻雜純 鋼層30的附著性。 根據本發明的說明實施例，銅合金晶種層可沿著内 連線開孔24的底部及側壁沉積以傳送用於電鍍之電流。 在沉積相當薄晶種層在内連線開孔的情形中，可使用數個 技術實施。 例如，第5圖係顯示一銅合金晶種層5〇在半導體裝 置300沿著各内連線開孔24的側壁4〇及底部42均勻覆 盍沉積。銅合金晶種層50可使用任何習知製程沉積，例 如化學氣相沉積（CVD)、離子化金屬電漿（IMp)沉積、 物理氣相沉積（PVD)或其他已知製程以均勻覆蓋在内連 線開孔24沉積一相當薄的沉積層。銅合金晶種層5〇的厚 度範圍由200A至1000A，係依照特殊電路要求而定。 在銅合金晶種層50的摻雜元素可包括鎂、鋁、鋅、 锆、錫、鎳、鈀、銀或金。可選擇地，其他摻雜元素可使 用於銅合金晶種層50。鋼合金晶種層5〇的摻雜元素的重 量百分比係依照特殊裝置需求而加以最佳化。例如，銅合 金晶種層50的摻雜元素的重量百分比範圍係由大約〇 3% 至大約12 /。，係根據特殊摻雜元素及特殊電路要求而定。 在沉積該鋼合金晶種層50後，關於第2B圖及第3 本_紙張尺度適用中國國^準（CNS)A4 91814 f請先閱讀背面之注意事項再填寫本頁各攔) •訂· 線 492150 A7 B7

發明説明（ 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 圖的第一及第二電鑛製程加以實施，以便沉積實質純銅層 30及已摻雜銅合金層32。接著CMp以平坦化半導體裝置 300,得到顯示於第5圖的半導體裝置3〇〇。有利地，L 摻雜銅晶種層50基本上宜包覆純銅層3〇，而產生遍及整 體内連線結構之改善的電移電阻。 正 因此，、根據本發明，内連線係使用實質純鋼及已摻 雜銅而形成。有利地，當維持低整體電阻時，所得内連線 結構顯示電移電阻在較易受電移作用的區域上。沿著内連 線開孔的底部及側壁形成的銅合金晶種層5〇進一&步改善 該内連線的電移電阻，因此進—步改善半導體裝置的可°靠 度。本發明也最經濟的而且可輕易地整合至習知製程中。 在先前敘述中，提出許多特殊詳細内容，例如特殊 材料、結構、化學品、製程等，以便完全瞭解本發明。狹 而，本發明可實施而不訴諸所提出的特殊詳細内容。在其 他情形下，熟知的製㈣構不心描述，以免模糊本發明 的真實内容。 根據本發明’使用於製造半導體裝置的介電芦及傳 導層可藉由習知沉積技術加以沉積。例如，可使用諸如不 同種類的化學氣相沉積（CVD) “的金屬化技術，包括 低壓化學氣相沉積（LPCVD)及增強化學氣相沉積 (ecvd)〇 、 本發明可適用於半導體裝置的製造而且特別適用於 、有0.25微米或更小的設計特徵的半導體裝置，最後導 i增加的電晶體及電料度及改善心#度。本發明係可 適时酬家標準（CNS)A4規格⑽X 297 € 10 91814 (請先閲讀背面之注意事項再塡寫本頁各攔) -•i 訂. 線 492150 A7 B7 五、發明説明（u ) 應用於不同種類的半導體裝置的形成，而且沒有提出詳細 内容以避免模糊本發明的真實内容。在實施本發明時，採 用習知微影及蝕刻技術，本文不提出這類技術的詳細内 容。 只有本發明的較佳實施例及多用途的案例係顯示而 且描述在本揭示内容。應該瞭解的是本發明可使用不同組 合及環境，而且可在本文所示之發明概念的範疇内修飾。 例如，本發明藉由單層内連線的案例加以描述，該 内連線在介電層產生開孔而且填充該開孔形成。本發明也 可適用於内連線形成的其他情形，例如形成一接觸上溝槽 部分的傳導導孔的雙鑲嵌（dualdamascene)技術。在這 種情形下，純銅可沉積在傳導導孔及傳導溝槽的部分。隨 後’傳導溝槽的上部分以已摻雜鋼加以填充。 (請先閲讀背面之注意事項再填寫本頁各攔) 訂 經濟部智慧財產局員工消費合作社印製 元件符號之說明 1 基板 2 場氧化層 3 源電極/汲電極 4 閘電極 5 閘極氧化層 6 内介電層 7 導線 8 傳導層 9 介電層 10 傳導層 線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公箸) ----- 11 91814 492150 A7 B7 經濟部智慧財產局員工消費合作社印製 五、 發明説明（I2 ) 11 導孔 12 介電層 13 保護介電層 14 聯結墊 15 導電線路 20 半導體基板 22 介電層 24 開孔 30 純銅層 32 已摻雜銅層 40 側壁 42 底部 49 電晶體閘電極 50 銅合金晶種層 100 半導體裝置 200 半導體裝置 300 半導體裝置 (請先閲讀背面之注意事項再塡寫本頁各棚) 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 12 91814

Claims (1)

1. ^2150 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印制衣 六、申請專利範圍 L 一種在半導體裝置（ 200 )形成内連線的方法，該方法 包含： 在介電層（22)形成一開孔（24); 沉積實質純鋼層（30 )以填充一部份開孔； 沉積已摻雜銅層（32)在實質純鋼層（3〇)上以 填充該開孔（24);而且 平坦化該半導體裝置（2 0 0 )，以便該已填充開孔 係實質上與介電層（22)的上表面在同一平面。 2·如申請專利範圍第1項之方法，其中該部分包括開孔 (24)的大約40%至大約90%。 請專利範圍第1項之方法，其中該已摻雜銅層（32〕 包括摻雜元素的大約0·3重量％至大約12重量0/〇。 4· 一種半導體裝置（200 )，包括： 一半導體基板（20); 在半導體基板（20 )上形成多數層之介電層及傳導層；而且 在至少一個介電層中形成内連線，該内連線以電 性連接該半導體基板（20)的至少兩個傳導層或一個 傳導層及主動層，該内連線特徵為： 一包括實質純銅層（30)的底部，及 一包括已掺雜銅層（32)的頂部。 5.如申請專利範圍第4項之半導體裝置（2〇〇)，其中該 底部包括該内連線之大約40%至大約9〇%。 6·如申請專利範圍第4項之半導體裝置（2〇〇)，復釔括： 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）~~ 一 "

   13 91814 (請先閱讀背面之注意事項再填寫本頁) tTJ· --線· 經濟部智慧財產局員工消費合作社印製 —-—___________ 、申請專利範圍 ^ &著内連線的底部（42 )及側壁（40 )形成的已 /雜鋼層（50)’該已摻雜銅（5〇)包圍實質純銅層（3〇) 在内連線的底部中。 7.-種製造半導體裝置（2〇〇)的方法，包括： 導體基板（20)形成多數層之介電層及傳導 層； 在至少一介電層形成一開孔（24)，· 沉積實質純鋼層（30)以填充一部份開孔（24); 沉積已推雜鋼層（32)在實質純銅層（30)上以 填充該開孔（24 );及 平坦化半導體裝置（200)，以致於銅及已摻雜銅 的填充開孔係與介電層的表面實質上在同一平面。 8·如申請專利範圍第7項之方法，其中該已摻雜銅含有 摻雜元素之大約0.3重量％至12重量％。 9 ·如申專利範圍第8項之方法，其中該摻雜元素包括 錫、誥、鳃、鈀、鎂、鉻或鈕。 10·如申請專利範圍第7項之方法，包括； 藉由電鍍，沉積實質純鋼層（30)，及 藉由無電極電鍍及電鍍至少其中之一，沉積該已 捧雜銅層（32)。 _____________·____ n n n 1 一一口， n n mMMmm 1 n 1- n I 線— (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14 91814