TW490851B - Micro high frequency passive device, the module thereof and the manufacturing method thereof - Google Patents

Description

490851 五、發明說明（1) . <發明之背景〉 j 本發明係關於一種微型高頻被動元件、其模組及其製 造方法，特別是結合微型高頻電感、濾波器、電阻、電谷 等整合型被動元件與相關電路，I以覆晶封裝或晶圓級封 裝將主動元件或功率元件整合於同一封裝，來達到同一封 裝之高頻模組，以縮小模組體積、減少封裝及量測成本’ 並提高高頻模組的特性。 <先前技術之描述〉 行動通訊之蓬勃發展加速了相關高頻無線電子零件之 需求。無線通訊產品的行動能力端賴於零組件的尺寸及電肇 池續舨力。零件製造商也致力於開發更微小、價格更便宜 且性能更好的元件。微小化的最終作法就是將其與I c整 合，成為系統晶片（S y s t e m - ο η - c h i p，S 0 C )。但是系統 晶片說來容易做來難，尤其在整合來自不同公司，不同的 製#呈及設計的智慧財產權（I n t e r 1 e c t u r a 1 p r 〇 p e r t y， I P ):g獨特創作時，常常須要耗費相當多的時間作整合及轉 丨換;工作。因此必須發展一種系統層級的整合技術快速地將 j不；'同設計公司、不同晶圓、不同製程的晶片（D i e )進行 整洽 並可在整合前進行完整的晶片測試 更進一步可在 晶，圓階段進行測試，提升良率與減少不必要的封裝成本 而對客戶端而言，透過客制，化（Customizati〇n)的設 =，除了確保本身在設計上的智慧財產權保護外，也可以 ^短產品的設計時間、減少產品體積、耗電及降低電磁干 k (EMI )。因此通訊系統為了達到體積小、可攜性高、

第4頁 490851 五、發明說明（2) Γ : : t降，系統整合複雜度的目標，目前最可行且成 材=本叙_式疋將個別功能的元件及屬於不同製程或晶圓 声浐兀件（active component )以封裝的方式與高密 化的被動元件電路模組來形成高密度且積體化的系 術及：iiil皮：元Πΐ礎之高頻模組目前比較具有技 膜型整合高頻模组：=;°二一種為與ic製程相容的薄 ”共;堯？。莫組產品的最大好處是對以 很…但是待解決的問題則相當多。包括繞官π:: 測上的困難、上游陶曼粉末 、、，，不夠小里着 縮的現象箄，佶ί末 易、製程上陶瓷發生收 的現象寺’使侍製程及模擬結果偏差很大 正。基本上，就製作費用而言，盥j c制 — 夕 ^高頻模組與低溫共燒陶究兩者；製；“目：致：：= 夕〆但是就目前而言，薄膜型整人古:用大致上相差不 以:丨製作出尺寸更小之高頻模組，優勢在於可 丨整、合主動元件電路實現系統化的模：“果型建立上可 .丨頻舞組之開發成本及研發時間。、 乂利於行動通訊高 、一個高頻模組須要用到許多的 〈組相當大的面積，這些被動電路大多:且其佔據模 感，、傳輸線、耦合線或轉換,。在 =電阻、電容、電丨 容的處理都比較容易，大致上由。。 電路裏，電阻、電 料即可處理。電感是一磁力元件早卢p公式選定一適用材 I::最常用的電感為平面螺旋式電感^理上比較麻煩，目前 心，匕具有製作簡單、無雜 490851 五、發明說明（3) 汛源=生及非常低的功率消耗等優點，缺點是所佔面積 i田ϋ值易受製程影響、品質因數低，在積體電路裏所 ^ &浐!'面螺旋電感，其磁力線與導體基板交互作用所造 、貝毛’又是元件Q值降低的元兇，故而效率相當得低。 為工達到改善高頻模組電感的效能，在傳統的曰作法_ 上，通常是以降低基底的損耗及金屬層的 損耗來說，可用的方法有:使用高阻抗丄、將 去二=感：基底之間“-層薄 笔阻方面則有：使用厚的金屬層、將多層的金屬 層亚耳“吏用或是使用電鍍製程等方法 電路的佈局技巧來達成改善的目的。 也了乂使用 近年來，由於微機電技術的蓬勃發展，使得我們可以 在積體電路上製作三維的螺管式電片朴 ^ ^ Τ 羋而年θ ^ ^ ^ ^ ]系g式冤感，措以取代螺旋式的 + 面电感，而製作的方式有下列幾種：三版 面與機電技術，運用這此技術可將泰“衣版次表 :也，有效降基底寄生電；感的面積縮小，同時 :第la圖至第If圖為美國國家半導體公司在美國專 05844299號的平面螺旋電感結構與製程 的石夕基底韻刻移除，而此處是利用微機電二 ί反利用光顯影法，以光阻11定義-預钱刻區12，並ί 基板刻’以成空腔u次’再如第ic圖至第id 圖所示’在空腔13上鍍上犧牲層14，並將其磨平使其平括 490851 五、發明說明（4) 化如第1 e圖 層1 4鍍上支 1 4移去即完 第2a圖 〇 6 0 0 8 1 0 2 號 示， 25 ° 光阻 21的 層25 於平 呈一 一線 影響 會影 t I較丨大管鉍 I 電戚 i離來 電流 感特 結合 在行 包含一 之後， 層2 4來 金屬主 ，以利 面螺旋 線性的 因為， 性變化 ，因此 響著電 而使品 電感， 、電感 達到降 的能力 性，但 各層之 動通訊 所示；接著如 撐層1 5以及電 成懸浮式電感 與第2b圖為美 的三維螺管式 基板2 0，在基 利用第一光阻 架構此三維的 要由電鍍方法 螺旋電感2 1的 式電感，在螺 變化關係，這 在平面螺旋式 ’而是受到矽 ，無法準確的 感的品值因數 質因數增加， 有下列幾種好 值與圈數間的 低面積及體積 。這種螺旋管 由於其為電鍍 間的種子層2 5 所用的高頻模 第1 f圖所示，在已平坦化的犧牲 感的金屬圖案1 6，最後將犧牲層 國 Motoro1 a 電感結構。 板20上成長 層22 、第二 螺旋電感2 1 製作，故金 堆疊。此種 管式電感的 一點對在設 電感時，其 基底和金屬 求出電感值 ’當間隙相 但電感值會 處··在碎基 線性化關係 和利用厚的 作法，雖然 製程，盆二 X --- 所提供的附 組必須經過 公司在美國 如第2a圖與 緩衝層2 6以 光阻層2 3， 。其中形成 屬層之間必 形式的電感 電感值與電 計電感時相 電感值並非 間的寄生及 。線圈之間 近時，會因 因此被減低 底上有一良 、可縮減線 金屬層來增 可以得到高 維結構的穩 著力影響。 後段製程、 專利第 第2b圖所 及種子層 以及第三 螺旋電感 須含種子 特性不同 感的圈數 當的重 隨圈數做 耦合電容 的間隙也 電感密度 。使用螺 好效能的 圈間的距 加通過高< 品質的電 定性易受 尤其是， 封裝，以

了的振動，都會 式電感可縮減線 疋’螺管式電感 現象，因此，電 產生不像電感器 理想，所以必須 感操作頻率範圍 解決上述先前技 頻模組的製造方 良好之高頻模組 頻模組的製造方 頻模组的最佳化 頻模組的製造方 電路及被動電路 組之開發成本及 組特性。另 ，來達到降 分佈電容， 值會隨著頻 變成電容 小分佈電 影響高頰模 圈間的钜離 繞線之間的 感為的電感 的動作，而 儘可能地減 提南。 術之缺點。 法’可提供 ，此為本發 法，可提供 ，此為本發 法’可提供 ’來實現系 研發時間， 法，可提供 系統控制晶 級單一封裝 490851 五、發明說明（5) 及未來使用中免不 外，利用三維螺管 低面積及體積；但 會和電感發生振盪 率而變化，以致於 性，這一點相當不 容，才能使高頻電 〈發明之總論〉 本發明即旨在 依本發明之高 品質電感，且特性 的。 依本發明之高 整之電感，以利高 的， 彳依本發明之高 ，同晶圓製程的主動 •ί擬丨，以減少高頻模 之 '又一目的。 •依本發明之高頻模組的製造方 CMOS的電路、基頻訊號處理'晶片、 記憶體晶片整合一起，來達到系統 供馬頻及低頻之間的隔離以及保護 為了達到上述目的，本發明之 一種整合高 明之另一目 一種線性調 明之再一目 一種結合不 統化的模 此為本發明 一種結合 < 片，以及將 功能，並提 咼頻模組的製造方法，

第8頁 丄 五、發明說明（6) 乃 用—二 έ隹 q 到一特性：好之，頻電感器，來提供高q值電《，藉此得 、 艮灯之向頻模組。 供了： = 目的’本發明之高頻模組的製造方法提 修整。 面之連接墊，可提供高頻電感之選擇以及 方法2:ί，f述之另一s的，本發明之高頻模組的製造 圓製程的：Ξ電級晶粒封裝技術來結合不同晶 降低通訊高頻來實現系統化的模擬，以 果、、且之開發成本及研發時間。 本發明上述日& 甘a 楚了解此實施例其匕優點，皆可參考附圖描述更清 〈發明之詳細插述〉 p i C？至弟2b圖之先前製作高品質高頻電感器之技蓺 已坪f如上、，此處不再重複敘述。 ，丨第3 a Θ為本發明第一實施例中結合二 旋高頻電感器之雙声矸網彳一泌c利一 主汉一术螺 ' —又禮了調式二維S型鬲頻電感器之示意 t圖；。如該圖所示，並中3 〇 一 1 δ q .1墊卜可依據需要的‘成值作連接的連接 圈數呈一線性的變= 處之電感值與電感的 電咸之-車捲執⑼ 卜 定於基板上作為修整 感之連1墊30-1至30_7，不但可支撐整個電感結構，使 =個三維構較為穩固，連接墊^―丨至“”亦可依選擇 ^一側二或是兩側交錯，使得支撐結構更為穩固。此外， 結構被陷在兩壁之間，免不當的碰撞而 破展此電感結構。第3b圖即為此三維s型高頻電感器之每

第9頁 490851 五、發明說明（7) 一層截面圖。上圖包含上層電感之金屬圖案31，以及同平 面之修整電感的連接墊⑽—丨至“勺，下圖則包含下層電感 之金屬圖木33。上金屬圖案31及下金屬圖案μ乃利用中間 穿透金屬32相互連接。 一第4a圖至第4C圖為本發明第一實施例之可調式三維s 型南頻電感器之製造流程，其中，帛4 a圖為配合採用氧 化鋁或玻璃等絕緣性基板的製程示意圖。第^圖及第4c圖 =分=為採用t面钱刻及纟面㈣方式來去•基板效應的 衣私k 適於配合半導體矽基板的使用。 如弟4 a圖所示，在基柄4 Π卜形#资 a 4a图夕Μ、㈤1 ·朴板4U上^成弟—金屬圖案41如第 ^ ()圖，接著在第一金屬圖案41上，护成第一介 黾層42 [如第4a圖之（2 )圖];此第一介中 /成弟 佈方式，在基板4〇上形成；其後，V義^ 光顯影的罩幕定義方式，定義第—介=域内，利用曝 之舞，在空孔内填人並定義第二介電e42、，,形成空孔， :屬滑44 ;此第二金屬層44可連接上 亚沈積第二金 ;圖之⑴圖];接下來，在圖案[如第4a •Μ).，來構成整個高頻電成哭的上形成第三金屬圖案 ❹元件的電性連結，= = 供與其它電 ^方式形成一層金屬層，再利用蝕 〜^ ^利用金屬沈 45 [如第4a圖之（4 )圖]，•亦可利用"一疋第二金屬圖案着 最後，以蝕刻液移除第二介電層4 又此？製程完成。 成[如第4a圖之（5 )圖]。 、」此、、，°構即可製作完 若欲消除基板效應或採用半導 也暴板4，可於基板上 m 第10頁 490851

五、發明說明（9) (1)圖],接著在第一金屬圖幸 第一介恭庶 v、1上’利用塗佈方式形成 乐）丨電層42 [如第4c圖之（2 )岡Ί m 战 之後右介3丨如，古 „ 、；圖]，然後，定義空孔， <俊在空孔内填入並定義第二介 、，义士 μ 一 層44，此第二金屬厣44矸、查拉 ^ 亚沈ί貝弟一金屬 之（3 ) fm ·拉屬:連接上下層金屬圖案[如第4c圖 < W )圖]，接下來，在整個妗 々— 口 4 5，爽椹士敫μ — _ . σ構上形成弟二金屬圖案 電路Γ ί 頻電感器的上層金屬圖案，以供與其它 件的電性連結[如第4c圖之（4)圖] 三金匕 二:可“利用金屬沈積方式形成-層金屬[再利用 蝕刻來定義第三今屬_安. 蜀71 丹⑸用 成·爭格 。木，亦可利用一般電鍍製程完 ^取j，以蝕刻液移除第二介電層4 製作。其後，再進行基板移除的砧*,制4几风电a兀件 或非耸& & n Γ 的刻製程，可利用等向性 声=向性基板钮刻液’自基板正面，經由移除第二 所顯露出的㈣冑，對基板進行㈣。待將基板去 縣浮於其姑ρ Λ 囬式隹s型南頻電感器即可 心严於基板上[如第4c圖之（5 )圖]。 :丨第5a圖至第5k圖為本發明第三實施例整合三維s型高 感ϋ及被動元件電路之截面圖。如細圖至第5e圖所 不:’首先在基板500上沈積並定義電阻層5〇1及5〇2 (第& 圖）；其後沈積並以蝕刻或剝離法（L i f t — 〇 f f )定義第一 :、金屬圖案503及504 (第5b圖），此第一金屬圖案5〇1同時< ，為電阻R1兩端電極，以及電容π的下電極板；其後，先 饭此積.並疋義第一介電層5〇5 (第5c圖）及第二金屬圖案 、506，第一介電層505與上下包夾的第一金屬圖案5〇3、第 金屬圖案506形成電谷C1 (第5d圖）；其後，在電阻ri

五、發明說明（10) 及電容C1上均白涂使 ^ 電層507 (第5e圖V—二絕緣有足夠的厚度的第二介 以利用前诚制於，然後，如弟5f圖至第5k圖所示，可 電4^ =維高頻電感器的程序將所得之三維高頻 电U為声、現於破動元杜 微型而干擾小的古^ & 可有效地節省空間，構成一 件電路的整合。f先如—，准同頻电感益及被動兀 第=金屬PI安ςηδ 弟5f圖所不，在第二介電層507上 矛—金屬圖案508 ;接 5〇8上，利用塗佈方不，在第三金屬圖案 第5工圖所示，在^義電層509 ;再如第5h圖及 入並定義第四介電層51。 ] 1广層5°9，之後填 第四金屬圖案5U ;接成連接上下層金屬圖案的（ 敫個社構卜如第5 J圖及第5k圖所示，在 正個結構上形成第五金屬 ^ 的上層金屬圖案以提供盘；^ 2來構'整個高頻電感器 後移除底下的第三介電件的電性連結’之 頻，感器的位置可與=被另外’其中高 pa ； i制从七j 、匕被動兀件如电阻及電容的位置铒 開‘:，其製作方式如第51圖至第5〇圖所示。。 罝錯 此外’有愈來愈多的高頻收發機為 一分對稱設計，戶“主動元件如放大採 的架構，S]而相對匹配電感也是成雙 ：： 增加電感的面積，因此刺 日相田私度地 旦纩丨古相β 十 述二維型高頻電感器可大_ 里細^回硕杈組上電感的面積並提高效能。 | 一第6a圖與第6b圖即為本發明第四實施例整合含三 型尚頻電感器的被動元件模組與主動元件 ;♦ 之截面圖。如第6a圖所干夕士與浐彻 B /、匕基頻电路 口々不之此貫施例，具有先前實施例中

第13頁 J 1 五、發明說明（U) 提到的電容單元Cl、電阻單元…以 减 隔電容罩矛Γ1 Φ M 叹包从早兀L1以及为 fi〇w 早元R1與電感單元L1的第-介電層 厂乐一介電層607，以及支撐位於空腔6〇9之上電感單 經由金屬導# Λ 〇 1乃 將其整合至此含電容罝覆晶封裝或晶圓級封裝 的1! 電阻單元尺1以及電感單元li :路單元603可以是主動元件、功率元 件或其它基頻電路。 卞 由前所述，本發明可其於姓贪每 ^ ^ ^ ^ ^ ^ 了基於特疋戶、施例及附圖所描述。 任何热習此技術者，皆可東老 每f彻夕π同的祚由 考 述而更清楚了解此描述 上诚與f #丨乃作A f 口 發明之實施例。因此， 上述“e例乃作為插述本發明，而此發明。 490851 91. 4. 9· _案號90109116_年月日___ 圖式簡單說明 第la圖至第If圖為先前技術平面懸浮式高頻電感器的 示意圖。 第2a圖與第2b圖為另一種先前技術中三維螺旋高頻電 感器的示意圖。 第3a圖為本發明第一實施例中結合平面S型及三維螺 旋高頻電感器之雙層可調式三維S型高頻電感器之示意 圖。 第3b圖為對應於第3a圖之三維S型高頻電感器每一層 截面圖。 第4a圖至第4c圖為本發明第一實施例中可調式三維S 型面頻電感裔之製程流程不意圖。 第5a圖至第5〇圖為本發明第二實施例整合三維S型高 頻電感器及被動元件電路之截面圖。 第6圖即為本發明第四實施例整合含三維S型高頻電感 」 器的被動元件模組與主動元件及其它基頻電路之截面圖。 〈圖示之參考數字及其名稱對照〉 10、20、40、500、601:基板 1 ’ 11 :光阻 12 :預蝕刻區 13、48、514、6 0 9 :空腔 14 :犧牲層 15、47、5 0 8、6 0 6 :支撐層 1 6 :金屬圖案

第15頁 490851 圖式簡單說明 21 二 維 螺 旋 電 感 22 第 一 層 光 阻 層 23 第 二 層 光 阻 層 24 第 二 層 光 阻 層 25 種 子 層 26 緩 衝 層 30- 1至30 -7 修 整 電 感的連接墊 31 、 .32 33 ! 金 屬 圖 案 41、 5 0 3、5 04 :第一金屬圖案

42、 5 0 5、6 0 5 :第一介電層 43、 507、6 0 7 :第二介電層 44、 5 0 6 :第二金屬圖案 45、 5 0 9 :第三金屬圖案 501、502 :電阻層

511 第四 金 屬 圖案 512 五金 屬 圖 案 510 第三 介 電 層 R1 ： 電阻 C1 : 電容 L1 ： 電感 602 金屬 導 線 603 電路 單 元 608 連接 點 第16頁

Claims (1)

1. 曰 修正 案號 90109116 六、申請專利範圍 種二；種L調:'三維s型高頻電感器，其特徵在於.曰 種可調式二維s型高頻電感器之結構包含··在於·是 固定於基板之連接塾； 下層電感之金屬圖案，可延伸於連接墊； 電感之金屬圖案，亦可延伸於連 以 連接上下層金屬圖案的中間穿透金屬。及， 2. —種三維高頻電感器之製造方法， 提供一基板； 已括步驟如下_· 在基板上形成第一金屬圖案； 層；接著在第-金屬圖案上，形成一均句覆蓋的第一介電 在定義 空孔内填入 定義第 金屬圖案； 在整個 案，以供與 3. 如申 其還包含形 連接。 4. 如申 其還包含形 墊，可支撐 其中修整電 份第一介電層形成空孔，並於 區域内將除去 弟一"介電層； 、’I電層，並形成連接上下層金屬圖案的第二 以及 一 、=構上形成構成整個高頻電感器的上層金屬 二它電路及元件的電性連結的第三金屬圖案。 請專利範圍第2項之高頻電感器之製造方法， 成修整電感的連接墊，可依據需要的電感值作 請專利範圍第2項之高頻電感器之製造方法， 成固定於基板或介電層上作為修整電感連接 整個電感結構，使得整個三維結構較為穩固， 感連接墊可依選擇在同一側，或是兩側交錯使 麵 第17頁 Η^υδ：)丄

   修正 5·如申兩專利範圍第2項之高頻電感器之製造方法， 了、中整個電感三維結構被陷在基板或介電層兩壁之間， 避免不當的碰撞而破壞此電感結構。 6·如申請專利範圍第2項之高頻電感器之製造方法， 二整個電感的連接墊位於同平面，以利於修整及後 性連結。 ^ ^ 7· 一種二維高頻電感器之製造方法，包括步驟如下. 提供一基板； · 在基板上形成一支樓層； 在支撐層上形成第一金屬圖案； 層·接著在第一金屬圖案上，形成_均句覆蓋的第—介電 在定義區域内將除去部份第一 空孔内填入第二介電層； "电層而形成空孔並於 金屬=第-介電㉟’並形成連接上下層金屬圖案的第二 案以. = = =電感器的上層金屬圖 編刻二:結的第三金屬圖案； 申請專利範圍第7項之高頻電感器之 八u匕3形成修整電感的連接墊’法， 連接。 艨而要的電感值作 9.如申請專利範圍第7項之高頻電感器之製造方法， 1 第18頁

   案號 9010911fi 六、申請專利範圍 其還包含形成.固定於基板或介電声 墊，可支撐整個電感結構，使^ … > 整電感連接 其中修整電感連接墊可依選摆二維結構較為穩固， 得支撐結構更為穩固。 同一側，或是兩側交錯使 10.如申請專利範圍第7 其中整個電感三維結構被陷在感器之製造方法， 播备π术址 丨曰在基板或介電層兩壁之間，可 避免不§的娅棱而破壞此電感結構。 11 ·如申清專利範圍第7百 > 、 其中整個電感的連接塾位於同：：頻電感器之製造方法， 性連結。 於冋千面，以利於修整及後續電 盆中：用如二I請專利範圍第7項之高頻電感器之製造方法， 基板去除形成空腔的步驟可以正面钱刻 或疋月面㈣程序形成空腔以去除基板效應。 包括步驟：種下含三維高頻電感器之高頻模組之製造方法， 提供一基板； 在基板上沈積並定義電阻層； 浐雷i積並以蝕刻或剝離法（Lift_off)定義作為電阻兩 而/ ’以及電容的下電極板的第一金屬圖案； 4沈積並定義第一介電層及第二金屬圖案； 層./、後’在電阻及電容上形成用來隔絕用的第二介電 在=二介電層上形成第三金屬圖案； 接著在第三金屬圖案上，形成一均勻覆蓋的第三介電

   第19頁 號90他”忾 曰 修正 六、申請專利範圍 層； 在定義區域内將除去第三 定義第四介電溽，*以二、电層亚填入第四介電層； 金屬圖案；以及，9 ”>成逹接上下層金屬圖案的第四 在整個結構上形成 案形成電容。〃 ι夹的弟—金屬目t、第三金屬圖 使φ笛^入申^專利範圍第13項之高頻模組之製造方法， 二厂”电層必須具有足夠的厚度以涵蓋元件並均勻塗 佈於基板上。 χ 1 j ·如申晴專利範圍第1 3項之高頻模組之製造方法， 其中同頻電感器的位置可位於其它預先佈置之被動元件如 電阻及電容等的旁邊或上方，可以有效節省空間，構成— 微塑而干擾小的高頻模組。 1 7 · —種含三維高頻電感器之高頻模組之製造方法， 包括下列步驟： ’提供第一基板； 在第一基板上形成電容單元、電阻單元以及電感單 元； 接著將欲整合之含電路單元的第二基板經由金屬導線 以及連接點以覆晶封裝或晶圓級封裝將其整合。 1 8 ·如申請專利範圍第1 7項之高頻模組之製造方

   第20頁

   490851

   第21頁