TW484094B - System and method for selectively enabling modules in an intergrated processor - Google Patents

System and method for selectively enabling modules in an intergrated processor Download PDF

Info

Publication number
TW484094B
TW484094B TW089117618A TW89117618A TW484094B TW 484094 B TW484094 B TW 484094B TW 089117618 A TW089117618 A TW 089117618A TW 89117618 A TW89117618 A TW 89117618A TW 484094 B TW484094 B TW 484094B
Authority
TW
Taiwan
Prior art keywords
integrated processor
processor
scope
patent application
register
Prior art date
Application number
TW089117618A
Other languages
English (en)
Inventor
Gunnar E Hagen
Original Assignee
Infineon Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Corp filed Critical Infineon Technologies Corp
Application granted granted Critical
Publication of TW484094B publication Critical patent/TW484094B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3051Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/006Identification
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)
  • Microcomputers (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 1 五、發明說明( ) 發 明 背 景 發 明 領 域 本 發 明 係 關 於 積 體 電 路 特 別 是 用 於 致 能 功 能 単 元 之 :系 統 及 方 法 〇 相 關 技 術 説 明 積 體 處 理 器 傜 具 有 處 理 器 中 心 及 周 邊 裝 置 或 各 種 型 式 之 功 能 tftr 早 元 之 資 料 處 理 裝 置 〇 處 理 器 中 心 及 功 能 军 元 傺 典 型 地 經 由 一 共 同 匯 流 排 來 連 接 〇 因 為 處 理 器 中 心 及 功 能 tat» 早 元 偽 在 tad 早 一 積 體 電 路 上 實 現 5 積 體 處 理 器 對 費 用 敏 感 控 制 功 能 偽 有 用 的 〇 積 體 處 理 器 通 常 以 不 同 型 式 操 作 但 可 適 用 化 在 各 別 應 用 中 〇 例 如 一 或 多 個 功 能 早 元 可 被 選 擇 為 活 性 〇 此 種 積 體 處 理 器 典 型 地 有 其 模 式 經 由 儲 存 在 非 揮 發 性 記 億 體 之 位 元 而 適 用 化 〇 這 Jit 位 元 係 集 合 地 稱 為 組 態 暫 存 器 〇 組 能 位 元 可 在 開 啓 晶 片 非 揮 發 性 記 億 被 程 式 化 的 同 時 被 程 式 化 ’ 因 此 積 體 處 理 器 可 以 對 於 應 用 被 適 用 化 0 組 態 位 元 形 成 連 鑛 被 驅 動 至 各 値 電 路 之 信 號 以 選 擇 操 作 模 式。 與 積 體 處 理 器 相 關 之 大 部 分 之 費 用節省 係 將 複 數 個 功 能 tJCt 早 元 製 造 至 一 titt 早 一 晶 片 上 的 能 力 〇 妖 y\W 而 , 通 常 此 種 功能 αο 早 元 實 現 由 第 三 賣 主 開 發 之 特 徵 〇 如 此 > 積 體 處 理 器 製 造 商 必 須 典 型 地 對 每 一 産 生 之 晶 片 支 付 一 權 利 金 〇 妖 而 5 通 常 並 非 所 有 的 開 啓 晶 Η 功 能 早 元 管 被 致 能 〇 在 此 情 況 下 > 晶 片 製 造 商 不 想 對 一 不 使 用 的 功 能 卑 元 支 付 一 權 利 金 〇 妖 /\\\ 而 > 同 時 第 二 方 賣 主 想 要 確 定 在 同 意 較 低 之 權 利 金 或 没 有 權 利 金 前 功 能 art 早 元 是 否 實 現 在 一 晶 片 上 0 如 此 > 需 要 監 測 在 積 體 處 理 器 上 的 那 一 個 功 能 ασ 早 元 被 一 3 (請化閱讀f-面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) 五、發明說明( A7 B7 ''/ 經濟部智慧財產局員工消費合作社印製 明供設各進一供 度 針可,動 序環衹 。。。 發提取能器及提 過一測容時驅 器測上 器路境 本係讀致存分傺 部供檢内性部 理監際 理電環 據器成器暫一料 外提動之活外 處。實 處測測 根理定存蹤的資 被。驅器非被 體合否 體檢監 在處設暫追料定 不止其存為腳 積集是 積一 一 皆體被態一資設 腳截,暫器針 與之器 之之之 點積心組。定及 針被器蹤動使 許庫理 例例例 缺,中。元設碼 部皆動追驅假 允料處 施施施 他說器器單持號 外元驅,出。 境資體 實實實 其的理存能維本 測單出性輸況 環之積 一一一 和單處暫功器販 監能輸活態情 測關別 之之之 點簡。態之存。。以功態為狀之 。監相特 明明明 缺。心組上暫號測路,狀器三腳號之元測 發發發 之服中一器蹤序監電動三動當針信例單檢 。 本本本 中克器至理追或於測驅一驅。測制施能來元 據據據 術被理供處中本用撿度至出、出監控實功用單 根根根 技中處提體其販 ,一過號輸輸路止之能被能明示示示 前法體之積,器腳供被信態腳電截明致步功説顯顯顯 :先方積將至供理針提如制狀針擇一發或一的單偽偽係 逑在及一並體提處部 ,例控三一選生本性進確簡圖圖圖 。概些統有料積被體外者 當由測産據活能正之 123 現明這条具資亦步積一再動 D 。經檢即根及可用式第第第 實發 之於定種一分至 驅 f 腳以一 , 號境使圖 裝--------訂--------- (請先閱讀免面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1094 1094 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(3 ) 第4圖係一流程圖,顯示根據本發明之一實施例之一 方法。 第5圖係一流程圖,顯示根據本發明另一實施例之方 法。 本發明之詳細説明: 第1至5圖顯示一用於積體處理器之功能單元追蹤及 致能条統及方法。功能單元追蹤及致能方法允許特定功 能單元為作業被設定,並報告那個功能單元是活性的。 因此,製造者可追蹤第三方賣者組件的使用。 現參閲第1圖,顯示根據本發明之實施例之一積體處 理器,並以參考標號1 Q G表示之。範例積體處理器偽 T r i C 〇 r e 處理器家族。可由 I n f i n e ◦ η T e c h η ο 1 〇 g i e s 公司 獲得。積體處理器1 ΰ G可經由一位址及雙向資料匯流排 耦合至讀取記億體(R Ο Μ ) 1 ϋ 4,其儲存組態資料1 0 6。例 如,組態資料1 〇 6可能包含一或更多位元以啓動各個功 能單元1 1 Q a - 1 1 Q η,如以下所詳細解釋者。 積體處理器100包含一處理器中心102。處理器中心102 可以是任何一個各式微控制器或數位信號處理器中心, 如可從Infineon Technologies公司獲得者。處理器中 心1 0 2像耦合至一組態暫存器1 1 2。 組態暫存器1 1 2自R 0 Μ 1 0 6儲存組態資料。組態暫存器 1 1 2偽耦合至提供致能信號至一或更多功能單元1 1 0 a, 1 1 0 b,·…,1 1 0 η。恃別是,儲存在組態暫存器1 1 2之組態 資料傺用來導得致能信號以選擇性致能一或更多功能單 元 110a,...,110no 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------裝— (tt*先閱讀背面之注意事項再填寫本頁) 訂--- 着丨 484094 孑用无 A7 B7 五、發明說明() 積體處理器1 〇 (]更進一步包含一追蹤暫存器1 1 4。追蹤 暫存器114儲存一晶片版本號碼或序號116及一分組態暫存器 資料1 1 8。晶片版本號碼1 1 6及組態暫存器資料1 1 8可以 一針腳1 2 2序列讀取。因此,待定功能單元之致能可被 監測。非活性功能單元不需要有一支付之權利金,且認 可者可以確保功能單元被使用時權利金被被給付。再者 ,一檢測電路1 2 Q傺提供來監測針腦1 1 2 2不被外部過分驅 動。在此情況下,所有的功能單元自動被截止。 例如, 範例撿測電路1 2 0在第2圖中被詳細地顯示 。如圖示,針腳1 2 2提供一節點用於連接晶片内側之電 路及晶Η外側之電路。檢測電路1 2 G更進一步包含一三 狀態輸出驅動器1 2 4及檢測選擇電路,如A N D閘極1 2 6。 三狀態輸出驅動器1 2 4沿箸線1 2 7接收一輸入追蹤暫存器 輸出及沿箸線1 2 9 —”檢測M信號。"檢測"信號可自處理 器中心1 0 2提供。 線當 抗 C 阻1) 高M 為 或 ):出 (0輸 1)之 /IV 2 在12 供腳 提針 夠, 能時 4* \)/ 2 1 1 /(\ 器是 動出 驅輸 出當 輸 〇 態出 狀輸 三之 上 -----------裝--------訂--------- (請先閱讀f-面之注意事項再填寫本頁) 是 出 輸 之 2 2 1IX 腳 針 時 ο /\ 是 出 輸 中 器 m 二 理 處 自 可 當 心 經濟部智慧財產局員工消費合作社印製 號 之 § 此 極 得 因 閘 獲Dr。 言 時彳極 之 抗 ^閘. i 上 D 阻 8 N -J 2 A 高 1 一 線 2 為在12 出存腳 輸 何針 得任至 使及加 丨號施 信部Ϊ 二 撿 號Mr號 , 供使 提假 測 撿 止 截 至 ί ο 1 信器 ! Β741 理 處 一 積 供此 提因 會 1 器 境存 璟暫 測蹤 監追 。取 示讀 所並 圖 元 單 匕匕 功 多 更 或 境 環 測 監 於 用 適 圖 3 第 如 器 ml 理 處 0 積 的 同 不 試 測 成 定 設 係 境 璟 測 監 ο 容 内 之 序 持 維 後 然 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
5 五、發明說明() 號a資料庫及致能之功能。如圖所示,監測環境10 0 〇包 含一電腦1 G G 2。電腦1 (3 0 2可以是任何電腦中的一種,如 PC或與PC相容的電腦。電腦包含一控制卡1〇ϋ4,其 藉由一匯流排1QQ 6通訊,例如序號匯流排,及一丨則試板 1 0 0 8。測試板1 0 0 8包含一夾具1 (H 0,用於接收積體處理 器1 0 0 (第1圖)。測試板1 0 0 8及控制卡1 0 0 4包含模擬積 體處理器1 〇 〇之工作環境之任何電路。 控制卡1 Q G 4傺設定成接收針腳ί 2 2之輸出(第ί圖)並 將其儲存在記億體1 0 1 2之資料庫中。記億體1 〇 1 2係一硬 碟機或其他記憶體。此種控制卡,例如,可能是一開發 卡,用來模擬積體處理器之工作環境。此外,監測環境 1 0 0 0可以被程式化來比較讀取序號數目及組態資料與已 儲存在記億體1 〇 12之資料庫之資料。監測環境10 ϋ 0可因 此被用來檢查各種功能單元的使用。 第4圖顯示本發明之一實施例之作業。一旦重設後, 處理器中心1 〇 2在步驟3 0 2中從R Ο Μ 1 0 4載入組態資料至 組態暫存器1 1 2。此外,處理器中心1 G 2可能啓動一計時 器(未示),其控制追蹤暫存器114之内容之週期性讀出 。在步驟3 0 4中,使用組態暫存器U 2之内容以致能各値 功能單元1 1 0 a,···,1 1 0 η。在步驟3 0 6中,檢查電路1 2 0 被啓動。例如,撿查線1 2 9被啓動使得三狀態驅動器1 2 4 之輸出為高阻抗。在步驟3 (] 8中,組態暫存器Η 2之内容 係被製到暫存器118。假使計數器計時終止,在步驟310中, 然後在步驟3 1 2中,檢查電路被關閉,否則計時器繼續 其下數。然後,在步驟314中,暫存器118之内容及序號 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀f.面之注意事項再填寫本頁) >裝--------訂---- 經濟部智慧財產局員工消費合作社印製
Awm~-Si A7 B7 五、發明說明( 腳 針 取 讀 被 新 重 ο 2 11 路 電 查 撿 後 此 成 完曰一 驟 步 在 動 啓 中 6 設 重 器 時 電 3 查驟 檢步 ,在 下 , 行此 進如 續使 持假 數 。 -St 的驅 器部 時外 計被 在否 ,是 2 中 2 8 >—_ 31職 驟針 步 測 在偵 路 心 止 中截 器元 理單 處能 至功 號得 信 使 t中 .—- 2 截32 驟 出步 送在 h後 路 電然 霄 2 查10 撿心 , 中 中器 2 ο 示 顯 圖驟製 5 步 如 第在例 由 單 施 在 ί 7 4ιςγ 實彳 〇 _ 功 之 庫 能 吧致㈣ 發 資 於 本!ί在 薄 . 據 存 儲 商 中 2 50造 明 處({正資驟假測説 體試否在步 ,監之 積測是存在而且號 個被訊儲如然,符 即 業 作 之 境 環 測 監 之 例 傺 料多 資更 應或 對一 及 , 號 序 之 元 驟 步 中 4 ο 線定^定 産決 h決 俗 €以' η被' K 一 \ί/ 設 Β 1 -器資設被5 品 使 步 産㈣讀假U在 > 蹤, 資^, - }- I ο 貝 ο 追 中 , 自 J 6 較 J ,員 以 u50thu S 業 可&f驟訊^撿作 Ηκ-ί步,Κ7Γ?不告 晶賣在之ΨΡ訊警 器^1。庫 8 資統 理!! 確料50使/糸 並資之, 出元中的 拉單02確 正 為 皮 匕匕 爸 ,旨 中功 驟 步 。識 束標 結被 序 Η 程晶 而 , 入 中 ο (請先閱讀背面之注意事項再填寫本頁) 一裝 ----訂------ 着· 經濟部智慧財產局員工消費合作社印製 6 ο na 器心體 理中億料 處器記資 體理讀態 積處唯組 Π 元 焉 b匕 碼 器器號 存存本 暫暫販 態蹤 Η 組追晶 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 484Θ94™ A7 B7 五、發明說明( 8 4 2 6 2 4 ο ο 6 ο ο 8 ο ο 態查II狀 D 測腦制流試具億 組撿針三AN監電控匯測夾記 料 資 器 存路 暫電 器 ^33 0 出M11 態 閘 境 ί - 卡排板 體 (請先閱讀览面之注意事項再填寫本頁) 裝--------訂---- #· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 484094 六、申請專利範圍 第89117618號「用於選擇性地致能積體處理器中模組之系統 及方法」專利案 (90年12月修正) A申請專利範圍 1· 一種積體處理器,其特徵在於: 一處理器中心(102); 一或更多個功能單元(110)可作業地耦合至該處理器中 心; 一組態暫存器(112),被設定成致能一或更多個該功能 單元;及 一追蹤暫存器(114),被設定成維持一份儲存在該組態 暫存器中之組態資料。 2. 如申請專利範圍第1項之積體處理器,其中該追蹤暫存 器(114)更進一步被設定成維持一份該積體處理器之一版 本號碼或序號。 3. 如申請專利範圍第2項之積體處理器,其中該追蹤暫存 器(114)之內容係序列提供至一外部針腳(122)。 4. 如申請專利範圍第3項之積體處理器,更進一步包含一 檢查電路(120),被設定成辨識該外部針腳(102)是否被過 分驅動。 5. 如申請專利範圍第4項之積體處理器,其中該檢查電路 (120)更進一步被設定成假使該外部針腳被過分驅動則截 止該功能單元(110)。 6. —種用於設定一積體處理器之方法,其特徵在於: 提供組態資料至一組態暫存器(112),其中該組態暫存器 484〇24_一―—修正
    六、申請專利範圍 7. 如申請專利範圍第6項之方法,其中更進一步包含複製 該積體處理器之版本號碼(11 6)。 8. 如申請專利範圍第7項之方法,其中包含提供該追蹤暫 存器(11 4)之內容至一外部針腳。 9. 如申請專利範圍第8項之方法,其中更進一步包含檢查 該外部針腳是否被過分驅動。 10·如申請專利範圍第9項之方法,其中更進一步包含假使 該外部針腳(122)被過分驅動時截止該功能單元(11〇)。 11-一種積體處理器,其特徵在於: 一或更多個處理器中心(102); 一或更多個功能單元(110);及 用於辨識那個該一個或多個功能單元被致能之設備 (112 , 114)。 1Z如申請專利範圍第11項之積體處理器,其中該辨識設備 (112,114)包含一追蹤暫存器(114),用於維持一份儲存 在組態暫存器之組態資料,該追蹤暫存器可由外部針腳 讀取。 如申請專利範圍第12項之積體處理器,其中該辨識設備 (112, 114)包含一檢查電路(120)用於決定該外部針腳(122) 是否被過分驅動。 14. 一種用於監測在一或更多個積體處理器上之功能單元之 系統,其特徵在於: 一夾具(1016)用於接收一積體處理器; 一控制卡(1004),用於模擬化該積體處理器之環境;及 -2- 484094
    、申請專利範圍 一資料庫,用於儲存該積體處理器之序號及組態資料。 15.如申請專利範圍第14項之系統,其中更進一步包含用於 比較在積體處理器上之追蹤暫存器(114)之讀出與儲存在 該資料庫之資訊之設備。
TW089117618A 1999-09-03 2000-08-30 System and method for selectively enabling modules in an intergrated processor TW484094B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/389,259 US6615344B1 (en) 1999-09-03 1999-09-03 System and method for tracking selectively enabling modules used in an integrated processor using a tracking register providing configuration information to an external pin

Publications (1)

Publication Number Publication Date
TW484094B true TW484094B (en) 2002-04-21

Family

ID=23537516

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089117618A TW484094B (en) 1999-09-03 2000-08-30 System and method for selectively enabling modules in an intergrated processor

Country Status (5)

Country Link
US (1) US6615344B1 (zh)
EP (2) EP1085409A3 (zh)
JP (1) JP2001134553A (zh)
IL (1) IL138058A0 (zh)
TW (1) TW484094B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272759B2 (en) * 2004-08-05 2007-09-18 International Business Machines Corporation Method and apparatus for system monitoring with reduced function cores
US7308571B2 (en) * 2004-10-06 2007-12-11 Intel Corporation Overriding processor configuration settings
US20070214374A1 (en) * 2006-03-13 2007-09-13 Mark Hempstead Ultra low power system for sensor network applications
US20090292849A1 (en) * 2008-05-22 2009-11-26 Khoo Ken Adaptable pci express controller core
US8006082B2 (en) * 2008-09-29 2011-08-23 Intel Corporation Dynamically reconfiguring platform settings
US8234489B2 (en) * 2009-07-15 2012-07-31 Arm Limited Set of system configuration registers having shadow register
CN104887384B (zh) * 2015-05-28 2017-12-08 京东方科技集团股份有限公司 一种智能退热贴

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504783A (en) * 1982-09-30 1985-03-12 Storage Technology Partners Test fixture for providing electrical access to each I/O pin of a VLSI chip having a large number of I/O pins
US4718064A (en) * 1986-02-28 1988-01-05 Western Digital Corporation Automatic test system
US5079725A (en) 1989-11-17 1992-01-07 Ibm Corporation Chip identification method for use with scan design systems and scan testing techniques
KR100292005B1 (ko) * 1991-06-17 2001-09-17 리패치 컴퓨터회로가컴퓨터소프트웨어의갱신된버전과작용하도록하기위한방법및장치
US5428770A (en) 1993-08-31 1995-06-27 Motorola, Inc. Single-chip microcontroller with efficient peripheral testability
CA2137504C (en) * 1993-12-09 1998-08-25 Young W. Lee Memory monitoring circuit for detecting unauthorized memory access
US5732207A (en) * 1995-02-28 1998-03-24 Intel Corporation Microprocessor having single poly-silicon EPROM memory for programmably controlling optional features
US5884023A (en) 1995-12-14 1999-03-16 Texas Instruments Incorporated Method for testing an integrated circuit with user definable trace function
FR2745649B1 (fr) * 1996-03-01 1998-04-30 Bull Sa Systeme de configuration de logiciels preconfigures sur des systemes ouverts en reseau dans un environnement distribue et procede mis en oeuvre par un tel systeme
US5777488A (en) 1996-04-19 1998-07-07 Seeq Technology, Inc. Integrated circuit I/O node useable for configuration input at reset and normal output at other times
FR2749726B1 (fr) * 1996-06-07 1998-09-11 Sextant Avionique Dispositif de communication entre une pluralite de modules fonctionnels installes dans une unite locale et un bus externe de type ethernet
US5923899A (en) * 1996-08-13 1999-07-13 Micron Technology, Inc. System for generating configuration output signal responsive to configuration input signal, enabling configuration, and providing status signal identifying enabled configuration responsive to the output signal
US6021438A (en) * 1997-06-18 2000-02-01 Wyatt River Software, Inc. License management system using daemons and aliasing
EP1025503A4 (en) * 1997-10-20 2002-03-27 Quickflex Inc RECONFIGURABLE SECURITY HARDWARE DEVICE AND HANDLING PROCEDURE
US6069489A (en) * 1998-08-04 2000-05-30 Xilinx, Inc. FPGA having fast configuration memory data readback

Also Published As

Publication number Publication date
EP1085409A3 (en) 2005-11-23
EP2312486A2 (en) 2011-04-20
IL138058A0 (en) 2001-10-31
EP1085409A2 (en) 2001-03-21
US6615344B1 (en) 2003-09-02
EP2312486A3 (en) 2011-08-31
JP2001134553A (ja) 2001-05-18

Similar Documents

Publication Publication Date Title
Peabody et al. Assessing the accuracy of administrative data in health information systems
US7844837B2 (en) Electronic device and timer therefor with tamper event time stamp features and related methods
RU2006137709A (ru) Карточка и ведущее устройство
TW521183B (en) Memory device and limitation method for memory access
TW200532702A (en) Semiconductor device with memory and method for memory test
US20070080205A1 (en) System and method for testing a card reader of a computer
TW484094B (en) System and method for selectively enabling modules in an intergrated processor
TW460778B (en) Microcomputer having built-in nonvolatile memory and check system thereof and IC card packing microcomputer having built-in nonvolatile memory and check system thereof
CN105446856B (zh) 电子设备接口的检测方法、装置
US8908968B1 (en) Identifying and ensuring the authenticity of objects
TW479237B (en) Disk drive system
TW201214456A (en) Solid-state disk with automated testing capability and automated testing method of solid-state disk
JP2001188502A (ja) ディスプレイシステム
TWI335598B (en) Memory detection method
TW200528722A (en) Mutifunction probe card
JP2005106667A (ja) 検体管理システムおよびその方法
TW201209422A (en) Power failure detection system and method of a server
EP3315977A1 (en) Measuring device for measuring signals and data handling method
TWI254883B (en) Method and system for checking the bios rom data
TWI833574B (zh) 記憶體測試驗證系統及記憶體測試驗證方法
TWI291660B (en) Fast IC card inspection system of smart type and portable type
TWI286323B (en) Memory module installation configuration inspection method and system
JP2017134570A (ja) 発券端末、および、発券端末における制御方法
JP2001243583A (ja) メータ及びメータ検針システム
CN206097128U (zh) 水表射频卡的检测仪

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees