发明内容
有鉴于此,本发明的目的是提供一种用于实现存储卡接口测试的逻辑替代方法和电路。
本发明采用以下方案实现:一种用于实现存储卡接口测试的逻辑替代方法,其特征在于:利用同等尺寸的印制板替换标准规范的存储卡,且该印制板上具有与该存储卡对应的金手指触点位置,并总结归纳故障真值表以方便故障检测。
在本发明一实施例中,所述总结归纳故障真值表具体为,区分存储卡接口不同信号的电气特性及在连接器处的相对位置,并且考虑到测试通用性对模拟存储卡的触点进行分组分类。
在本发明一实施例中,对于TF存储测试卡,DAT2、DAT3、VDD和GND配置成一组测试模式,将CMD和DAT1以及CLK和DTA0跨管脚处理,分别单独配置成一组测试模式。
在本发明一实施例中,对于SD存储测试卡,DAT2、DAT3、VSS1、VSS2和GND配置成一组测试模式,将CMD和DAT1以及CLK和DTA0跨管脚处理,分别单独配置成一组测试模式。
本发明还提供一种用于实现存储卡接口测试的逻辑替代电路,其特征在于:包括一印制板主体,所述印制板主体上设置有8个金手指,所述8个金手指分别为DAT2、DAT3、CMD、VDD、CLK、GND、DTA0和DAT1,且所述VDD连接一电阻R11的一端,所述电阻R11的另一端连接一电阻R12的一端,所述电阻R12的另一端连接一电阻R13的一端,所述电阻R13的另一端连接所述GND,所述DAT2连接所述电阻R11的另一端,所述DAT3连接所述电阻R12的另一端,所述CMD连接所述DAT1,所述CLK连接所述DAT0。
本发明再提供一种用于实现存储卡接口测试的逻辑替代电路,其特征在于:包括一印制板主体,所述印制板主体上设置有9个金手指,所述9个金手指分别为DAT2、DAT3、CMD、VSS1、VDD、CLK、VSS2、DTA0和DAT1,且所述VDD连接一电阻R21的一端,所述电阻R21的另一端连接一电阻R22的一端,所述电阻R22的另一端连接一电阻R23的一端,所述电阻R23的另一端连接所述VSS1和VSS2,所述DAT2连接所述电阻R21的另一端,所述DAT3连接所述电阻R22的另一端,所述CMD连接所述DAT1,所述CLK连接所述DAT0。
本发明通过修改测试方法,设计相对应替代测试电路等针对性的提高存储卡测试效率、降低测试配件成本和人工操作成本,增加储存卡测试可靠性及稳定性;优化测试逻辑覆盖,提高自动化测试系统检测故障详细度、改善测试系统的兼容度。
为使本发明的目的、技术方案及优点更加清楚明白,以下将通过具体实施例和相关附图,对本发明作进一步详细说明。
具体实施方式
本发明提供一种用于实现存储卡接口测试的逻辑替代方法,利用同等尺寸的印制板替换标准规范的存储卡,且该印制板上具有与该存储卡对应的金手指触点位置,并总结归纳故障真值表以方便故障检测。
在兼容现有自动化测试系统、测试条件的基础上,取消旧方案储存卡实体的使用,用同尺寸同厚度的模拟测试卡片替代,模拟测试卡片由普通印制板制作,并将测试电路设计在卡片上;取消旧方案中对储存卡的存取操作,取而代之的是,通过测试电路将存储卡接口信号分组构造一定规则的逻辑状态真值表(含故障真值和标准真值),自动测试测序调用当前测试采集的真值表,即可得知被测板卡储存卡接口信号是否良好,以及可以具体定位到某一根信号的故障情况(含开路、短路故障),最后将结果反馈给控制中心给予显示给测试人员记录。本发明的测试操作示意图如图2所示。
从对于成本、测试覆盖、使用寿命等多个相关因素出发,对本发明的应用设计进行构思,方案详细设计描述如下:
降低成本:首先取消存储卡实体,取而代之的是同等尺寸的印制板及标准规范的金手指触点位置;
测试方案:区分存储卡接口不同信号的电气特性及在连接器处的相对位置,并且考虑到测试通用性对模拟存储卡的触点进行分组分类;
测试覆盖:结合本司现有端口测试技术和分组触点特性,总结归纳相应的故障真值表(含测试通过用的标准真值);
结果返回:通过自动化测试程序将测试结果返回至显示终端,测试人员记录测试失败时的故障值用于返修定位。
所述总结归纳故障真值表具体为,区分存储卡接口不同信号的电气特性及在连接器处的相对位置,并且考虑到测试通用性对模拟存储卡的触点进行分组分类。下面分别对模拟TF存储测试卡和TF存储测试卡进行详细说明。
如图3所示,本发明还提供一种用于实现存储卡接口测试的逻辑替代电路,包括一印制板主体,所述印制板主体上设置有8个金手指,所述8个金手指分别为DAT2、DAT3、CMD、VDD、CLK、GND、DTA0和DAT1,且所述VDD连接一电阻R11的一端,所述电阻R11的另一端连接一电阻R12的一端,所述电阻R12的另一端连接一电阻R13的一端,所述电阻R13的另一端连接所述GND,所述DAT2连接所述电阻R11的另一端,所述DAT3连接所述电阻R12的另一端,所述CMD连接所述DAT1,所述CLK连接所述DAT0。
尽量简化测试模型及测试器件的使用,减少失效模式,增加测试稳定性、可靠性;同时在满足与标准存储卡尺寸的基础上,测试电路器件不影响卡片测试拔插过程中机械干涉。
在现有成熟测试技术(端口电平测试技术)的技术上,除电源(VDD/GND)网络外,其余信号线均配置为GPIO模式,不使用数据通讯协议,减少因测试治具的导入而产生不必要的时序紊乱而显示测试失败。
DAT2、DAT3、VDD和GND配置成一组测试模式,具体为:DAT2和DAT3配置为输入,且分别设置有内部弱下拉和内部弱上拉,这样通过外部电阻网络,可以将四口线的具体故障状态分别给予表征。举例如:R11= 1KΩ,R12=20KΩ,R13=4.7KΩ,当DAT2虚焊开路,这样实际读取DAT2的状态值为0,与标准值1不符,即可区分故障。
考虑到相邻管脚之间或可能存在短路的情况发生,因此在设计测试电路时,将CMD和DAT1以及CLK和DTA0跨管脚处理,分别单独配置成一组测试模式,且DAT0和DAT1配置为输出,CMD和CLK配置为输入(且设置有内部弱下拉),这样通过自回返电平测试,即可将四口线的常见短路开路故障分别给予表征。举例如:当DAT1与GND短路,虽然CMD依然会跟随DAT1的电平,但是在在电平测试(先高后低、或先低后高)时,CMD电平前后未变化即可区分其故障状态。详细标准真值如表1所示:
表1
备注说明:
A、灰色框体即为与标准真值存在差异的状态值,通过该状态值即可反应出当前的故障情况;
B、同样的测试方式和电路可以使用到其他存储卡中(SD、或基于SD/TF卡基础上的其他升级格式);
C、进阶设计:在现有逻辑状态的基础上,可调整对CMD和DAT1以及CLK和DTA0两组口线的配置,即先将DAT0和DAT1配置为输出,CMD和CLK配置为输入(且设置有内部弱下拉),检测完毕后,再将CMD和CLK配置为输出,DAT0和DAT1设置为输入(且设置有内部弱下拉),这样,对于这四根口线的测试更加灵活可靠,故障定位也会更加明确。
类似的,对于SD存储测试卡,DAT2、DAT3、VSS1、VSS2和GND配置成一组测试模式,将CMD和DAT1以及CLK和DTA0跨管脚处理,分别单独配置成一组测试模式。
如图4所示,本发明再提供一种用于实现存储卡接口测试的逻辑替代电路,包括一印制板主体,所述印制板主体上设置有9个金手指,所述9个金手指分别为DAT2、DAT3、CMD、VSS1、VDD、CLK、VSS2、DTA0和DAT1,且所述VDD连接一电阻R21的一端,所述电阻R21的另一端连接一电阻R22的一端,所述电阻R22的另一端连接一电阻R23的一端,所述电阻R23的另一端连接所述VSS1和VSS2,所述DAT2连接所述电阻R21的另一端,所述DAT3连接所述电阻R22的另一端,所述CMD连接所述DAT1,所述CLK连接所述DAT0。
基于上述测试电路而构建成的存储卡测试方法和系统(存储卡自动化测试属于整个自动测试设备的其中一项功能)。
测试方法说明:
将本发明的测试卡(逻辑替代电路印制板)通过人工操作或自动拔插装置放入被测板卡中,再将此整体放置于自动测试设备上与自动测试板相连接;
测试人员通过测试按键选择相应的测试配置需求或测试流程后,自动测试板启动存储卡自动测试程序,对存储卡接口按照既定的规则和真值进行校验判断,最后将故障返回至液晶显示;
测试人员按照液晶显示记录当前测试板卡的故障状态,给予返修人员相应的定位信息。
ATE:Automatic Test Equipment,集成电路(IC)自动测试系统;
ATB:Automatic Test Board,自动测试功能板;
EUT:Equipment under Test,受试设备单板板卡;
ATP:Automatic Test program,基于自动测试系统开发的自动化测试程序。
本发明结合现有稳定可靠的测试技术及简单的测试逻辑电路实现对存储卡接口电路的测试需求,相比现有旧方案及市面上大部分对于存储卡的测试而言,具有大幅度降低测试成本、增加测试可靠稳定性、提高生产效率、增加故障覆盖率、提升返修定位准确性、改善测试维护成本等,因此,将该技术投入到产品批量测试中,可以得到相当大的实用价值空间。
现有方案与本发明的方案在成本控制、使用寿命、故障覆盖率以及环境敏感度等方面进行比较,如表2所示。
表2
注1:取决于印制板工艺技术和阻容元件寿命,相对而言,两者寿命都会高于半导体正
常的读写寿命周期;
注2:取决于被测板卡测试日产量和金手指沉金工艺,≤50张/Year是基于目前产线测
试使用量而言。
由上表可知,本发明在成本控制、使用寿命、故障覆盖率以及环境敏感度上明显优于旧方案,仅仅在较为明显的耗材成本上,旧方案就具有绝对的优势,如下计算所示:
Cost年度_旧=170张/month*12*35RMB=70000(RMB);
Cost年度_新=50张/Year*4.34RMB=217(RMB),不含第一次印制板制作的加工费。
其次半导体器件在总体平均寿命上、在测试过程中的功耗上、在测试负载环境中的抗干扰性上也都逊色于仅有阻容元件构成的测试电路中。同样的,测试电路组合逻辑真值表可提供16组故障模式,方便给测试人员记录并提供更加可靠有效的维修条件,节省更多的维护支出。
上列较佳实施例,对本发明的目的、技术方案和优点进行了进一步详细说明,所应理解的是,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。