CN103197225B - 单总线芯片的测试方法 - Google Patents

单总线芯片的测试方法 Download PDF

Info

Publication number
CN103197225B
CN103197225B CN201210005107.6A CN201210005107A CN103197225B CN 103197225 B CN103197225 B CN 103197225B CN 201210005107 A CN201210005107 A CN 201210005107A CN 103197225 B CN103197225 B CN 103197225B
Authority
CN
China
Prior art keywords
pin
chip
data
main frame
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210005107.6A
Other languages
English (en)
Other versions
CN103197225A (zh
Inventor
张晓徽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Print Rite Technology Development Co Ltd of Zhuhai
Original Assignee
Print Rite Technology Development Co Ltd of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Print Rite Technology Development Co Ltd of Zhuhai filed Critical Print Rite Technology Development Co Ltd of Zhuhai
Priority to CN201210005107.6A priority Critical patent/CN103197225B/zh
Publication of CN103197225A publication Critical patent/CN103197225A/zh
Application granted granted Critical
Publication of CN103197225B publication Critical patent/CN103197225B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种单总线芯片的测试方法，包括将测试主机的第一引脚连接至芯片的第一管脚，将测试主机的第二引脚连接至芯片的第二管脚，第一管脚与第二管脚中的一个为数据管脚，另一个为接地管脚；将第一引脚设置为数据输出引脚并输出接地信号，将第二引脚设置为数据输入引脚；待芯片上电后，测试主机读取第二引脚输入的信号，并判断取的信号是否为低电平信号，如是，则将第一引脚设置为数据输入引脚，将第二引脚设置为数据输出引脚并输出接地信号，并通过第一引脚与芯片进行通信；如否，通过第二引脚与芯片进行通信。本发明提供的测试方法能够让测试主机自动识别芯片的管脚，并根据管脚的情况设定引脚的工作模式，提高测试效率。

Description

单总线芯片的测试方法
技术领域
本发明涉及芯片测试领域，尤其是涉及一种对单总线芯片的测试方法。
背景技术
现有的成像设备，如喷墨打印机或激光打印机都设有可拆卸地安装到成像设备内的耗材容器，如墨盒或碳粉盒，用来容纳打印使用的耗材，如墨水或碳粉。现有的耗材容器大多设有芯片，且成像设备内也设有电路板，电路板上设有控制器，控制器与耗材容器进行通信。控制器与芯片之间是通过单总线的方式进行通信，因此耗材芯片也大多设置单总线芯片，如达拉斯公司生产的芯片。
由于耗材芯片内需要存储与成像设备及耗材容器相关的数据，因此将耗材芯片安装到耗材容器之后，需要对耗材芯片进行测试，主要是针对单总线芯片进行测试。测试时，使用测试主机与被测试的单总线芯片连接，然后读取芯片内的数据，并模仿成像设备工作，向芯片发送命令，检测芯片能够正确执行命令。
参见图1，对单总线芯片进行测试，往往使用单片机10作为测试主机，进行测试前，需要将被测试的芯片11与单片机10连接。连接时，首先将单片机10的接地引脚GND与芯片11的接地管脚GND连接，然后将单片机10的一个引脚GPIO连接至芯片11的数据管脚DAT，并且将单片机10的引脚GPIO通过电阻R1连接至直流电源VCC，将引脚GPIO设置为数据输入引脚，即芯片11的数据可以通过引脚GPIO输入至单片机10内。
连接后，单片机10通过引脚GPIO向芯片11发送命令以及数据，芯片11根据接收的命令向单片机10返回数据，单片机10根据接收的数据判断芯片11是否正常工作。
但是，单总线芯片对管脚的连接以及管脚的输入、输出信号有严格的要求，一旦接地管脚GND与数据管脚DAT的连接错误，例如将数据管脚DAT连接到单片机10的接地引脚GND上，将接地管脚GND连接至单片机10的引脚GPIO上，芯片11即无法工作。然而，由于不少的单总线芯片在外观上并没有明显标记接地管脚GND与数据管脚DAT，测试时很容易会将两个管脚混淆，也就是将两个管脚反接，导致测试不成功。此时，需要将两个管脚的连接线反接，才能进行测试，这给测试操作带来极大的不便，也导致测试效率不高。
发明内容
本发明的主要目的是提供一种测试主机能够自动判断被测试芯片管脚且进行测试的单总线芯片测试方法。
本发明的另一目的是提供一种测试测试效率较高的单总线芯片测试方法。
为实现上述的主要目的，本发明提供的单总线芯片测试方法包括将测试主机的第一引脚连接至被测试芯片的第一管脚，第一引脚还通过第一电阻连接至直流电源，将测试主机的第二引脚连接至芯片的第二管脚，第二引脚还通过第二电阻连接至直流电源，第一管脚与第二管脚中的一个为数据管脚，另一个为接地管脚；将第一引脚设置为数据输出引脚并输出接地信号，将第二引脚设置为数据输入引脚；待芯片上电后，测试主机读取第二引脚输入的信号，并判断取的信号是否为低电平信号，如是，则将第一引脚设置为数据输入引脚，将第二引脚设置为数据输出引脚并输出接地信号，并通过第一引脚与芯片进行通信；如否，通过第二引脚与芯片进行通信。
由上述方案可见，芯片的接地管脚与数据管脚均连接至测试主机的引脚上，测试主机将其中一个引脚设置为数据输入模式，将另一个引脚设置成输出模式并输出接地信号，这样测试主机可以灵活地改变两个引脚的输入/输出模式，即使芯片的接地管脚与数据管脚被反接，测试主机能够自动改变两个引脚的状态与输出信号，确保能够对芯片进行测试。这样，连接芯片时无需区分芯片的接地管脚与数据管脚，即使连接错误也不需要重新连接，大大提高了测试效率。
一个优选的方案是，第一引脚与第二引脚均为双工输入输出引脚。这样，第一引脚与第二引脚均能作为数据输入引脚使用，也能作为数据输出引脚使用，有利于测试主机改变两个引脚的工作状态。
进一步的方案是，将第一引脚设置为数据输出引脚并输出接地信号后，测试主机延时预定时间后向芯片上电。
由此可见，将测试主机与被测试芯片连接后，并不是直接给芯片上电，而是延时预定时间后才给芯片上电，这是因为被测试芯片内往往设有电容，在延时时间内能够给电容充电的时间，以便于芯片上电后，芯片内的电容已经储存有一定的电量，满足芯片测试的需要。
附图说明
图1是现有单总线芯片测试方法中测试主机与芯片连接的电原理图。
图2是本发明实施例中测试主机与芯片连接的电原理图。
图3是本发明实施例中测试主机与芯片连接另一种情况的电原理图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
本发明是使用测试主机对单总线芯片进行测试，本实施例所使用的测试主机是单片机，当然也可以使用现场可编程门阵列（FPGA）等可编程器件作为测试主机。本实施例中被测试的芯片为达拉斯公司生产的DS2432芯片，其具有两个管脚，分别是接地管脚GND与数据管脚DAT。
进行测试时，首先将单片机与芯片进行连接，单片机与芯片连接的电原理图如图2所示。
连接时，首先将单片机20的电源引脚连接到直流电源VCC上，将接地引脚GND接地，然后将被测试的芯片21两个管脚连接到单片机20的两个引脚上。由于芯片21的两个管脚并没有明显的标识，因此连接后，可能会出现以下两种的连接情况：
1、单片机20的第一引脚GPIO1连接至芯片21的数据管脚DAT，单片机20的第二引脚GPIO2连接至芯片21的接地管脚GND，此时的电路图如图2所示。
2、如图3所示，单片机20的第一引脚GPIO1连接至芯片21的接地引脚GND，单片机20的第二引脚GPIO2连接至芯片21的数据引脚DAT。
当然，不管是上述的那一种连接情况，单片机20的第一引脚GPIO1均需要通过电阻R3连接至直流电源VCC，且第二引脚GPIO2也通过电阻R4连接至直流电源VCC。
将芯片21与单片机20连接后，设定第一引脚GPIO1与第二引脚GPIO2的工作方式，例如，设置第一引脚GPIO1为数据输出引脚，向外输出接地信号，也就是电压为0的信号，将第二引脚GPIO2设置成数据输入引脚，允许芯片21通过第二引脚GPIO2向单片机20输入数据。
然后，单片机20延时预定的时间后给芯片21上电，延时时间可以根据实际情况确定，例如延时10毫秒，该延时时间主要是由单片机20给芯片21内的电容充电，以满足芯片21测试的工作需要。
给芯片21上电后，单片机20读取第二引脚GPIO2输入的数据，并判断输入的数据是否为低电平信号，如是，则表示第二引脚GPIO2与芯片21的接地管脚GND连接，而第一引脚GPIO1与芯片21的数据引脚DAT连接，即连接方式如图2所示的情况。这是反接的情况，芯片21无法正常工作，因此必须更换两个引脚GPIO1与GPIO2的工作模式，即将第一引脚GPIO1设置为数据输入引脚，将第二引脚GPIO2设置为数据输出引脚并输出接地信号，这样，芯片21即可正常工作。
设置完毕后，单片机40通过第一引脚GPIO1接收芯片21发送的数据，即与芯片21进行通信，从而完成测试工作。
若将第一引脚GPIO1设置成数据输出引脚并输出接地信号，将第二引脚设置为数据输入引脚后，单片机40读取第二引脚GPIO2的信号为高电平信号，则表示连接正确，连接电路图如图3所示，单片机20直接通过第二引脚GPIO2接收芯片21的信号即可。
由于第一引脚GPIO1与第二引脚GPIO2均可能作为输入引脚或输出引脚使用，因此第一引脚GPIO1与第二引脚GPIO2均需要是双工输入输出引脚，即既能输出数据，也能输入数据，确保单片机20能够任意设定两个引脚GPIO1、GPIO2的工作模式。
由上述方案可见，将单片机20与芯片21连接时，可以不用分别芯片21的两个管脚，即使连接错误，单片机20也能识别与芯片21的错误连接，并反置第一引脚GPIO1与第二引脚GPIO2的设置模式，即可与芯片21进行通信，这样能避免因单片机20与芯片21反接而重新连接的操作，提高芯片21的测试效率。
最后需要强调的是，本发明不限于上述实施方式，如测试主机类型的改变、延时时间的改变等变化也应该包括在本发明权利要求的保护范围内。

Claims (5)

1.单总线芯片的测试方法，其特征在于：包括
将测试主机的第一引脚连接至被测试芯片的第一管脚，所述第一引脚还通过第一电阻连接至直流电源，将所述测试主机的第二引脚连接至所述芯片的第二管脚，所述第二引脚还通过第二电阻连接至所述直流电源，所述第一管脚与所述第二管脚中的一个为数据管脚，所述第一管脚与所述第二管脚中的另一个为接地管脚，且所述一管脚与所述第二管脚均不设置标识；
将所述第一引脚设置为数据输出引脚并输出接地信号，将所述第二引脚设置为数据输入引脚；
待所述芯片上电后，所述测试主机读取所述第二引脚输入的信号，并判断所读取的信号是否为低电平信号，如是，则将所述第一引脚设置为数据输入引脚，将所述第二引脚设置为数据输出引脚并输出接地信号，并通过所述第一引脚接收所述芯片发送的数据；如否，通过所述第二引脚接收所述芯片发送的数据。
2.根据权利要求1所述的单总线芯片的测试方法，其特征在于：
所述第一引脚与所述第二引脚均为双工输入输出引脚。
3.根据权利要求1或2所述的单总线芯片的测试方法，其特征在于：
将所述第一引脚设置为数据输出引脚并输出接地信号后，所述测试主机延时预定时间后向所述芯片上电。
4.根据权利要求3所述的单总线芯片的测试方法，其特征在于：
所述预定时间为10毫秒。
5.根据权利要求1或2所述的单总线芯片的测试方法，其特征在于：
所述测试主机为单片机。
CN201210005107.6A 2012-01-06 2012-01-06 单总线芯片的测试方法 Active CN103197225B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210005107.6A CN103197225B (zh) 2012-01-06 2012-01-06 单总线芯片的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210005107.6A CN103197225B (zh) 2012-01-06 2012-01-06 单总线芯片的测试方法

Publications (2)

Publication Number Publication Date
CN103197225A CN103197225A (zh) 2013-07-10
CN103197225B true CN103197225B (zh) 2017-03-29

Family

ID=48719907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210005107.6A Active CN103197225B (zh) 2012-01-06 2012-01-06 单总线芯片的测试方法

Country Status (1)

Country Link
CN (1) CN103197225B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108540295B (zh) * 2018-04-10 2021-05-07 武汉虹创联众科技有限公司 一种单总线通信电路
CN108872830A (zh) * 2018-06-07 2018-11-23 苏州纳芯微电子股份有限公司 一种用于传感器调理芯片的单线测试方法
CN108957289B (zh) * 2018-06-15 2024-08-13 江西兴泰科技股份有限公司 一种电路板测试引脚系统及测试方法
CN111929562B (zh) * 2020-07-03 2023-06-23 上海美仁半导体有限公司 芯片测试系统、测试方法、芯片的测试响应方法和芯片
CN112270152B (zh) * 2020-10-29 2022-06-21 厦门紫光展锐科技有限公司 芯片io引脚验证系统和方法
CN114200284A (zh) * 2021-10-28 2022-03-18 成绎半导体(苏州)有限公司 一种集成电路的测试校准方法
CN114120619B (zh) * 2021-11-12 2023-10-10 天津朗泽科技有限公司 用于检测无线电遥控装置的匹配关系的装置及其方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101191821A (zh) * 2006-11-23 2008-06-04 苏州宇达电通有限公司 电池参数、温度引脚自动识别系统及其方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02151782A (ja) * 1988-12-02 1990-06-11 Fujitsu Ltd 半導体装置の試験方法
CN100585611C (zh) * 2007-03-16 2010-01-27 瑞昱半导体股份有限公司 读卡机控制芯片及其检测干扰的方法
CN101320490A (zh) * 2007-06-07 2008-12-10 鸿富锦精密工业（深圳）有限公司 连接器使用状态监测装置
CN101609117B (zh) * 2008-06-18 2013-04-24 珠海天威技术开发有限公司 测试仪及其测试方法
CN102213743A (zh) * 2010-04-01 2011-10-12 英业达股份有限公司 信号测试装置
CN101887103B (zh) * 2010-04-07 2012-07-04 珠海天威技术开发有限公司 芯片测试仪及其测试方法
CN102226831B (zh) * 2011-03-25 2013-10-02 南通富士通微电子股份有限公司 芯片测试方法及锂电池保护芯片的测试电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101191821A (zh) * 2006-11-23 2008-06-04 苏州宇达电通有限公司 电池参数、温度引脚自动识别系统及其方法

Also Published As

Publication number Publication date
CN103197225A (zh) 2013-07-10

Similar Documents

Publication Publication Date Title
CN103197225B (zh) 单总线芯片的测试方法
CN102393837B (zh) 一种usb充电器识别装置及方法
CN103064489B (zh) 一种根据usb接口状态进行内部电路选择的方法及终端
CN103698654B (zh) 芯片管脚的开路短路测试装置及测试方法
CN101667166B (zh) 设备识别方法及装置
CN205786933U (zh) 一种多种类型接口测试模具
CN105844056B (zh) 一种gpio验证系统与方法
CN103019991A (zh) 接口系统及切换方法、USB key及UART终端
CN106970311A (zh) 一种芯片测试方法
CN102855202A (zh) 一种电子设备、数据接口类型的检测方法
CN103472386B (zh) 基于fpga的芯片测试装置及方法
CN101702146A (zh) 区分充电器和通用串行总线数据线的方法及单元
CN109613809A (zh) 芯片、耗材、图像形成装置及接触稳定性检测方法
CN106026006A (zh) 一种USB Type-C接口母头智能检测和保护电路
CN104635104B (zh) 一种摄像模组断路短路自动测试设备及其测试方法
CN201393230Y (zh) 基于usb接口的无线网卡测试装置
KR20140062534A (ko) 하이브리드 또는 전기 자동차의 커넥터 연결 확인 장치
CN105745551B (zh) 用于检测机动车电池的装置和方法
CN201207071Y (zh) 总线故障检测装置
CN103809051B (zh) 开关矩阵、自动测试系统及其中的开关矩阵的检测方法
CN109459678A (zh) 一种板卡测试系统、板卡测试机
CN105242603B (zh) 一种具有usb otg接口的电力采集终端及其调试升级方法
CN106501705A (zh) 牵引综自系统保护cpu板自动检测系统及其检测方法
CN209248512U (zh) 多通道flash芯片测试装置
CN102879705B (zh) 柔性线路板触摸屏ic通道短/断路测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant