TW474023B - Thin film transistor process of liquid crystal display - Google Patents

Thin film transistor process of liquid crystal display Download PDF

Info

Publication number
TW474023B
TW474023B TW090104493A TW90104493A TW474023B TW 474023 B TW474023 B TW 474023B TW 090104493 A TW090104493 A TW 090104493A TW 90104493 A TW90104493 A TW 90104493A TW 474023 B TW474023 B TW 474023B
Authority
TW
Taiwan
Prior art keywords
layer
gate
opening
scope
patent application
Prior art date
Application number
TW090104493A
Other languages
English (en)
Inventor
Ting-Shian Jian
De-Jen Jung
Ming-Tian Lin
Original Assignee
Hannstar Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hannstar Display Corp filed Critical Hannstar Display Corp
Priority to TW090104493A priority Critical patent/TW474023B/zh
Priority to US09/862,546 priority patent/US6376288B1/en
Application granted granted Critical
Publication of TW474023B publication Critical patent/TW474023B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

474023 五、發明說明（1) 本發明係有關於一種液晶顯示器之薄犋電晶體製程， 特別有關於一種使用四道光罩來進行液晶顯示器之薄膜電 晶體製程。 / ' 液晶顯示器（1 iquid crystal display， 以下两稱 L C D)是目前最被廣泛使用的一種平面顯示器，其顯示原理 是利用液晶分子所具有的介電異方性及導電異方性，於外 加電場時會使液晶分子的排列狀態轉換，造成液晶薄膜產 生各種光電效應。而主動矩陣型式之LCD係利用膜9電晶體 (thin film transistor，以下簡稱TFT)作為主動元:广 使其具有低消耗電功率、低電壓驅動、薄、輕等優點。但 疋，T F T的厚度較傳統的電晶體薄，使得習知的τ ρ τ製程需 要利用多達七道光罩（mask)來進行多次微影製程 (photolithography process)，因此會產生低產量、高成
士等問題:為了有效改善TFT製程的產能與製作成本/目 月ίι業界已經提出各種製作方法以及TFT結構，含旦 少微影製程的次數。 扭里A 、請參考第1圖與第2圖，第1圖係顯示習>TFT-LCD ::之工2去圖係,沿一第1圖之切線1 1 - 1 1顯示習知製作TFT :有複數;夂俨ΐ面示意圖。如第1圖所示，習知汀卜❹包 行排列之且平行排列之間極線2 ’複數條縱向且平 2盥資料線4所槿，以及複數個晝素區6係由相鄰之閘極線 TFT-LCD中。另外成之―近一似矩形區域，係以矩陣形式排列於 覆蓋矩形區ϋ ，母一個畫素區6包含有一晝素電極8係 域，以及一 TFT結構10，其中TFT結構10之閘極
474023 五、發明說明（2) 1 2係垂直凸出於閘極線2，汲極電極1 4係與晝素電極8形成 電連接，而源極電極1 6係與資料線4形成電連接。 以下係以餘刻停止型式（etching stopper type)說 明習知製作TFT結構1 〇之方法。如第2A圖所示，首先於一 玻璃基板18上形成一第一金屬層（未顯示），再利用第一道 光罩對第一金屬層進行微影與蝕刻製程，以定義形成閘極 線2 ’而閘極線2之垂直凸出部份是用來作為TFT結構丨〇之 閘極12。然後，如第2B圖所示，依序於基板18表面上覆蓋 一閘極絕緣層20、一第一半導體層22以及一蝕刻停止層豈 2 ^，其中閘極絕緣層2 〇係由氮化矽層與氧化矽層所構彦， 第一半導體層22係由非晶質矽（am〇rph〇us siUc⑽人 a-Si)所構成，蝕刻停止層24係由氮化矽所構成。跟 用第一迢光罩對蝕刻停止層2 4進行微影，而後背面 刻製程會使殘留之餘刻停止層24覆蓋於間極i 2上 $ 如第2C圖所示，依序於基板18表 道 體層26以及一第二金屬層（未標示）， 成=導 是由摻雜之非晶質矽所播jΛ ^ ”甲弟一 + V體層26 三道光罩對第二：屬“1)。隨後利用第 =形成資料線4 ’而資料線4之垂匕i部 金鸯層刀隔成汲極電極14與源極 之弟
圖所示，將未被第二金屬層覆蓋 ；J，如第2D 半導體層22去除，直$^弟一丰蛉體層26與第一 R士你筮Pe 直至使問極絶緣層2 0表面曝露屮办 …一開口 3°内之餘刻停止層24表面曝露；；出來，同 474023 五、發明說明（3) 來’第二半導體層26被分隔成為一汲極區域261以及一源 極區域2 6 2。 如第2E圖所示，於基板18表面上覆蓋一保護層32，以 f滿第一開口 30，之後利用第四道光罩對保護層32進行微 影與蝕刻製程，以於汲極電極1 4之一預定區域上形成一第 一開口34。最後，如第2F圖所示，於保護層32上覆蓋一導 電層3 6以填滿第二開口 3 4，之後再利用第五道光罩對導電 層36進行微影與蝕刻製程，以定義形成晝素電極8的圖 形。.其中，導電層36可由金屬所構成，或是採用銦錫氧化 餘刻停止層24主要是用來保護第一半導體層22，以避 免被過度蝕刻去除。但是為了定義蝕刻停止層24之圖形尚 需額外耗費一道光罩，礙於曝光誤差問題會使整個製程之 複雜性提高、曝光程序耗時則會拉長製作時程，習知2、曾 光罩製程很容易導致產量降低、成本提高、元件特性笋^ 變化等問題。因此，針對以蝕刻停止型式來製作TFT社構 之方法，亟需發展出使用更少光罩之製程，以解決上夕 物（indium tin oxide， I TO)以增加TFT-LCD 之開 口率。 有鐘於此’本發明則提出一種以蝕刻停止型式來製 TFT結構之方法，只需利用四道光罩便可以完成tft結乍 可以有效解決習知多次微影、蝕刻製程所產生的 圖式簡單說明 第 第 1圖係顯示習知TFT-LCD之上視圖。 2A至2F圖係為沿第1圖之切線丨丨—π顯示習知製作
06 1 1 -596 7TW·p t d 第7頁 474023
T F T結構之古，土 _ 〜之方法的剖面示意圖。 第3A〜3F圖顯示本發明之τρτ纟士播 圖。 ^ a & 1 f 1、、Ό構的製作方法的上視 —IV顯示本發明之 τϊ?τ #弟A 4Κ圖係為沿第3圖之切線11 ^ 了構的製作方法的剖面示意圖。 [付號說明] 閘極線〜41 閘極絕緣層〜4 4 蝕刻停止層〜4 8 背部曝光製程〜5 〇 資料線〜53 第一保護層〜5 6 弟二開口〜6 〇 第二光阻層〜64 破璃基板〜4 〇 閘極〜42 第一半導體層〜46 光阻層〜4 9 第二半導體層〜52 弟一金屬層〜54 第一開口〜5 8 導電層〜62 弟一保護層〜6 6 貫施例 槿: 1閱第3圖與第4圖，第3A〜3F圖顯示本發明之TFT結 _ T v，1方法的上視圖，第4A〜4K圖係為沿第3圖之切線I V 箆Ί Α ί ί發明之71^結構的製作方法的剖面示意圖。如 層(未、心)所：中：2於一玻璃基板4〇上形成-第-金屬 :、:中第一金屬層係由MoW或A1合金所構成， i用第一迢光罩對第一金屬層進行微影蝕刻製程，以定 為T F T結構之閘極4 2。 + 1下 474023 五、發明說明（5) — 然後，如第3B與4B圖所示，依序於基板40表面上覆宴 —閘極絕緣層44、一第一半導體層46以及一蝕刻停止層處 t8 其中閘極絕緣層44係由氧化矽層與氮化矽層所構成， 呆一半導體層46係由a-Si所構成，而蝕刻停止層48传 成。接著，於㈣停止層48上形成-第-二 /之後，利用閘極線41與閘極42的圖案作為罩幕進行一此 ::=:kside exp〇sure)製程5〇，經過顯影製程將未月 刻去除之後’再將未被光阻層49覆蓋之姓 留之飾= 隶後將光阻層49完全剝除，便可以使殘 第止層48覆蓋於間極線41與間極42上方，結果如 如第3C與4D圖所示’依序於基板4〇 體層52與-第二金屬層54，其中；= -第二半導 之非晶質妙(如：n+ a-Si)所構成。一跟 + 二f用層f係由掺雜 L弟Γ金屬層54進行微影與餘刻製程，將第-全一//罩 義形成-與閘極線41垂直之資料線53，：工：金屬層54定 直凸出部份係覆蓋住部份閘極42 ,如第4E H :料線53之垂 ;未被第二金屬層54覆蓋之第二半導圖了示。隨後， =蝕刻去除，以使閘極絕緣層4 ‘ ： 一半導體
圖所不。 路出來，如第4 F 如,3D與4G圖所示’於基板4()表面 部份第—保護層56去除以形成曝露出第刻製程，將 至屬層54之一第
0611-5967TW-ptd ;用第係由氧化石夕、氮化石夕或其他絕緣材：：-第-保護 用苐二道光罩對第一保護層56進行n &只所構成，之後 474023 五、發明說明（6) 4; η;第二開口6〇 ’其中第一開口58係位於閘極層 方—而第二開口 6〇係位於預定汲極電極上方。 屏62: Γ一EJ4H!所示，依序於基板40表面上形成-導電 '4 a 一先阻層64，其中導電層62可由金屬所構 力liM LCD之開口率。然後利用第四道光罩對 案。佼,，以蝕刻方式將未被第二光阻 以去除，以使第-開口 5,與部份第一保護層層 而殘留之導電層62係填滿第 6〇 為:^ ㈣。跟著，以選擇性㈣(selectiveet= ‘電 開口 58内之第二金屬層54與第二半導體㈣去除 蝕刻停止層48表面曝露出纟，如第41 而第：ί屬一汲極電極541與-源極^ 而且第一 + v體層52也被分隔成一汲極區域52 1盥一 區域522，其中汲極電極541係藉由第二開口⑽盥查素’電桎 62形成電連接。 ，、旦常電極 最後5如第3F圖所示，於基板4〇表面上形成一 護層66，係由氧切、氮切或其他絕緣㈣ 了 = 填滿第-開口58並覆蓋住第—保護層56，使畫素：：： 面曝露出來，便完成本發明之TFT結構的製程/第二 义 層66的製作方式有兩種：第-種方式，如第4J圖所—示利 用濺鍍（sputter)方式沉積第二保護 ·】 ⑴“-。⑴技術將第二光阻躺、覆蓋於第、^ 474023 五、發明說明（7) 面上之第二保護層66撕掉，以使晝素電極62表面曝露出 來，結果如第4K圖所示。第二種方式，如第4 j，所示，採 ，低咖液相沉積（LPD)方式沉積第二保護層66，使第二保 護層66選擇性地覆蓋於第一保護層56上並填滿第一開口 58而不會覆盍於第二光阻層6 4表面上，然後將第二光阻 層64去除，以使畫素電極62表面曝露出來，結果也會如第 4K圖所示。 你& = ^於習知技術，本發明方法利用閘極線41與閘極42 作為罩幕所進行之背部曝光製程50，可以自行對準 (一se^2igned)地定義蚀刻停止層48的圖案’故可以減少 =罩的使用。因此’本發明使用四 效縮減光罩的使用讀，以達到增加 ’成本以及維持元件特性等優點。 座即 雖；、、;、本發明已以一較佳實施例揭露如上，鈇、， 以限定本發明，任何熟習此技藝*，在不脫離：ς並非用 ，當可作些許之更動與潤飾，因此本1明之精 5又犯圍當視後附之申請專利範圍所界定者為準。&明之保
0611-5967TW-ptd

Claims (1)

  1. 474023 六、申請專利範圍 1 · 一種薄膜電晶體的製作方法，包括下列步驟： (a) 提供一玻璃基板； (b) 於該玻璃基板上形成一第一金屬層，並利用一第 一光罩將該第一金屬層定義形成一閘極線與一閘極； (c) 於該基板上形成一閘極絕緣層、一第一半導體層 以及一蝕刻停止層，並利用一背部曝光製程將該蝕刻停止 層定義形成於該閘極線與該閘極上方區域； (d) 於該基板上形成一第二半導體層以及一第二金屬 層，並利用一第二光罩將該第二金屬層定義形成一與該閘 極線垂直之資料線； (e) 將未被該第二金屬層覆蓋之該第二半導體層與該 |第一半導體層去除； (f )於該基板上形成一第一保護層，並利用一第三光 罩於該第一保護層上形成一第一開口與一第二開口 ，其中 該第一開口係位於該閘極上方，該第二開口係位於一預定 汲極電極上方； (g) 於該基板上形成一導電層以及一光阻層，並利用 一第四光罩將該導電層與該光阻層定義形成一預定晝素電 極之圖案，其中該殘留之導電層係填滿該第二開口； (h) 將該第一開口内之該第二金屬層與該第二半導體 層去除，以使該蝕刻停止層表面曝露出來；以及 (i) 於該第一保護層表面上形成一第二保護層，並使 該第二保護層填滿該第一開口。 2. 如申請專利範圍第1項所述之製作方法，其中該閘
    0611-5967TW-ptd 第12頁 474023 、申凊專利範圍 極係垂直凸出於該閘極線。 構成。 非曰日貝矽（amorPh〇US silicon，a_Si)K 刻停4止：/:，：範圍第1項所述之製作方法，其中該餘 h止層係由虱化矽所構成。 邱膜如申請專利範圍第1項所述之製作方法’其中該背 ^ ® W程係以該閘極線與該閘極作為罩幕，以使該钱刻 伶止層定義形成於該間極線與該閘極之上方區域。 一上如申請專利範圍第1項所述之製作方法，其中該第 —半導體層係由摻雜之非晶質矽（doped a—Si)所構成。 一、> 7 ·如申請專利範圍第1項所述之製作方法，其中該第 一光罩係將該第二金屬層定義形成該資料線，而該資料線 之垂直凸出部份係覆蓋該閘極之上方區域。 8 ·如申請專利範圍第1項所述之製作方法，其中該第 一保護層係由氮化矽所構成。 9 ·如申請專利範圍第1項所述之製作方法，其中該導 電層係由銦錫氧化物（indiuni tirl oxide, ITO)所構成。 1〇·如申請專利範圍第1項所述之製作方法，其中該 第二金屬層係被該第一開口分隔成^汲極電極與一源極電 才圣° 11 ·如申請專利範圍第1 0項所述之製作方法，其中填 滿該第二開口之導電層係用來作為/晝素電極，以與該汲 極電極產生電連接。
    0611-5967TW-ptd 第13頁 474023 六、申請專利範圍 12. 如申請專利範圍第1項所述之製作方法，其中該 第二半導體層係被該第一開口分隔成一汲極區域與一源極 區域。 13. 如申請專利範圍第1項所述之製作方法，其中該 步驟（i)包含有： i 1 )利用濺鍍方式於形成該第二保護層；以及 i2)進行一撕除1 i f t-of f )製程，將該光阻層以及覆 蓋於該光阻層表面之該第二保護層撕除。 14. 如申請專利範圍第1項所述之製作方法，其中該 步驟i)包含有： i 1)利用低溫液相沉積方式形成該第二保護層，以使 該第二保護層選擇性地沉積於該第一保護層表面上；以及 i 2 )將該光阻層去除。
    0611-5967TW-ptd 第14頁
TW090104493A 2001-02-27 2001-02-27 Thin film transistor process of liquid crystal display TW474023B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW090104493A TW474023B (en) 2001-02-27 2001-02-27 Thin film transistor process of liquid crystal display
US09/862,546 US6376288B1 (en) 2001-02-27 2001-05-22 Method of forming thin film transistors for use in a liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW090104493A TW474023B (en) 2001-02-27 2001-02-27 Thin film transistor process of liquid crystal display

Publications (1)

Publication Number Publication Date
TW474023B true TW474023B (en) 2002-01-21

Family

ID=21677477

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090104493A TW474023B (en) 2001-02-27 2001-02-27 Thin film transistor process of liquid crystal display

Country Status (2)

Country Link
US (1) US6376288B1 (zh)
TW (1) TW474023B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952246A (zh) * 2020-08-19 2020-11-17 惠科股份有限公司 阵列基板的制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234043B (en) * 2003-11-26 2005-06-11 Hannstar Display Corp Method of manufacturing liquid crystal display
US7098091B2 (en) * 2004-02-20 2006-08-29 Au Optronics Corporation Method for fabricating thin film transistors
TW200602774A (en) * 2004-07-06 2006-01-16 Chunghwa Picture Tubes Ltd Thin-film transistor manufacture method
CN100405560C (zh) * 2004-07-28 2008-07-23 中华映管股份有限公司 薄膜晶体管制造方法
JP5234301B2 (ja) * 2005-10-03 2013-07-10 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
CN100449392C (zh) * 2006-08-04 2009-01-07 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN101494228B (zh) * 2006-08-07 2010-09-15 友达光电股份有限公司 阵列基板
CN101364603A (zh) * 2007-08-10 2009-02-11 北京京东方光电科技有限公司 一种tft阵列基板结构及其制造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102290247B1 (ko) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP7325167B2 (ja) * 2017-03-16 2023-08-14 富士電機株式会社 半導体装置の製造方法
CN108807424A (zh) * 2018-06-27 2018-11-13 武汉华星光电技术有限公司 一种阵列基板的制作方法、阵列基板及显示面板
WO2020191607A1 (zh) * 2019-03-26 2020-10-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621520B2 (ja) * 1988-03-14 1994-03-23 日商岩井株式会社 壁構造
US5693567A (en) * 1995-06-07 1997-12-02 Xerox Corporation Separately etching insulating layer for contacts within array and for peripheral pads
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
KR100194679B1 (ko) * 1996-05-21 1999-07-01 윤종용 박막 트랜지스터 및 그 제조 방법
US6075257A (en) * 1996-12-23 2000-06-13 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
US6159779A (en) * 1999-02-03 2000-12-12 Industrial Technology Research Institute Multi-layer gate for TFT and method of fabrication
US6245602B1 (en) * 1999-11-18 2001-06-12 Xerox Corporation Top gate self-aligned polysilicon TFT and a method for its production

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111952246A (zh) * 2020-08-19 2020-11-17 惠科股份有限公司 阵列基板的制造方法

Also Published As

Publication number Publication date
US6376288B1 (en) 2002-04-23

Similar Documents

Publication Publication Date Title
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
CN104393001B (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
TW474023B (en) Thin film transistor process of liquid crystal display
US8310613B2 (en) Active matrix substrate and liquid crystal device
JP2007116164A (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
JP2001203362A (ja) 薄膜トランジスターの製造方法
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
JPH08236779A (ja) 基板の表面にアレイ回路を形成する方法
JP2004515045A (ja) 透明導電層の導電率の増大方法
KR20130066410A (ko) 삼중 금속층 게이트 요소를 갖는 박막 트랜지스터 기판 제조 방법
JPH08236775A (ja) 薄膜トランジスタおよびその製造方法
JP2007311453A (ja) 薄膜トランジスタ及びその製造方法
JPH0926602A (ja) アクティブマトリクス表示装置
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
JP4034376B2 (ja) アクティブマトリクス方式液晶表示装置の製造方法
JPH11265000A (ja) 液晶表示装置およびその製造方法
JP2011222688A (ja) 薄膜のパターニング方法及び表示パネルの製造方法
KR100527086B1 (ko) 액정표시장치의 제조방법
JP2862737B2 (ja) 薄膜トランジスタ及びその製造方法
JPH1065177A (ja) 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JPH08242001A (ja) 薄膜トランジスタの製造方法
KR100580825B1 (ko) 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트
JPH04269837A (ja) 薄膜トランジスタの製造方法
KR101484965B1 (ko) 어레이 기판의 제조방법
JPH04217230A (ja) 液晶表示素子およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees