TW473734B - Semiconductor memory device having redundancy circuit capable of improving redundancy efficiency - Google Patents

Description

473734 五、發明說明（1) 發明背景 1. 發明範疇 本發明係關於一種半導體記憶裝置，更特定而言，係關 於一種半導體記憶裝置，其包含一能夠改善冗餘效率的冗 餘電路。 2. 相關技藝說明 動態隨機存取記憶體（DRAMs)係由許多記憶胞組成，如 果在記憶胞中即使只有一個記憶胞功能不正常，整個半導 體記憶裝置就不能正常工作，而被視為是一缺陷記憶體。 因為半導體記憶裝置的積集密度及處理速度的增加，缺陷 記憶胞的發生機率則隨之增加。因此，用以決定DRAM的生 產成本之晶圓良率，其係以在單一晶圓上製作之無缺陷晶 片與晶片總數的比例來表示，則會降低。為了改善具有一 高積集度的記憶裝置之晶圓良率，一種用以修正缺陷胞的 方法變為非常重要。 為了修正缺陷胞，一種安裝冗餘電路，利用在晶片上以 冗餘胞來取代缺陷胞的技術，已被廣泛運用。一般而言， 冗餘電路驅動由冗餘列及冗餘行的矩陣所組成的一冗餘記 憶胞區塊，並選擇一冗餘胞來取代一缺陷胞。換言之，一 旦輸入定址一缺陷胞的一列及/或欄位址信號，冗餘電路 選擇一冗餘記憶胞，用以取代在一正常記憶胞區塊中的缺 陷胞。 美國專利編號5，3 2 5，3 3 4當中揭示一種用以取代一缺陷 列及/或缺陷欄的方法，其係發生在具有一冗餘列及/或攔

第5頁 473734 五、發明說明（2) 的一正常記憶胞區塊 一欄位址信號 啟動，而此啟 中，配置了複 盒包含複數個 號，藉由選定 式4匕。因此， 時，一冗餘欄 號而被啟動，並選擇一預 根據以上美國專利的一 示，其假設一正常記憶胞 BANK1， ···，及BANK15 ， 會成為形式如下DEFECT^ 1 DEFECT—4，而冗餘胞區塊 端。此外，其假設每個冗 缺陷胞，雖然其可被設計 據此發明 熔絲盒陣 即取代缺 來修護複 據對應於 個被切斷 收到對應 驅動閘則根據一區塊 定的冗餘 冗餘架構 區塊係包 發生在正 ，DEFECT 則提供在 餘胞區塊 用來取代 早一 根 被輸入到一 動的冗餘攔 數個熔絲盒 炫絲，並根 的一個或多 當熔絲盒接 ，一旦具有 列’ 一預定 陷攔。在溶 數個缺陷攔 —缺陷攔的 或燒毁的炫 於一缺陷欄 選擇控制電 搁。 係示於圖1 c 含複數個記 常記憶胞區

—2， DEFECT 正常記憶胞 係設計用來 複數個缺陷 一缺陷攔的 的冗餘攔被 絲盒陣列 。每個熔絲 一攔位址信 絲來進行程 的一攔位址 路的輪出信 1如圖1所 憶庫BAMKL 塊的缺陷胞 _ 3及 區塊的兩 取代 胞。 缺陷胞DEF ECT — 1係根據對應於缺陷胞dEFEct — 1的一搁位 址，而由一第一炫絲盒F B1之一左方冗餘胞區塊中被取 代。缺陷胞DEFECT一2，DEFECT一3及DEFECT —4皆由在一位元

中的缺陷所造成。這些缺陷胞係根據對應於缺陷位元的一 攔位址’而由一第二溶絲盒F B 2之一右方冗餘胞區塊中被 取代。藉由這樣的配置，一攔位連接到在正常記憶胞區塊 中的缺陷胞，而由一冗餘攔所完全取代。換言之，用於選 取一缺陷胞的一攔選擇路徑被阻隔，缺陷胞與在相同欄中

473734 五、發明說明（3) 的正常胞，係由連接到一冗餘欄的冗餘胞所取代。 但是，在一種狀況下，一缺陷發生在一冗餘胞中而連接 到一冗餘攔來取代缺陷胞defect_i的欄中，一個取代一正 常胞的冗餘胞可能是有缺陷的，雖然缺陷胞DEFECT_1係由 一無缺陷的冗餘胞來取代。在此例中，缺陷冗餘欄不能使 用’所以一記憶裝置則被定為是有缺陷的。因此，由於一 冗餘搁的缺陷可被用來取代一缺陷攔，而不能達到所要的 冗餘效率，因而降低了冗餘效率。 曰而i丄為了改善冗餘效率，可以提供大量的冗餘胞。但 疋’ S几餘效率增加時，即增加了冗餘胞的數目，因為冗 餘胞所佔據的面積而增加了冗餘胞的數目。因 種能夠改善冗餘效率的冗餘電路。 而要一 為了 冗餘電 因此 例提供 個記憶 憶胞， 正常記 一的搁 路，用 位。冗 被切斷 解決上 路的記 ’為了 了具有 庫包含 而冗餘 憶胞的 選取信 以控制 餘電路 。冗餘 述的問 憶裝置 達到以 複數個 複數個 胞則配 搁，其 號來選 運用冗 包含複 電路也 贫明總結 題’本發明 ’精以改善 上之發明目 正常記憶庫 配置成以列 置在一冗餘 中在兩個或 出。此半導 餘攔來取代 數個欄炫絲 包含複數個 的目的 冗餘效 的，本 的一半 及行組 攔中， 多個記 體記憶 具有缺 及複數 可程式 即在於 率〇 發明的 導體記 成的矩 用以修 憶庫中 裝置包 陷正常 個庫炫 解螞器 提供一具有 一具體實施 憶裝置，每 陣的正常記 護含有缺陷 的攔係由單 含一冗餘電 記憶胞的攔 絲，其皆可 。每個可程

473734 五、發明說明（4) 式解碼器係程式化來配合一記憶庫及攔位，係依據具有缺 陷正常記憶胞的欄及組，由選擇性地切斷欄熔絲及庫熔絲 的組合來進行修復。冗餘電路另包含一邏輯電路，用以邏 輯或（0 R)運算複數個可程式解碼器的輸出信號來產生一冗 餘選擇信號致能冗餘攔。 為了達到以上本發明的目的，在本發明的另一具體實施 例中，冗餘電路包含一選擇邏輯單元，而取代邏輯單元。 選擇邏輯單元根據一預定的控制信號及對應的複數個可程 式解碼器的輸出信號，來產生一冗餘選擇信號致能冗餘 欄。尤其是，選擇邏輯單元決定是否要產生一冗餘選擇信 號致能冗餘欄，其所在的區域即為冗餘電路之所在，或是 一冗餘選擇信號致能位在另一個區域的冗餘欄。 依據本發明的冗餘電路，缺陷胞在不同的組中具有不同 的攔位址，或缺陷胞在不同的組群中具有不同的欄位址， 皆可以單一冗餘欄來取代。此外，屬於其它區域的冗餘電 路可以用於取代缺陷胞，因此改善了冗餘效率。 圖式簡單說明： 以上所述本發明的目的及好處，可以藉由對一較佳具體 實施例及參考所附圖面的詳細說明，可以更為瞭解，其 中： 圖1所示為一習用冗餘架構圖； 圖2所示為根據本發明之具體實施例，一包含冗餘電路 的記憶裝置之方塊圖； 圖3所示為圖2之可程式解碼器的細部電路圖；

五、發明說明（5) 圖4所示為在組單元 > 憶胞； 進订G復具有一缺陷的正常記 圖5所示為修復構成一。〇 一二 正常記憶胞之圖； 早一記憶庫群之複數個記憶庫的 圖6為根據本發明之另一 1 奋 之記憶裝置的方塊圖； ”體λ轭例的具有一冗餘電路 圖6的選擇邏輯之詳細 . 所不為由圖6的冗，電路所構成的-冗餘架構。 m ~^洋細言访日月： 用以說明本發明一 的說明，皆必須參昭，以# ς = t例的附圖，及在附圖上 及由本發明的操作cj本赉明及其操作的精神，以 下文中，太：Γ 達到的目的能夠有足夠的瞭解。乂 么月的具體實施例將參 μ 明。在圖例中，相π μ & 土 芩附圖進仃砰細的說 請d 的麥考編號代表相同的組件。 組信號產^32一記1裝置3°°包含一欄位址解碼器31，- 器35」（i = 1-n)，及：：：广;3。3 :複數個可程式解瑪 (卜1-n)及邏輯電路37構成一'冗餘電路私式解碼器35」 J -正常模式下，記憶裝置3〇〇正常地 入攔位址CA致能-正常選擇信號_ c 夕= 解及攔位預解瑪器33來選取—正常記憶胞 I位址解碼器31解碼一外部攔位址群c a，^ 一 欄位址信號群DC A。έ且作鲈產士哭紉说 从9 RA來提供一組信號二32解碼，^ 473734 五、發明說明（6) 每個可程式解碼器35 — i包含複數個攔熔絲43 — F丨，43_F2 及43-F3(見圖3)，及複數個庫溶絲—Fi及45_F2(見圖 3)，其皆可被切斷。攔熔絲43一Fl， 43-F2及43-F3，以及 庫溶絲45一F1與45一F2的組合，可指出一記憶庫，及該組中 要被取代的欄位。每個可程式解碼器3 5 — i ( i =丨_ n )根據一 預定的欄位址信號群DCA ’及一預定的組位址群BDCA來啟 動一輸出信號REDi (i = l-ri)。

邏輯電路37對可程式解碼器35 一丨（i = 1_n)的輸出信號 REDi (iM-n)進行OR邏輯運算，來產生一冗餘選擇信號 RED一CSL。因此，當可程式解碼器35j(i = 1 一n)中輸出信號 REDi (卜卜η)之一被啟動到一邏輯”高”位準，冗餘選擇信 號RED一CSL即被啟動到一邏輯”高”位準。冗餘選擇信號 RED —CSL係用以致能一冗餘攔，其能夠取代含有一缺陷的 正常記憶胞（未示）的攔位。 攔位預解碼器33根據攔位址信號群^人來啟動一正常攔 選擇#號N0R-CSL。正常攔選擇信號N〇R-CSL係用來選擇一 含有一正常記憶胞的攔位。欄位預解碼器3 3的除能係由 餘選擇信號RED一CSL來控制。換言之’當冗餘選 MD—UL被啟動到一邏輯"高"位準時’攔位預解瑪則

被除此緩衝器3 6可緩衝欄位預解碼器3 3的輸出信 來產生正常攔選擇信號N〇R_CSL。 圖4為☆圖2的可程式解碼器35一i(i Μ-η)的一詳細電路 圖。請麥考圖3，可程式解碼器3 5一丨包含一修護決定哭 41，一修護攔選擇器43及一修護庫選擇器45。 师

第10頁 473734 五、發明說明（7) 修護決定器41產生第一及第二修護決定信號CFUSEU及 CF USED ’用以控制修護欄選擇器4 3及修護庫選擇器4 5的致 能。換言之，當一修護致能熔絲ENF被切斷後，一修護主 控信號MAST即為一邏輯”高，，位準，第一修護決定信號 CFUSEU成為一邏輯”高”位準，而第二一修護決定信號 CFUSED則成為一邏輯"低”位準。因此，可程式解碼器35_丄 中被切斷的修護致能溶絲E N F則被致能，所以其可以除能 一攔位含有一缺陷的一正常記憶胞（未示），並致能一含有 一冗餘胞的冗餘攔。所以，一冗餘攔可被選來取代一攔位 含有一缺陷的一正常記憶胞（未示）。

另一方面，當一修護除能熔絲被切斷，第一修護決定信 號CFUSEU成為一邏輯”低”位準，而第二修護邏輯信號 CFUSED成為一邏輯”高”位準。因此，可程式解碼器35一丨中 被切斷的修護除能熔絲D IF並不進行具有一缺陷的正常記 憶胞（未示）的修護。 在心4攔選擇裔4 3中，要取代的含有一正常記憶胞的攔 位，係由程式來選擇性地切斷所組合的欄熔絲4 )，

43一F2及43 — F3。換言之，當修護致能熔絲ENF被切斷，第 一修護決定信號CFUSEU成為一邏輯，，高，，位準，一系列的 OS電晶體43 — N1， 43一N2&43一^則被致能，因此而形成 攔位址路徑。在這些攔熔絲4 3 一F工，4 3 一F 2及4 3 一"中， 菖攔溶絲連接到棚位土 μ θ σσ +ττ ^ , 较』獨伹址而不疋早一要被修護的攔位址被 k ’要被修護的欄位則被程式化。 t 4庫選擇4 5可根據要被修護的一記憶庫來程式化，

473734 發明說明（8) 藉由選擇性地切斷來組合庫炫 明的一几餘電路’以一冗餘攔 中含有一缺陷胞的攔的修護操 來獨立地進行。 絲45 —F1及45 — F2。根據本發 來取代在一正常記憶胞區塊 作’可以根據個別的記憶庫 二所Λ為Λ組單元中所進行的有缺陷之一正常記憶胞 、>。又，、中.，、、員不一正常記憶胞在ΒΑΝΚΟ中有缺陷。參考 圖3及圖4，對應於ΒΑΝΚ0的庫熔絲而非連接到—組ς BDCA的庫溶絲被切斷。在此例巾，# 一欄位址輪入°到並不 切斷=欄熔絲時，一包含缺陷正常記憶胞的攔位被除能， 而一冗餘攔被除能。因此，僅有在BANKQ中的缺 冗餘欄（①）取代。 此外’當BANK1也具有一缺陷正常記憶胞時，使用另一 個可程式解碼器35一2而非用於修護BANKO中缺陷欄的一可 程式解碼器3 5一 1。也使用相同的程式方法，用於修護 BANKO的攔位，也可用於修護在βΑΝΚ1 (②）中包含缺陷正常 記憶胞的一攔位。因此，在ΒΑΝΚ〇 &ΒΑΝΙΠ中不同的缺陷 攔’可以用一單一冗餘欄來取代。 在根據本發明的一冗餘電路中，複數個記憶庫可由一單 一可程式解碼器來程式化，用於欄位修護。圖5所示為修 護構成一單一記憶庫群之複數個記憶庫的正常記憶胞。在 一例中’ BANKO到ΒΑΝΚ3中的缺陷正常記憶胞係包含在所示 的相同攔位中。請參考圖3及圖5，所有的欄熔絲，除了對 應於BANKO到BAN K3的庫熔絲，在一可程式解碼器35_3中， 皆被切斷。然後，在BANKO到BANK3中的缺陷正常記憶胞係

第12頁 473734 五、發明說明（9) " "— 由連接到一冗餘攔（③）的冗餘胞所取代。類似於圖4中所 示之例’一不同的可程式解碼器35一4可以用於以一單一冗 餘攔來修護BANK 8到BANK1 1中的缺陷正常記憶胞，如圖 5(④）中所示之例。換言之，在一群組中具有不同欄位址 的圮憶庫之欄位可以用一單一冗餘攔來取代。 圖6為根據本發明的另一具體實施例中包含一冗餘電路 的圮憶裝置的架構方塊圖。冗餘電路5〇與圖2的 雨 30不同之處在於，使用一選擇邏輯單元51，⑽運算邏輯 元52及53，及緩衝器54與55，而取代圖2的邏極雷^ 選擇邏輯單元51根據一控制信號⑶几，要決定 一 二式解碼器3 5一2的輸出RED2到第一〇R運算 ^53 〇 51^連Λ料擇邏輯單元51的情％。圖7為選擇邏輯單元 5 1的、、、田部電路圖。參考圖7，一第一 y 制信號CNTL的一邏輯”低丨丨位準刖甲，，係根據控 碼器的輸出RED2到連接於第―β = 1 了私式解 ^γμττ ⑽邏輯早兀52的節點N1。依 開启I ί ^ 高"位準’ 一第二傳輸閘TG2即被 ，亚傳达可程式解碼器的輸出RE 輙單元53的節點N2。 』逆按於弟一OR遴 再回頭芩考圖6，第_〇R邏輯單元 一。 碼器35 — 1的輸出RED1及第-可_ 4 乂 一可程式解 _，而啟動一單解碼器Μ的輸出 餘搁RED-CSL1。在第一可招々紐踩 器35 — 1中的熔絲程式盥在 弟T耘式解碼 程式不同。因此，如圖4及弟H::私式解碼器35-2中的溶絲 圓4及圖5中所述，一單一冗餘攔

473734

RED — CSLl取代在不同組中的不同缺陷搁。 m由圖6的冗餘電路5。所構成的。 在圖8中，其假設第一及第二可程式解碼器35 U3 5 2 , ir'位在-正常憶胞區塊左方的_冗餘胞區塊之下，而第 三及第四可程式解碼器35_3及35_4係位在正長記憶胞區塊 右方的一冗餘胞區塊之下。

一般而言，每個可程式解碼器係以位在對應於缺陷胞位 置所在的一冗餘胞區塊來取代在一正常記憶胞區塊中的缺 陷胞。換言之，在正常記憶胞區塊中連接到缺陷胞 DEFECT 一1及DEFECT 一2的欄位係分別由第一及第二可程式解 碼器35一1及35-2的一第一冗餘攔1^1)一(：认1來取代。由於在 正常記憶胞區塊中的缺陷位元造成的一攔位連接到缺陷胞 DEFECT 一3， DEFECT 一4及DEFECT一5，由第四可程式解碼器 35 —4的一第二冗餘欄rED —CSL2所取代。

如果假設在右方冗餘胞區塊的冗餘胞皆用於取代缺陷 胞’一缺陷胞DEFECT一6則由第三可程式解碼器3 5-3以第一 冗餘欄RED一CSL1來取代。在此例中，第一選擇邏輯單元 5 1 — 1的控制彳§號C N T L 一 1為一邏輯’’低’’位準，而第二可程式 解碼器35一2的輸出RED2並不傳送到一第二OR運算邏輯單元 5 3。此係由於右方冗餘胞皆用於取代缺陷胞，因此已經沒 有冗餘胞可用來取代。一第二選擇邏輯單元51 一2的控制信 號CNTL一2為邏輯π高’1位準，而第三可程式解碼器35一3的輪 出RED3係傳送到一第一 〇R運算邏輯單元52。因此，第一⑽ 運算邏輯單元52根據分別由第一，第二及第三的可程式解

第14頁 473734 五、發明說明（11) 碼器35 —1， 35 —2及35_3的輸出RED1， RED2及RED3，來啟動 一單一冗餘攔RED_CSL1。 因此，在本發明的具體實施例中，一具有冗餘電路的記 憶裝置可以使用位在不同區域的冗餘電路來取代缺陷胞， 由此而改善冗餘效率。 雖然本發明已藉由一特定具體實施例來加以說明，對於 本技藝的專業人士可以瞭解到對於所說明的具體實施例尚 可進行修改。因此，本發明的範圍可由下述申請專利範圍 的技術觀點來加以定義。

第15頁

Claims (1)

1. 473734 六、申請專利範圍 vl · —種包含複數個記憶庫的一半導體記憶裝置，每個記 憶庫包含複數個配置成以列及行組成的矩陣的正常記憶 胞，而冗餘胞則配置在一冗餘攔中，用以修護含有缺陷正 常記憶胞的攔，其中在兩個或多個記憶庫中的欄係由單一 的欄選取信號來選出，該半導體記憶裝置包含一冗餘電 路，用以控制運用該冗餘攔來取代具有缺陷正常記憶胞的 攔位，其中該冗餘電路包含·· 複數個可程式解碼器，每個解碼器包含複數個攔熔絲 及庫熔絲，其皆可依據含有一缺陷記憶胞的一攔位或庫， 而被選擇性的切斷，每個可程式解碼器回應一預定的欄位 址信號群組及一預定的組信號群組，產生一被啟動的輸出 0 信號；及 一邏輯單元，用以邏輯或運算複數個可程式解碼器的 輸出信號，並產生一冗餘選擇信號來致能該冗餘欄。 J ·如申請專利範圍第1項之半導體記憶裝置，其中每個 可程式解碼器包含： 一修復攔選擇器，其係程式化來利用切斷的欄溶絲組 合而修護一含有缺陷記憶胞的一欄位； 一修復庫選擇器，其係程式化來利用切斷的庫熔絲組 合而修護一對應的記憶庫；及 一邏輯單元，用以邏輯或運算該修護攔選擇器的該輸~ 出信號及該修護庫選擇器的該輸出信號，藉以產生可程式 解碼器的輸出信號。 、、3 .如申請專利範圍第2項之半導體記憶裝置，其中每個

   第16頁 473734 六、申請專利範圍 可程式解碼器另包含一修護決定器，用以控制該修護欄選 擇器及該修護庫選擇器的致能。 4 ·如申請專利範圍第1項之半導體記憶裝置，其另包含 一欄位預解碼器，其可在該冗餘選擇信號的控制之下被致 能，並根據該攔位址信號群組來啟動該欄選擇信號。 5 ·如申請專利範圍第1項之半導體記憶裝置，另包含： 一欄位址解碼器，用以解碼一外部欄位址群組，並產 生該攔位址信號群組；及 一庫信號產生器，用以解碼一外部列位址群組，並產 生該庫信號群組。 β· —種包含複數個記憶庫的半導體記憶裝置，每個記憶 庫包含複數個配置成以列及行組成的矩陣的正常記憶胞， 而冗餘胞則配置在一冗餘欄中，用以修護含有缺陷的正常 記憶胞的欄， 其中在兩個或多個記憶庫中的攔係由單一的欄選取信 號來選出，及 其中對於含有該缺陷的正常記憶胞的欄位修護，可以 根據個別含有該缺陷記憶胞的記憶庫來獨立地控制。 •夂如申請專利範圍第6項之半導體記憶裝置，其中一單 一冗餘欄取代了在記憶庫中的缺陷的正常記憶胞。 8. —種包含複數個記憶庫的半導體記憶裝置，每個記憶 庫包含複數個配置成以列及行組成的矩陣的正常記憶胞， 而冗餘胞則配置在一冗餘攔中，用以修護含有缺陷的正常 記憶胞的欄，

   第17頁 473734 六、申請專利範圍 其中在複數個記憶庫中的攔位係由一單一欄選擇信號 來選取，及 其中對於含有該缺陷的正常記憶胞的欄位修護，可以 根據個別含有缺陷記憶胞的記憶庫來獨立地控制，每個記 憶庫群至少包含兩個記憶庫，其包含具有該缺陷的記憶胞 的該記憶庫。 9"·如申請專利範圍第8項之半導體記憶裝置，其中一單 一冗餘攔取代了在該記憶庫群中的缺陷的正常記憶胞。 L0 · —種包含複數個記憶庫的半導體記憶裝置，每個記 憶庫包含複數個配置成以列及行組成的矩陣的正常記憶 胞，而冗餘胞則配置在一冗餘欄中，用以修護含有缺陷正 常記憶胞的攔，其中在兩個或多個記憶庫中的欄位係由一 單一欄選擇信號所選取，該半導體記憶裝置包含一冗餘電 路，用以控制由冗餘欄來取代含有缺陷正常記憶胞的欄 位，其中冗餘電路包含： 複數個可程式解碼器，每個解碼器包含複數個欄熔絲 及庫熔絲，其皆可依據含有一缺陷記憶胞的一欄位及一對 應庫，而被選擇性的切斷，每個可程式解碼器回應一預定 的攔位址信號群組及一預定的組信號群組，產生一冗餘選 擇信號來致能一對應的冗餘欄；及 一邏輯選擇器，用以接收複數個該等可程式解碼器的 該輸出信號之一，來選擇性地產生一冗餘選擇信號，來致 能位在根據該冗餘電路所在區域的一冗餘欄，以及產生一 冗餘選擇信號來致能位在根據一預定控制信號的另一區域

   第18頁 473734 六、申請專利範圍 之冗餘欄。 L1 ·如申請專利範圍第1 〇項之半導體記憶裝置，其中該 冗餘電路另包含一邏輯或運算電路，用以邏輯或運算複數 個可程式解碼器及該輸出信號與選擇邏輯單元的輸出，來 產生冗餘選擇信號。 1、2·如申請專利範圍第1 〇項之半導體記憶裝置，其中每 個可程式解碼器包含： 一修復攔選擇器，其係程式化來利用切斷的欄熔絲組 合而修護一含有缺陷記憶胞的攔位； 一修復庫選擇器，其係程式化來利用切斷的庫熔絲組 合而修護一對應的記憶庫；及 一邏輯單元，用以邏輯或運算該修護欄選擇器的該輸 出信號及該修護庫選擇器的該輸出信號，藉以產生可程式 解碼器的輸出信號。 ％ 1 3.如申請專利範圍第1 2項之半導體記憶裝置，其中每 個可程式解碼器另包含一修護決定器，用以控制該修護欄 選擇器及該修護庫選擇器的致能。 14.如申請專利範圍第1 〇項之半導體記憶裝置，另包含 一欄位預解碼器，其係在冗餘選擇信號的控制之下被致 能，並回應該欄位址信號群組來啟動該攔選擇信號。 L5.如申請專利範圍第10項之半導體記憶裝置，另包 含： 一欄位址解碼器，用以解碼一外部攔位址群組，並產 生該欄位址信號群組；及

   第19頁 473734 六、申請專利範圍 一庫信號產生器，用以解碼一外部列位址群組，並產 生該庫信號群組。