TW469558B - Circuit and method to externally adjust internal circuit timing - Google Patents

Description

46 95 5 8 A7 B7 五、發明説明（ > 式下 模式 業模 ch UBT 作種 的一 路那 電在 體會 積路 定電 決體 以積 式定 楔決 試以 潮號 用信 使式 ，模 式試 模測 試供 測提 及 ， 位的 低輯 的邏 輯在 邏落 在號 落信 號式 信模 式認 模測 試於 測而 於 ， 路作 電操 體式 積模 , 常 如正 例以 , 會 作時 操準 常的 正出 在導 落號 件信 元部 路内 電由 體序 積時 當的 ，號 作信 操制 式控 模部 試内 M， 以時 會式 時模 準業 位作 高的 時 ， 的的 號出 信導 制號 控信 部部 内外 , 的 時上 式銷 模針 試部 測外 在之 落路 件電 元體 路積 電於 體供 積提 當 由 ，序 而 式 模 試 測 由 經 以 可 序 時 的 號 信 制 控 部 内 > 。明 式整說 方調蜇 -I 7J SH «搿辯 這外式 以作圔 示 \ϊ 甩 ： 圖中 附其 所 , 照解 參 了 可的 將好 點更 優致 及獲 、 明 念說 概細 、詳 的的 目明 他發 其本 及對 述下 前 以 而 電 制 控 的 制 控 部 外 供 提 號 信 部 内 為 能 是 的 示 ； 顯圖 誦塊 1 方 第的 路 外 供 提 序 時 啓 開 一了 及 器 大 放 ·’ 測圖 感塊 為方 Ώτ IB 是路 勺 i 示制 顯控 _ 的 2 制 第控 部 画 序 時 的 業 作 路 電 之 中 。 圔 統 2 糸 第 腦 繪 電 描 種 以 一 用 是 係 的 圓 示 3Β顯 及及圖 3 以 4 第；第 示 部力一 外能有 用的中 利序 以時 義號 定信 的部 式内 模制 試控 测 0 關序 有時 俗的 明號 發信 本部 ，内 述制 所控 前去 如制有 控會 明 發 本 的 巨 之 繪 描 了 為 0 計 設 的 路 獨 於 利 本紙张尺度迖州十闽阄冢掠卒（CNS ) MML格（2丨0X 297公釐） (讀先閱讀背面之注意事項再楨，V?本页 装- --0 469558 A7 B7 五、發明説明 ( 了 ) 1 1 (未圖示）所 産 生 的 0 潮 試 楔 式 信 號 2 5 會 退 活 化 S A計 時 器 1 1 並 觸 發 m 試 模 式 電 路 2 0 而 允 許 從 外 部 潮 試 信 號 有 效 地 1 1 導 出 測 試 模 式 電 路 2 0 的 輸 出 2 3 〇 外 部 測 試 信 號 提 供 於 i气 1 先 諸 如 C Λ s的外部針銷上。 因為使用C AS針 銷 故 將 潮 試 信 號 閱 1 讀 1 1 標 示 為 T Η —C C S L E (使ϋ 辑試 i 5 7 C AS _針銷選擇線能動作） 背 1 | 0 雖 然 作 描 繪 之 用 下 * S C 電 路 4 中 所 使 用 的 外 計 針 銷 是 之 I 與 S C 電 路 3 中 的 外 部 針 銷 不 相 同 ί 但 曰 疋 它 們 不 必 曰 疋 不 相 事 項 功 1 1 同 的 〇 不 過 ) 使 用 不 同 的 外 部 控 制 針 銷 會 有 利 地 為 m 試 裝 本 模 式 提 供 獨 立 的 控 制 〇 如 圖 所 示 * 測 試 模 式 信 號 電 路 2 0 JJ 1 1 包 括 有 反 相 器 17及 Ν Λ N D 閘 1 e 〇 由 於 測 試 模 式 信 號 是 呈 動 1 ! 作 中 低 位 準 的 信 號 * 故 使 用 反 相 器 以 便 將 信 號 切 換 成 髙 ί 丨 位 準 〇 因 此 » 當 Τ Η _ccs LE及 測 試 模 式 信 號 都 是 動 作 中 時 ( 1 訂 1 J NASD 閘 1 C 的 輪 出 便 呈 低 位 準 〇 將 來 白 測 試 模 式 及 正 常 模 式 信 號 路 徑 30及 2 2 的 輪 出 信 1 I 號 送 進 例 如 是 ΝΑΟ 閘 的 選 擇 電 輅 18 D m 擇 雷 路 1 8 s£fr 曰 産 生 1 I 控 制 S A 作 業 的 Co 1 一 使 能 動 作 信 號 4 1 〇 C 〇 1 _ 使 能 spf, 動 作 信 號 ί 是 導 S 那 痼 時 刻 受 到 活 化 的 倍 號 路 徑 〇 依 此 3 S C 電 路 4 I 使 Co 1 一 使 能 動 作 信 號 的 時 序 能 動 作 以 便 接 受 外 部 信 號 的 1 1 控 制 〇 ! [ 於 替 代 的 實 施 例 中 > m 擇 電 路 1 5及 / 或 1 8包 括 用 以 選 1 I 擇 將 要 以 測 試 模 式 信 號 當 作 選 擇 信 號 導 白 測 試 或 正 常 模 1 I 式 信 號 之 輪 出 信 號 的 解 碼 電 路 〇 以 解 碼 電 路 實 現 選 擇 電 1 1 路 會 排 除 以 m 試 模 式 信 m 控 制 計 時 電 路 及 潮 試 模 式 電 路 1 I 的 需 要 〇 1 1 以 下 將 參 照 分 別 為 正 常 模 式 作 9 - 菜 及 测 試 模 式 作 業 之 時 1 1 1 1 本紙浓尺( CNS ) Λ4Α)ί格（210X297公釐) 95 5 8 Α7 Β7 五、發明説明) 個實施例是依提供測試模式以便對於DRAH積體電路内操 作感测放大器及行的信號作外部控制的内容而加以説明 的。 第1圖偽根據本發明之控制電路1的描繪用方塊圖。 控制電路1具有兩個作業模式亦即正常及潮試模式。於 正常模式中，是使用正常信號路徑以控制内部信號40的 時序正常信號路徑包括藉由内部信號21活化並産生輪 出信號31的子電路5。子電路5是例如像用來對輸入産 生經延遲輸出的計時之類的延遲電路，於測試模式中， 是使用潮試信號路徑以控制内部信號4 0的時序，而測試 信號路徑則包括有子電路1 0。 為了將控制電路切換成測試模式，偽將測試模式信號 提供給電路1Q以活化測試楔式信號路徑。也和子電路5 锶合的測試模式信號會因使子電路5失能而退活化正常 模式的信號路徑。藉由活化試模式信號路徑，而從外部 信號26導出子電路1Q的輪出信號31。外部信號是提供於 積體電路的外部針銷上。用以提供外部信號的可能外部 針銷扮演著與正常模式不同的功能。可替代地，外部針 銷可定義成僅供測試模式的功能使用。當然積體電路的 任何外部針銷都能用來輸入外部信號，只要其使用不致 與積體電路的作業有衝突β例如，若使用外部針銷以提 供電源而操作積體電路，顯然外部針銷並不能用來输入 外部的潮試倍號。 子電路15會接收信號31和36作為輸人信號並輪出内部 本紙恨尺度逍用tR&]家掠卑（CNS ) Μ规格（210X29?公釐） m 1^1^1 ^^^^1 pn^i pill '_- ^^^^1 11^^1 \ J Km ^^^^1 ^^^^1 —fftt "V 嗜 各 (誚先閲讀背而之注意事項再"寫本^ί) 16 95 5 8 A7 B7 五、發明説明（4 ) 部 次 i:. 而 合 卬 r 信號4 G β子 能，結果從 信號40。可 選取的解碼 器於正常模 式輸出信號 解碼器的選 和1 0的作業 外部控制導 第2圖顯 時序進行外 作S Α及行之 此外，C ο 1 _ 動作信號。 能動作信號 制電路包括 號之時序的 參照SC電 正常模式中 路徑而産生 計時器1 1會 生受到延遲 (1 )之WL — 使 生呈邐輯低 電路15是對信號31和3 6—起執行「或」的功 正常模式的信號31及測試模式的信號36導出 替代地，子電路1 5可為信號3 1和3 6之間進行 器。以測試模式信號為選出的信號，此解碼 式輪出信號31當作輸出倍號40,旦於測試模 3 6當作輪出信號。由於以測試模式信號當作 出信號，故不需以測試信號去控制子電路5 。因此，控制電路使吾人能由潮試楔式中的 出信號4 0的時序。 示的是對用以操作DRAM内SA及行之内部信號 部控制用的控制電路2。一般而言，用以操 内部信號是SA_使能動作和Col_使能動作。 .使能動作信號的時序通常是取決於S A _使能 SA_使能動作信號的時序通常是取決於（^_使 亦卽控制WL用的内部信號。如圖所示，此控 分別控制著S A _使能動作和C ο 1 _使能動作信 副控制（S C )電路3和4 β 路3,而提供了正常及糊試模式信號路徑。於 ,34_使能動作的時序是經由正常模式倍號 的。正常模式信號路徑含有WL計時器11。WL 接收WL使能動作以活化並導致WL計時器産 的輪出信號30ο如圖所示，呈邏輯高位準 能動作信號會活化WL計時器，導致計時器産 位準（〇>之受到延遲的输出信號。_試模式 -6 * ("先閱讀背面之注意事項再功寫本頁 裝. 'n 本紙张尺度述川十Ν國家標卑（CNS ) Λ4规格（2]〇X297公犮） .16 955 8 Α7 Β7 -"部中"iT';v/;J，-ci 1.消贽合竹和卬 y 五、發明説明u ) 信號路徑包括有_試模式電路19β澍試模式信號路徑是 與澜試模式電路19縝合。潮試模式信號於産生時會括由 使測試模式電路能動作而將D A 8 Μ切換成測試模式。另外 ，拥試模式信號是與WL計時器11網合以便在測試模式期 間使WL計時器11失能。依此，澜試模式信號會於潮試楔 式期間活化澜試模式信號路徑並退活化正常模式信號路 徑。對正常模式信號路徑的退活化會導致使WL計時器的 輸出信號30變為高位準β通常，DRAM内的模式記錄器（未 園示）會産生拥試模式倍號。於一實施例中，DRAK僳藉 由於具有棋式選擇用位址的WCBR(RAS之前的WE和CAS)期 間産生測試模式信號而切換成澍試楔式》&WCBR期間産 生測試模式信號的方式傈由Kalter等人發表於Digest of Technical Papers, ISSCC90 的論文「具有 10 棰微秒 之資料速率的50毫微秒16M位元DRAMA 50ns 16Mb DRAM with a 10ns Data Rate)」中，以下在所有的目的下將 此綸文行為參考文獻。測試模式電路19也會接收外部澜 試信號27並産生輪出22。已在動作中時，搜I試電路會透 過測試信號路徑而有效地執行潮試信號。 作為描繪之用，澜試模式電路19包括HADN(非及）閘13 及反相器14β外部測試倍號是提供於DRAM的G針銷上。 實例中的外部_試信號（G)是里動作中的低位準。反相 器14将外部信號切換成相反的信號位準。測轼樓式信號 使NAND閘13能動作時，會從舆反相器縝合的输入導出其 輪出倍號3U很清楚的反相器是用來在NAHD蘭之前將輪 -7 - 本紙乐尺H州t關家料ί CNS ) Λ视格（2’297公们 (ΐΐ先閱讀背面之注意事項再功寫本I } 装. 訂 • — sk 469558 A7 B7 五、發明説明（b ) (4先閱讀背而之注意事項再填艿本頁) 入信號轉換成想要的信號位準。常然，可以在NAHD閘之 前透過額外電銘（未標示）執行外部信號。不過，眈實例 顯示了由潮試路徑電路19所産生的信號於效_上是在測 試模式時從外部測試信號導出的。由於使用的外部針銷 G是針銷，故測試模式信號標示為Τ Μ _ G S A Ε (測試模式G針銷 使SA能動作）。當TH_GSAE及G信號均呈動作中時，NAND閘 13的輸出信號30會變成低位準。 來自信號路徑的輸出信號30和22會與選擇電路15耦合 。選擇電路會輸出SA_使能動作信號31，此信號不是在 正常模式中導自信號30就是在測試模式中導自信號3U 如圖所示，選擇電路15包括例如NAND閛。NAND閛會在其 任意一個輸入為高位準而不是兩個输入都是高位準時産 生高位準輸出。由於動作中的信號路徑會産生低位準信 號，故ΝΑΟ閛15的輪出是導自受到活化的信號路徑β如 上所述，S L使能動作是可以控制S Α作業的内部信號。 因此，SC電路3會提供測試信號路徑並以此於測試模式 期間經由外部信號控制SAi使能動作信號的時序。 也會在正常模式期間控制以1_使能動作信號的3六_使能 動作倍號偽與SC電路4耦合。類似於SC電路3, SC電路4亦 包括有正常及測試的信號輅徑。用於正常模式的正常信 號路徑包括SA有計時器12。SA計時器是由能動作 信號發動並以産生輸出倍號40作為回應。測試模式信號 路徑包括有輿SC電路3之電路19類似的潮試模式信號20 。潮試模式信號2 5是由例如裝設於晶Η上的模式記錄器 本紙认尺度述州十网四家標丰（CNS ) Λ4現格（210X 297公釐） 469558 好沪部中-""·導而，，"1消於仓竹^印來 A7 B7 广· — — 五、發明説明 ( T ) 1 1 | (未國示）所 産 生 的 〇拥 試 模式信 猇 25會 退 活 化 SA計 時 器 1 1 | 並 觭 發 測 試 樓 式 η 路20 而允許 從 外 部 澜 試 倍 號 有 效 地 1 1 導 出 拥 試 模 式 雷 路 2 0的 輪 出23β 外 部 測 試 信 號 % 提 供 於 ^' 讀 1 諸 如 CAS的外部針銷上》 因為使用c A S針 銷 故 將 m 試 倍 7L* 閲 讀 1 樣 示 為 T Η CS LE(使測試楔式行CAS _針銷選擇線能動作） 背 面 之 1 1 0 雔 然 作 描 繪 之 用 下， SC 電路4 中 所 使 用 的 外 計 針 銷 是 注 意 古 1 1 I 與 SC 電 路 3 中 的 外 部針 銷 不相同 > 但 是 它 們 不 必 是 不 相 爭 項 再 1 同 的 〇 不 過 * 使 用 不同 的 外部控 制 針 銷 會 有 利 地 為 m 試 % 木 裝 楔 式 提 供 镯 立 的 控 制β 如 圈所示 » m 試 模 式 信 號 霄 路 2 0 頁 •«W-» 1 1 包 括 有 反 相 器 17 及 N AND 閘 16,由 於 測 轼 模 式 倍 號 是 呈 動 1 I 作 中 低 位 準 的 信 號 ，故 使 用反相 器 以 便 將 倍 號 切 換 成 高 1 1 位 準 0 因 此 t 當 ΤΜ _ccs 1』E及潮試 模 式 信 號 都 是 動 作 中 時 1 訂 1 9 ΝΑΟ閛 16的 _ 出 便呈 低 位準。 將 來 i 測 試 模 式 及正 常 模式信 號 路 徑 30及 22的 输 出 信 1 1 號 送 進 例 如 是 N AND閘的 番 擇電路 18 〇 選 擇 電 路 18 會 産 生 1 I 控 制 SA作 業 的 Co 1_ 使能 動 作信號 41〇 Co 1_ 使 能 動 作 倍 號 1 I 是 導 白 那 届 時 刻 受 到活 化 的信號 路 徑 〇 依 此 * SC 電 路 4 1 使 Co 1_ 使 能 動 作 信 號的 時 序能動 作 以 便 接 受 外 部 信 號 的 1 1 控 制 〇 1 1 於 替 代 的 實 施 例 中， m 擇霣路 1S及 / 或 1 8包 括 用 以 選 1 擇 将 要 以 拥 試 模 式 信號 當 作遘擇 信 號 導 S m 試 或 正 常 模 I 1 式 信 號 之 輪 出 信 號 的解 m 電路β 以 解 碼 電 路 實 現 m 擇 霉 1 1 路 會 排 除 以 m 試 棋 式信 號 控制計 時 電 路 及 m 試 模 式 電 路 1 1 的 需 要 〇 1 I 以 下 將 參 照 分 別 為正 常 模式作 -9- 業 及 m 試 稹 式 作 集 之 時 1 1 1 1 1 ^ Λ] 尺 紙 本 釐 公 46 95 5 8 A7 B7 輕#部屮"打?ί,而'Ή-Τί;1抡合竹"印y 五、發明説明 ( ) 1 i 序 圖 的 第 3 A及 3B 圖 以 說 明 第 2 画 中 電 路 的 作業 首先 > 1 1 將 參 072 照 第 3 A 圖 說 明 産 生 使 能 動 作 (c 〇 1 _使能動作） 信號 的 1 正 常 信 號 路 徑 〇 通 常 1 同 時 有 外 部 及 内 部 的控 制 信號 曰 誚 1 先 産 生 Co 1 _ 使 能 動 作 信 號 Ο 外 部 控 制 信 號 是 RAS \ C AS、 Gs 閱 讀 1 及 資 料 信 號 〇 内 部 控 制 信 號 則 是 住 址 S WL _使能動作（使 脅 1 之 1 位 元 線 能 動 作 )、 S 使 能 動 作 (使感測放大器能動作）、 * j 及 Co 1 _ 使 能 動 作 (C 〇 1 _使能動作） fJk^· m 號 0 外 部閃 頻 RAS標示 事 項 I 1 再 位 址 的 産 生 且 因 而 産 生 WL _使能動作信號。 在WL計時器1 1 Φ' % 本 裝 時 结 束 時 使 库 生 了 Col 使 能 動 作 信 號 〇 頁 ! 1 活 化 測 試 模 式 的 信 m 使 計 時 器 11 和 12 失能 將 會導 致 ! I DR AM積 體 W 路 m 在 測 試 模 式 上 〇 參 昭 第 3B 圖， 其 中顯 示 1 I 的 是 外 部 及 内 部 信 號 的 時 序 圏 〇 如 前 所 述 ,外 部 選通 R AS 1 標 示 位 址 的 産 生 月. 因 而 産 生 V L 使 能 動 作 信 號， 但 是這 一 ^ j 1 次 S A _使能動作信號並不是由計時器1 1産生的。 取代的是 1 1 藉 箸 N A Ο閘 1 3 送 出 的 G信號從外部産生SA_ 使能 動 作信 號 ! 1 〇 不 過 » 這 m S A _使能動作信號不致産生C 〇 1 _使能動作信 1 丄 號 » 而 是 由 m 箸 N A ND閘 1 6 送 出 的 C A S倍號從外部産生C ο 1 _ [ 使 能 動 作 信 號 〇 1 1 如 時 序 圖 中 清 楚 可 見 的 是 内 部 信 m Co 1 _ 使能 動 作及 SA — 1 1 使 能 動 作 是 於 m 試 模 式 中 分 別 受 到 外 部 信 號G及C AS的 控 1 1 制 〇 控 制 内 部 信 號 時 序 的 能 力 基 本 上 在 時 序延 羥 上給 予 1 1 電 路 設 計 者 無 限 的 調 整 範 圍 以 便 在 設 計 實 現上 決 定出 要 1 1 求 的 確 實 延 遲 時 間 〇 1 1 第 1 圖 和 第 2 圖 中 所 顯 示 的 電 路 許 多 應 用β 例 如， 可 1 1 10 1 1 1 1 本紙张尺度述川十闽K!家掠卑（CNS ) Λ4規格（2] OX 297公趋） 好-::部ri'!'i;c;?"J_l);T_;/if 合 M"印-t ! 46 95 5 8 A7 B7 五、發明説明（9 ) 以在DRAM中實現此電路以使於活化測試模式時藉由提供 不同的信號路徑而調整WL_SA時序的時序。例如，不同的 信號路徑會導致在G的掉落邊線設定並在G的升起邊緣重 新設定S A。 此測試模式可以用來研究的情況例如： a) 因WL的升起時間及傳送閘延遲而生成的最小WL_SA 延遲。 b) 藉由延連長WL_S Α時序而以搔弱的洩漏逹成位元線 (BLs)的屏障。若暫停時間太長會使有洩漏的BL會失效。 儲存模式的串聯阻抗。若儲存模式的串聯電阻太高 ，則必需有很長的W L „ S A延遲。若延遲和各單位與W L驅 動器之間的距離無關，則懷疑存在有極髙的溝渠阻抗。 本發明也可以用來定義能調整SA_CSL時序的測試模式 ，這可以描繪成如第2圖中的電路。這種測試模式的卺 感是藉由模式記錄器産生TH_CCSLE信號而達成的。SA_ C S L時序可以利用C A S (行位址閃頻}針銷加以調整。對分 開之外部控制信號（G和CAS)的使用會允許WL SA時序和 SA CAS時序都能在一艏列位址閃頻（RAS)週期内獨立地 得到調整。g擇CAS針銷取代：Γ G針銷允許WL_SA時序和 SA_CSL時序都能在一饀列位址閃頻（RAS)週期内獨立地 得到調整。 也可以定義出用來調整行位址- DQ®測（來自S A的質間 資料）時序。類似地，這偭時序可以透過C A S針銷而得到 控制。藉由辋整各位址輿CAS邊線之間的時序差異，可 -1 1 - 本紙张尺度適圯十阀阐家柱卑（CNS ) Λ4叱格（2!〇Χ297公尨） (誚先閱讀背面之注意事項-S蛾艿本頁) 裝. 丁 ，\:ρ 469558 A7 B7 淤部中"秸^rx'm-T"'价合竹和卬*''r· 五、發明説明 ( ) 1 1 以 調 整 行 位 址 -記憶體資料質問的烕測延遲〇 t 1 用 來 控 制 内 部 時 鐘 的 m 試 模式也很有 用 〇 例 如， 添加 i 1 額 外 的 襯 墊 以 便 用 來 提 供 内 部時序。由 於 這 個 時鐘 襯塾 ->、- 1 I E3 疋 非 功 能 性 的 襯 墊 i 故 具 有 C AS或6針銷 不 發 生目 的上 先 閱 1 讀 f [· 的 衝 突 〇 若 將 m 値 額 外 襯 墊 連接到包裝 的 非 連 接用 針銷 背 1 1 上 * 則 可 以 使 用 潮 試 模 式 將 非連接用針 銷 轉 換 成一 般目 之 注 意 的 之 針 銷 以 供 内 部 時 序 控 制 之用。 事 項 1 I 再 1 本 發 明 可 以 用 在 積 體 電 路 裝置内以控 制 内 部 信號 像是 装 •”J 本 於 中 央 處 理 單 位 (C )内平移區域時鐘， 或是於具有自動 頁 1 I 重 設 的 靜 態 RAM ( S R AM )内調整WL重設計時器。 這些熟悉習 1 1 用 技 術 的 人 應 該 了 解 各 種 測 試模式是可 以 α〇 単 獨 或是 聯合 1 I 地 使 用 以 逹 成 積 om m 電 路 的 有 效設計。 1 1 參 昭 第 4 圖 其 中 顯 示 的 是檫準的電 腦 糸 统 4 0 0 〇 如圖 π 1 所 示 > 此 % 統 含 有 處 理 器 4 1 〇例如恪像由I Π t el所製 造之 1 1 類 的 撤 處 理 器 0 此 處 理 器 是 依處理器所 提 供 的 指令 集而 1 ! 執 行 算 術 或 邏 輯 上 的 蓮 算 〇 電腦程式及 資 料 是 儲存 於電 1 腦 的 記 億 體 儲 存 器 4 3 〇内。 此記憶體儲存器含有磁性或 :-，·<- I 疋 光 學 的 記 憶 體 儲 存 元 件 〇 1 1 提 供 鍵 盤 4 4 〇以便依使用者的意願將指令輪入到条統内 ! 1 〇 也 可 以 提 供 像 滑 鼠 之 類 的 其他輸入裝 置 以 便 由「 指和 ! 1 點 J 的 技 術 輸 入 指 示 Q 指 令 例如執行儲 存 於 電 腦儲 存器 i 1 内 的 程 式 〇 於 是 將 電 腦 程 式 載入電腦記 億 體 或 RAM之内β 1 I 此 RAH含有諸如本發明中所說明的DRAM 1C So 儲存於落 1 1 在 電 腦 儲 存 器 之 資 料 檔 内 的 資料以及執 行 電 腦 程式 時需 ! i -12- 1 1 1 1 本紙张尺度逍丨丨]中me家椋牟（CNS ) Λ4規格（210X297公潑) A7 46 95 5 8 B7 五、發明説明（Η ) 要的資料也會被傳送到電腦的RAM之内。另外，使用者 也會經由一値或多痼輪入裝置在必要或是想要時輪人資 料。 最新或是經常用到的部分資料及電腦程式是儲存於電 腦的高速記憶體亦即熟知的「快取記億體」415内。作 描繪之用，快取記憶偽處理器的一部分。然後由顯示器 450將程式的執行結果提供給使用者。 雖然本發明傜特別參照各種實施例而加以顯示和說明 ，熟悉習用技術的人應該可以看出能在不偏離本發明的 架構下作各種修飾和改變。所以，本發明的架構應該能 在不參照上逑説明下就能獲得決定，而取代的是參照所 附申請專利範圍及其等效架構下而達成。 --------1 裝------訂------二 (誚先閱讀背面之注意事項再楨巧本頁〕 #,'vc"J. ] Ί- MV, ΛΜ ^νΛ. -13- 本紙依尺廋適圯屮内阐家標丰（（'NS ) Λ4规格（210X 297公錄） 部 Ί' AV, ifr.} 消 f- 合 n 印 46 95 g i A7 B7五、發明説明（P ) 參考符號說明 1,2......控制電路 3，4......副控制電路 5 ,10, 15.·子電路 11 ........W L _計時器 12 .......S A-計時器 1 3 , 1 6 ....非及閘 1 4，1 7 ....反相器 18.......選擇電路 1 9 , 2 0 ....測試模式電路 2 2 , 2 5 ....測試模式信號 23.......測試模式電路的輸出 26 .......外部信號 27 .......外部測試信號 3〇.......正常模式信號 3 1 , 3 6 ..…輸出信號 40.......内部信號 4 1.......Col_使能動作信號 4〇〇......電腦糸統 410......處理器 4 1 5......快取記億體 4 3 0 ......記億體儲存器 4 4 0 ......鍵盤 4 5 0 ......顯示器 -1 4 - I 扣^'1τ (誚先Μ讀背面之注意事項再硝巧本頁) 本紙张尺度迖州tW阁家枕卑（CNS ) Λ#見格（2ΙΟΧ297公釐）

Claims (1)

1. Α8 Β8 C8 D8 469558 、申請專利範圍 第86119343 A01號「外調整內部電路時序之電路及方法」 專利案 90. 11.9 . (90年11月修正） 六申請專利範圍： 1·-種用來對電腦系統中DRAM中內部控制信號的時序作 外部控制之方法，該方法包括： 提供第一及第二信號路徑； ‘ 產生能提供作業模式的測試模式信號，DRAM裝置於測 試模式信號在第一信號位準時落在作業的第一模式內， 而於測試模式信號在第二信號位準時落在作業的第二模 式內； 當DRAM裝置落在作業的第一楔式內時，第一信號路 徑會接收內部信號並產生第一輸出信號以回應此內部信 號，第一輸出信號於作業的第一模式內用來導出內部控 制信號的時序；以及 當DRAJ«裝置落在作業的第二模式內時，第二信號路 徑會接收由積體電路之外部針銷所提供的外部信號並產生 第二輸出信號以回應此外部信號，第二輸出信號於作業 的第二模式內用來導出內部控制信號的時序。 2. 如申請專利範圍第1項之方法，其中該第一信號路徑包 括有第一電路能產生第一輸出以回應該內部信號。 3. 如申請專利範圍第2項之方法，其中該第一電路包括有 時序電路能產生對內部信號有延遲的第一輸出。 太紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公1) ------------1 --------^--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 A8 B8 CS D8 469558 六、申請專利範圍 4. 如申請專利範圍第3項之方法，其中該延遲是由時序電 路決定的。 5. 如申請專利範圍第4項之方法，其中該第二信號路徑包 括有第二電路能產生第二輸出以回應該外部信號。 6. 如申請專利範圍第5項之方法，其中也包括具有選擇電 路且能產生內部控制信號的第一及第二信號路徑，該內 部控制信號作業之第一模式內係導’自第一輸出而於作 業之第二模式內係導自第二輸出。 7. 如申請專利範圍第6項之方法，其中該第一及第二電路 會對應到測試模式信號上，當測試模式信號在第一信號 位準時使第一電路能動作以活化該第一信號路徑而退 活化第二電路以使該第二信號路徑失能，而當測試模式 信號在第二信號位準時退活化第一電路以使該第一信 號路徑失能而使第二電路動作以活化該第二信號路徑 e 8·如申請專利範圍第7項之方法，其中該選擇電路會執行 邏輯或的功能。 9·如申請專利範圍第8項之方法，其中該測試模式電路的 第一信號位準是邏輯的0位準而其第二信號位準是邏輯 的1位準。 10.如申請專利範圍第9項之方法，其中該第二電路會執行 邏輯之及的功能且爲了回應該測試模式信號及該外部 信號而產生第二輸出。 本紙張尺度適用中Θ國家棉準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 1'裝--------訂---------線# 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印彻农 46 95 5 8 B8 ^ C8 D8 六、申請專利範圍 11. 如申請專利範圍第6項之方法，其中該選擇電路包括用 以接收該測試模式信號與第一及第二輸出的解碼器，此 解碼器能產生內部控制信號以回應該測試模式信號，當 該測試模式信號在第一信號位準時此內部控制信號導 自第一輸出，而當該測試模式信號是在第二信號位準時 此內部控制信號導自第二輸出。 12. 如申請專利範圍第1項之方法，其丰於作業的第一模式 期間使用的是外部或是具有不同功能性目的的針銷且 會接收外部信號以便於作業的第二模式期間導出內部 信號的時序。 Π.如申請專利範圍第9項之方法，其中該RAM裝置包括有 動態隨機存取記憶體（DRAM)裝置，該內部信號是用來使 字元線能動作，而該內部控制信號是用來使感測放大器 能動作。 14. 如申請專利範圍第13項之方法，其中該外部针銷包括 有DRAM裝置的G針銷。 15. 如申請專利範圍第9項之方法，其中該RAM裝置包括有 動態隨機存取記憶體< DRAM)裝置，該內部信號是用來使 感測放大器能動作，而該內部控制信號是用來使能動作 1 6 .如申請專利範圍第1 5項之方法，其中該外部針銷包括 有DRAM裝置的CAS針銷。 17.—種含有控制電路之RAM裝置，係用來以外部控制去控 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---· I I 1 1 I.----|裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 46 95 5 8 B8 C8 D8 六、申請專利範圍 制內部信號時序，該控制電路包括： 能接收測試模式信號的第一子電路，當測試模式信·號 落在第一信號位準時該第一子電路能產生第一輸出以 回應內部信號； 能接收測試模式信號的第二子電路，當測試模式信號 落在第二信號準時該第二子能產生第二輸出以回應外 部信號； 能接收第一及第二輸出並產生內部控制信號的選擇電 路，當測試模式信號落在第一信號位準時該內部控制信 號導自第一輸出，而當測試模式信號落在第二信號位準 時該內部控制信號導自第二輸出》 18.如申請專利範圍第17項之RAM裝置，其中該第一子 電路包括時序電路，該時序電路係用以產生對內部控制 信號具有延遲的第一輸出。 19. 如申請專利範圍第1S項之RAM裝置，其中該延遲是由 時序電路預先決定的- 20. 如申請專利範圍第〗9項之RAM裝置，其中該第二子電 路會產生當測試模式信號落在第二信號位準時導自外部 信號的第二輸出。 21. 如申請專利範圍第20項之RAM裝置，其中該第一及第 二子電路會回應測試模式信號，當該測試模式信號落在 第一信號位準時會使第一子電路能動作以允許第一輸出 的產生且使第二子電路失能以防止第二輸出的產生，而 本紙張尺度適用中國國家標準（CNS)A4規格〈210 X 297公釐） ---:—----.----1 敢--------訂---------線一 . (請先閱讀背面之注意事項再填寫本頁) 46 95S 8 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印1 六、申請專利範圍 當該測試模式信號落在第二信號位準時會使第一子電路 失能以防止第一輸出的產生且使第二子電路能動作以允 許第二輸出的產生π 2 2.如申請專利範圍第21項之RAM裝置，其中該選擇電路 會執行邏輯之或的功能以回應該第一及第二輸出。 2 3 .如申請專利範圍第22項之RAM裝置，其中該測試模式 信號的第一位準是邏輯的0位準而該測試模式信號的第 二位準是邏輯的1位準。 24.如申請專利範圍第24項之RAM裝置，其中該第一子電 路會執行邏輯之及的功能以回應該測試模式及外部信號 e 2 5.如申請專利範圍第24項之RAM裝置，其中該外部針銷 於該測試模式信號落在第一信號位準時與落在第二信號 準時是作不同的功能性目的之用。 26 .如申請專利範圍第26項之RAM裝置，其中該RAM裝置包 括有動態隨機存取記憶體（DRAM)裝置，該內部信號是用 來使字元線能動作，而該內部控制信號是用來使感測放 大器能動作。 27 .如申請專利範圍第26項之RAM裝置，其中該外部針銷 包括有DRAM裝置的G針銷。 28 .如申請專利範圍第24項之RAM裝置，其中該DRAM裝置 包括有動態隨機存取記憶體（DRAM)裝置，該內部信號是 用來使感測放大器能動作，而該內部控制信號是用來使 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) L"--------訂---------線-- 4 6 9 5 5 8 as DO D8 六、申請專利範圍 行動動作。 29.如申請專利範圍第26項之RAM裝置，其中該外部針銷 包括有DRAM裝置的CAS針銷。 --------：----1^· I 1-----訂-------- 丨 (請先閱讀背面之江意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（21(^ 297公1 )