TW466709B - Production of semiconductor device, method for setting programmed pattern width and recording medium to record the programmed pattern width setting program - Google Patents

Description

π A 7 Ο 9 五、發明說明（1) 【發明領域】 本發明係有關於一種半導體裝置之製造方法，且特別 有關於一種罩幕ROM (Read-〇nly Memory，唯讀記憶體）之 程式化圖案寬度之設定方法。 【習知技術】 覃幕ROM，係一種在製造步驟中藉由是否於構成記憶 單元（memory cell)之各電晶體的通道（channel)處植 入離子來保持資料之不揮發的記憶體。亦即，在形成記憶 單元電晶體之後’將對應使用者所要求之資料之程式化圖 案（program pattern )利用光阻膜來構成，再藉由將其 作為罩幕而對既定之記憶單元電晶體進行離子植 記憶單7C電晶體之閥值產生變化而保持上述資料 入，以使 利，離=植入來改變閥值之情形有二^其一係利用離 擇/非7^遥提主雨記憶单Λ電晶體之㈤值，藉此令+管是在選 利用離子棺之^己隊丨:"單元電晶體呈經常0ν的狀態，另一係 利用離子植入來降低記 是在選擇/非選擇時之吃:早，電晶體之閥值，藉此令不管 無論何者，皆因可°使=早元電晶體呈經常0FF的狀態。 論是在選擇/非選擇時都維、離子植入之s己憶單元電晶體不 為ON、不選擇時為〇FF之夫持⑽或OFF，因而可與當選擇時 區別。 植八離子的記憶單元電晶體作 也就是說，在利用離 閥值使呈經常0N之類型中 復入來提高記憶單元電晶體之 接’並藉由僅對應選擇之 糸將6己憶早元電晶體並列連 ^ ‘1%單元電晶體的閘極施予高電

第4頁 466709 五、發明說明（2) 位’一面令其它記憶單元電晶體皆呈OFF狀態，一面即才 檢測出應選擇之記憶單元電晶體之導通狀態，亦即可檢測 出保持資料（N0R型ROM );而在利用離子植入來提高記憶 單元電晶體之閥值使呈經常0FF之類型中，係將記憶單元 電晶體直列連接，並藉由僅對應選擇之記憶單元電晶體的 問極施予低電位’一面令其它記憶單元電晶體皆呈⑽狀 態’一面即可檢測出應選擇之記憶單元電晶體之導通狀 態’亦即可檢測出保持資料（NAND型ROM )。 又’已知離子植入時之罩幕、亦即程式化圖案係由光 阻膜所構成，且各個圖案之尺寸（size)會受到周圍圖案 之影響’例如在特開平9-22375 1號公報中已揭示了考量來 自周圍圖案之影響的程式化圖案之形成方法。 第1 2圖所示即係利用同公報所揭示之方法而修正過其 尺寸後之程式化圖案圖。在第丨2圖中，】個格子係表承1個 ，憶體單元，而斜線部份則表示光阻膜所覆蓋的部份。如 第12圖所示，可了解在「洞（H〇u )」部（光阻膜去除部 中“周圍全被光阻膜所圍住的部份）或「點（Dot )」部 阻膜殘留部中，周圍之光阻膜全被去除的部份）中其 圖案形狀之修正情形。 具體而言’在HOLE部其開D寬度係設定為僅Δρ八 而在DOT部其殘留寬度係設定為僅△ ρ大小。關於此 在同公報中亦有揭示，當使用正型光阻時，於HOLE部 曰因曝光不足而使其開口寶広 ηητ _ j見度較原設計變小，此外，於 ⑽丁。卩亦會因曝光過度而使其殘留宽度也較原設計縮小，

2144-3435- .Ptd

4 6 6 7 'J 五、發明說明（3) 故其因而會互相抵銷。 此外，在同公報中，如第1 3圖所示，有罩幕圖案形狀 比記憶單元形狀還小之情形（a )以及罩幕圖案形狀與記 憶單元形狀一致之情形（b )，在罩幕圖案形狀與記憶單 元形狀一致的情形（第1 3圖（b ))下，因為受到來自周 圍圖案之影響很大故必須做上述修正，但在罩幕圖案形狀 比記憶單元形狀還小的情形下（第1 3圖（a ))，其影響 很小。 更進一步，在同公報中，如第12圖所示，揭示了在凸 圖案之凸部（在第1 2圖中之凸圖案右側）中令光阻形狀僅 比小於△ P之△ P1大的同時，應在凸圖案之側部（在第1 2 圖中之凸圖案上下）中將光阻形狀以連續傾斜之方式來形 成。此外，凹圖案之凹部（在第12圖中之凹圖案左側）中 則揭示了開口形狀應僅比小於△ P之Δ P2大。 【發明所欲解決之課題】 如上所述，雖然在同公報中之罩幕圖案形狀比記憶單 元形狀還小時（第1 3圖（a ))，其所給予周圍之圖案形 狀的影響很小，但是伴隨著記憶單元之微細化，其影響亦 不能加以忽視。亦即，若記憶單元電晶體的尺寸（s i ze ) 變小的話，由於用以將資料程式化所植入之離子其到達鄰 接之其它記憶單元電晶體的通道處的比率恐將變高，故罩 幕圖案形狀必須變得更小。在此情形下，特別是周圍之圖 案形狀其給予光阻去除部（第1 3圖（a )中斜線部以外的 部份）的影響最後就會變大。

2144-3435-?* 'Ptd 第6頁 广c 7 n q_________ 五、發明說明（4) 此外’即使是對應周圍之圖案形狀施行修正亦以儘可 能避開步驟之複雜化較佳。例如，特開平9 - 2 2 3 7 5 1號公報 之方法係令ΔΡ本身呈連續的值，甚至，如第12圖般，由 於係在凸圖案之側部一面傾斜地形成光阻，一面在凸圖案 之凸部以小於A P之Δ P1作為光阻增加量，故使得線網 (reticule)之作成極其複雜化，進而最後導致TAT之惡 化。 因此’本發明之目的係提供一種半導體裝置之製造方 法，該方法可將ROM之程式化圖案寬度對應周圍之圖案形 狀來進行修正’以使步驟之複雜化止於最小限度，並防止 TAT之惡化。 此外，本發明之另一目的係提供一種可令步驟之複雜 化止於最小限度，並防止TAT之惡化的程式化圖案寬度設 定方法以及用以記錄程式化圖案寬度設定之程式的記錄媒 ^ ° ' 【用以解決課題之手段】 本發明之概要係在將ROM之程式化圖案寬度對應周圍 之圖案來進行修正時，其修正量係基於線網設計之最小單 位而離散地決定。 亦即’本發明之半導體裝置之製造方法係包括下列步 驟：一形成光阻膜之步驟，係在複數記憶單元電晶體成 為陣列狀之半導體基板的主面上形成光阻膜；一形成程 化圖案之步驟’係在上述複數記憶單元電晶體内藉由☆去 既定之記憶單元電晶體的對應部份之上述光阻示 賤未％成具

五、發明說明（5) ' -- =數開口之上述電阻膜之程式化㈣；以及一離子植入 /二係利用上述程式化圖案作為罩幕來進行離子植入； 其堪，在於在上述程式化圖案之上述開口内，將於鄰接 位置處設置有既定數目開口之開口的開口寬度，以比於鄰 接位置處設置有較上述既定數目更多開口之開口的開口寬 度藉由以線網設計之最小單位份來擴大而形成。在此處， 上达各開口係四邊形，且上述擴大所形成之開口係至少在 其一邊上擴大有上述最小單位份者。 進而’本發明之半導體裝置之製造方法係包括下列步 驟.一形成光阻膜之步驟，係在複數記憶單元電晶體形成 為陣列狀之半導體基板的主面上形成光阻膜；一形成程式 化圖案之步驟’係在上述複數記憶單元電晶體内藉由除去 既定之記憶單元電晶體的對應部份之上述光阻膜來形成具 有複數開口之上述電阻膜之程式化圖案；以及一離子植入 步驟’係利用上述程式化圖案作為罩幕來進行離子植入； 其特徵在於：在上述程式化圖案之上述開口内，將於鄰接 位置處未設置開口之開口的開口寬度，以比於鄰接位置處 設置有開口之開口的開口寬度藉由以線網設計之最小單位 份來擴大而形成。 再者’本發明之半導體裝置之製造方法係包括下列步 驟：一形成光阻膜之步驟，係在複數記憶單元電晶體形成 為陣列狀之半導體基板的主面上形成光阻膜；一形成程式 化圖案之步驟’係在上述複數記憶單元電晶體内藉由除去 既疋之§己憶单元電晶體的對應部份之上述光阻膜來形成具

五、發明說明（6) 有複數開口之上述電阻膜之程式化圖案；以及一離子植入 步驟’係利用上述程式化圖案作為罩幕來進行離子植入； 其特徵在於·•在上述程式化圖案之上述開口内，將於鄰接 位置處未設置開口之開口作為第1開口寬度、於鄰接位置 處設置有既定數目開口之開口作為第2開口寬度、於鄰接 位置處設置有較上述既定數目更多開口之開口作為第3開 口寬度，且上述第2開口寬度比起上述第3開口寬度而言係 至少在其一邊上擴大了線網設計之最小單位份，而上述第 1開口寬度比起上述第2開口寬度而言係至少在其一邊上擴 大了上述線網設計之最小單位份。 又，本發明之程式化圖案寬度設定方法係用以決定是 否對構成ROM之各記憶單元電晶體進行離子植入之程式化 圖案的程式化圖案寬度設定方法’包括下列步驟：一檢索 步驟，係針對程式化圖案之各開口檢索設置於其鄰接位置 之開口數；以及一擴大步驟’係基於設置於鄰接位置之開 口數而將其開口寬度以線網設計之最小單位作為一單位來 進行擴大。 更進一步，本發明之用以記錄程式化圖案寬度設定之 程式的記錄媒體’係為用以決定是否對構成ROM之各記憶 單元電晶體進行離子楂入之程式化圖案的程式化圖案寬度 設定程式，包括：針對程式化圖案之各開口檢索設置於其 鄰接位置之開口數的步驟；以及基於設置於鄰接位置之開 口數而將其開口寬度以線網設計之最小單位作為一單位來 進行擴大的步驟。

70 9 五、發明說明¢7) 發明之貫施例】 其次’就本發明之實施例同時參照圖式來進行說明。 第1圖係表7F進行編碼離子植入（對應應保持資料之 離子植入）前之ROM的平面圖，第2圖所示則係其之A_A，剖 面圖。如第1圖所示’在本r〇m中係令複數之閘極配線丨〇並 行地舖設’並在其間設立擴散區域丨2以構成記憶單元電晶 體。各擴散區域12係藉由選擇器（seiector)36而連接於 擴散層接觸孔（contact ) 1 6，該擴散層接觸孔16係藉由 未圖示之上層金屬配線而與感應放大器（sense amplifier)相連接。 由第2圖可明顯得知，本ROM係各記憶單元電晶體呈直 列連接之NAND型的ROM。但是，本發明並非只限定於nAND 型的ROM，當然亦可適用於NOR型之ROM。 ΝΑΟ型之ROM與N0R型之ROM的差異係如上所述，在 NAND型之ROM中，係在呈直列連接之記憶單元電晶體内既 定處進行離子植入以降低其閥值使呈經常0N，並藉由僅對 應選擇之記憶單元電晶體的閘極施予低電位來檢測出應選 擇之記憶單元電晶體之導通狀態。另—方面，在N0R型之 ROM中，係在呈並列連接之記憶單元電晶體内既定處進行 離子植入以提高其闕值使呈經常〇FF ’並藉由僅對應選擇 之記憶單元電晶體的閘極施予高電位來檢測出應選擇之記 憶單元電晶體之導通狀態°上述之導通狀態則變為各記憶 單元電晶體所保持的理論值。 再來，參照第2圖，閘極配線1 0係介由閘極氧化膜2 2

2ί 枸- 第ίο頁 A 7 Ο 9 五、發明說明（8) 而設置於Ρ型半導體基板2 0上’並由多晶石夕層2 6與砍化物 層28之層壓構造所構成。但是’在本發明中，閘極電極並 未限定於多晶矽層2 6與矽化物層2 8之層壓構造，亦可為例 如由單層的多晶矽所構成之閘極電極。 在包括閘極配線1 〇之整面上’利用使形成層間絕緣膜 2 4之未圖示光阻臈令擴散層接觸孔1 6呈開口 （參照第】圖 )。擴散層接觸孔1 6附近的4條閘極配線係選擇線14，將 該選擇線1 4作為閘極電極的8個選擇電晶體則構成了選擇 器3 6。選擇電晶體之構成係與記憶單元電晶體相同。 另外’雖未特別限定’但在來自使用者之要求發生 前’係以事先形成至如第〗圖以及第2圖所示之狀態、亦即 層間絕緣膜24較佳。然後’一旦來自使用者之要求發生， 就如後述般令使用源自光阻膜之程式化圖案開始進行編碼 離子注入，如此比起來自使用者之要求發生之後再開始製 造之情形其ΤΑΤ更縮短。 其次，如第3圖至第5圖所示，在層間絕緣膜24上之整 面形成光阻獏30，並藉由使用線網（reticule)(未圖示 )之微影成像法將應進行離子植入處之光阻獏3 〇去除。在 第3圖中，為了使圖更明瞭易懂，故與第1圖同樣般將閘極 配線10、擴散區域12、選擇線14及擴散層接觸孔16作透視 之圖示’而開口部M-0〜M-9、S-0〜S-3以外的部份則全部以 光阻膜30覆蓋之。在第3圖中之B-B’剖面圖以及C-C，剖面 圖係分別示於第4圖以及第5圖。 在此處’開口部S-0〜S-3係如第3圖所示般呈互不相同

五、發明說明（9) 而開口 ，開口部M-0〜9則呈對應於應程式化之資料而開 在半導體基板2〇之内，對位於開口部M-OM-9、 S - 0〜S - 3處所開口之部份的對應部份繼續進行離子植入步 驟來植入N型之雜質（例如磷）^藉此，該部份之電晶體 的閥值會降低而變成空泛（depletion)型（Vth<0V)， 即使當閘極配線1 0在選擇時電壓（例如0 V )或非選擇時電 壓（例如3. 3V )下皆呈經常⑽狀態。對此，非開口部份之 電晶體則變成加強（enhancement)型（Vth>0V) ’當閘 極配線1 0在選擇時電壓（例如〇V )下的話為OFF，在非選 擇時電壓（例如3. 3V )下則呈ON。 但是，由於在本實施例中係以N A N D型R 0 Μ為例來進行 說明，故在編碼離子植入步驟中係導入Ν型之雜質，然其 並非用以限定本發明者，本發明亦適用於例如NOR型之 ROM，此時則係在離子植入步驟中植八P型之雜質（例如硼 )，並藉此提高該部份之電晶體的閥值，使變為呈經常 OFF之狀態。 另外，由於構成選擇器3 6之選擇電晶體係為互不相同 的空泛型/加強型，故藉由令4條選擇線14之内的其一在選 擇時呈高電平（high level )之電壓（例如3. 3V )，使連 接於1個擴散層接觸孔16的1組數位線之内的其一變為選擇 狀態1並使連接於未圖示之感應放大器。 如上述步驟之離子狀態的電路圖係如第6圖所示。若 參照第6圖的話，可得知使開口之已植入離子的電晶體

2144-3435-??·ρ：ί] 第〗2頁 五、發明說明（10) 例如記憶單元電晶體32) 之 電晶”例如記憶單元電晶體34)乏^為：卜離子 二本明之核心點係將該開 金广 而定。 ，位係基於線網設計<最：二圖 首先’雖然編碼線網之聞 括正方形）’但在顯影後之光阻膜所方形（亦包 需對應於編碼線網之開 —^循圓元之開口大小 話就變大，若编庞妗右'、編碼線網之開口變太沾 碼線網之開口變小的話就變 2的 為了 5兄明上之方便，故在 在此處’ 做與編碼線網之開口同m ^成之開口的形狀亦看 之。 』樣形狀的長方形，以下，開始說明 口，不1 僅/以此及/·在4鄰接位置未設置開口之開口㉝（例如開 如開口部S-。）處有多數開口之開口部（例 ^ 即使疋在線網（未圖示）上設計成相 :之開口尺寸’但在光阻上無法相同，故就在光陴上之實 際開口尺寸而5 ，在鄰接位置未設置開口之開口部（例如 開口部Μ-1 )最後會變得比在鄰接位置設置有多數開口之 開4 (例如開α部3-0 )還小。此現象被稱為光鄰近效 應，愈是獨立的開口，實際之開口尺寸就愈小。 因此’在本發明中，係如第7圖以及第8圖所示’令在 鄰接位置未設置開〇之開口部（例如開口部Μ- 1 )以及在 鄰接位置設置有多數開口之開口冑（例如開口部S-0 )其 五、發明說明（11) 位於線網（未圖示）上之開口尺寸具有差。 在圖中，以虛線所示之樞當作基 寸，以實線所示之框則係修正後之開口尺寸。口二， 鬥口，為虛線 尺寸而在線網（未圖示） 口 ，故預# / I發明中，由於開口部1不具有鄰接之開 因此膜3〇上其開。尺寸會變得比預定還小， 因此κ線所示之尺寸來使線網（未圖示）開口。 /在此處，其修正量係往圖式右方、往左方ΔΑ以及 :亡了士 VΔΑ以及ΔΒ分別係線網製造時之橫向及縱向 勺取小早位，當橫向之最小單位與縱向之最小單位相等 時，Δ Α即等於△ Β。此處雖未特別限定，但可舉例如△八= △B = 〇； 〇1 ^。在此處，「最小單位」係可利用CAD工具調 整之，]單位，或是其整數倍。如此，在基於罩幕設計之 最小單位來進行開口尺寸之微調的同時，藉由對上下左右 之特疋邊進行其開口尺寸的增加，即可階段性達到開口尺 寸之微調致果。 另外’需注意△ A以及Δ B並非線網上之尺寸，而是對 光阻膜30之轉印後的尺寸。也就是說，當線網係以5倍的 大小來製作時，若以上述數值例而言，線網本身的最小設 什單位就變為〇. 〇 5 # ° 以下，進行具體的說明。 首先，如第7圖所示之開口部Μ-1，其乃在鄰接位置未 设置開口者，其尺寸係分別往上方、右方以及左方各擴大 一單位（最小單位）^

五、發明說明（12) 其次，如第8圖所示之開口部S-0，其乃在鄰接位置設 置有3個以上之開口者，不進行修正。 又，如第9圖（a )所示之開口部M-5，其乃僅在左側 設置有開口者，其尺寸係分別往上方以及右方各擴大一單 位（最小單位）。此外，如第9圖（b )所示之開口部 M-7，其乃僅在下側設置有開口者，其尺寸係往上方擴大 一單位（最小單位）。更進一步，如第9圖（c)所示之觀 察單元（在第3圖中無對應之單元），其乃僅在左下側設 置有開口者，其尺寸係分別往上方以及右方各擴大一單位 (最小單位）。 另外，如第9圖（a )〜（c )所示配置之線對稱配置亦 同等視之。例如，第9圖（a )之線對稱配置，亦即僅在觀 察單元之右側設置有開口時，其尺寸係以分別往上方以及 左方各擴大一單位（最小單位）較佳，而第9圖（b )之線 對稱配置，亦即僅在觀察單元之上側設置有開口時，其尺 寸係以往下方擴大一單位（最小單位）較佳" 此處，在第9圖（a )以及（c )所示之配置中分別往 縱方向以及橫方向各擴大一單位的原因，係由於比起第7 圖所示之完全孤立單元其光鄰近效應小，故將上述擴大量 設定成較少。此外，在第9圖（b )中僅往縱方向擴大一單 位的原因，係考慮到其比起如第9圖（a )般往橫方向鄰接 有開口之情形光鄰近效應亦較小。因此，兩者的光鄰近效 應若實質上變得相同的話，其擴大量亦以相同較佳。反 之，如第9圖（a )般往橫方向鄰接有開口之情形，若處在

2144 - 3435-3?.i);d 第15頁

五'發明說明（13) 比起如第9圖（b )般往縱方向鄰接有開口之情形其光鄰近 效應較小的條件下的話，則以設定成將如第9圖（a )般往 橫方向鄰接有開口之情形的擴大量縮小、將如第9圖（b ) 般往縱方向鄰接有開口之情形的擴大量變大。 要言之，將對應光鄰近效應之擴大量以線網設定中之 最小單位作為一單位來進行設定是很重要的。因此，若以 上述之例來說的話，對於如第7圖般完全孤立之開口係擴 大3單位，僅在橫方向或斜方向鄰接開口時係擴大2單位， 而僅在縱方向鄰接開口時則擴大1單位。 此外’當如第9圖（a )以及（c ^ ΓΜ -小服顆尺z半位 時’分別往縱方向以及橫方向各擴大1單位的原因是為了 將因擴大所造成之開口形狀的歪斜抑制在最小限度^但 是，以上所述者並非用以限定本發明，只要能減少對開口 形狀之歪斜的影響，例如往縱方向擴大2單位亦可。 定成步，在第9圖"卜（C)巾，將擴大的方向設 疋成與鄰接之開口相反方向的原因是 開口的邊緣Uargin)劣化。然其=不^該鄰接之 只要邊緣處不產生問題的話，亦可 以R疋本發明’ 之開口無關的方向。 將擴大方向定成與鄰接 Θ❿進杆句日日。 由於鄰接之開口為2個的情形呈鞴 ° η 圖以及第u圖中係概略…，而在種二报多，故在第ι〇 之中心部的框為觀察單^，其周圍的=圖=及第π圖 元之位置，虛線上的x印則係已使角形虛線為鄰接· 使開口之鄰接單元。

2144-3435-!·?.p:d 五、發明說明（14) 當鄰接之開口為2個時’其擴大量係如第]Λ园，、；s链 弗10圖以及第 11圖所示般，皆為1單位。其擴大方向並如圖所示。此 外，如第10圖以及第11圖所示配置之線對稱配置不亦°同等視 之。 如上所述，在本發明中，用以抵銷光鄰近效應之開口 擴大由於係以線網設計中之最小單位作為一單位而階段性 的進行，故伴隨著開口的擴大而增加之步驟極少。 另外’實際作業中之開口擴大作業係利用線網資料 (reticule data)作成中之軟體處理。具體而言，在作 成基於來自使用者所要求之資料的線網時，會先對應開口 處分別檢索其鄰接位置是否具有開口處以及哪一個鄰接位 置具有開口處，再對應其開口數以及位置而對其開口寬 度、亦即程式化圖案寬度以線網設計之最小單位作為一單 位來進行修正。上述處理係藉由使用電腦之軟體處理來進 行’該軟體（程式化圖案寬度設定程式）可儲存於各種記 錄媒體中。 如以上所述，本發明之重點是在修正應抵銷光鄰近效 應之程式化圖案寬度時，藉由以線網設計之最小單位作為 一單位來對上下左右之特定邊進行增加開口尺寸之修正， 當然，上述之實施例並非用以限定本發明者。 例如’雖然在上述之實施例中，不僅考慮了鄰接位置 之開口數’亦考量了在哪一個鄰接位置具有開口處，再決 定程式化圖案寬度之擴大量以及擴大方向’但是亦可將其 簡略化，僅考量鄰接位置之開口數就決定程式化圖案寬度

2144-3435—?. ptli 第17頁 Δ6ό 1〇 五、發明說明（15_) 之擴大量。具體來說’ Φ即可採用以下之方法‘對於完全 孤立之開口係住某既定方向擴大3單 方、右 方各？位）；在具有1個鄰接之開口時，不管其 位Ϊ為何係彺某既定方向擴大2單位（例如往上方以及左 方各1早位）；在具有2個鄰接之開口時，不管装位置為何 係彺某既定方向擴大i單位（例如往左方U幻；而在具 有3個以上鄰接之開口時則不進行擴大。 對應所鄰接之開口教的撼士 I * ^ ^ ^ 歎的擴大量在此處亦並未限定，也 可再曰加"擴大量。例如，亦即可採用以下之方法：對於 疋m開口為4單凡；在具有1個鄰接之開口時為3單 位，在具有2個鄰接之聞σ技& 9 „„ 伐心開口時為2早位；在具有3個鄰接之 幵口 s.、、'位’而在具有4個以上鄰接之開口時則不進行 擴大。反之’亦可使擴大量減少而採用如下之方法：對於 完全孤立之開口為2單元；在具有i個鄰接之開口時為】單 位’在具有2個以上鄰接之開口時則不進行擴大。也就是 說’欲採用何種擴大量，亦可考量光鄰近效應之影響、設 计法則、曝光裝置之性能等諸條件來作適當設定，而上述 設定則以藉由上述軟體（程式化圖案寬度設定程式）本身 的變更或賦予該軟體之參數的變更等方法來設定較佳。 無論如何，在本發明中，由於程式化圖案寬度之擴大 係以線網設計中之最小單位作為—單位來進行，故僅藉由 單純的軟體處理即可達成最適的擴大，因此有助於防止 TAT之惡化。 ’、 【發明之效果】

第18頁 'Ο θ . -8-9Ι]8501-月彳S 日 修正 1 五、發明說明（16) --- 如上所述，若依據本發明的話，則在修正應抵銷 近效應之程式化圖案寬度時，由於係以線網設計之最小： 位作為一單位來修正，故並未將線網設計由根本改變，因 此在線網设什中可將習知以來所使用的裝置照原樣使用 之，而變得僅需藉由單純的軟體處理即可進行程式化圖案 寬度之修正，故不會令ROM之製造成本大幅增加或使ΤΑΤ大 幅惡化，而可有效的克服因光鄰近效應所造成的產率降 低。 【圖式簡單說明】 第1圖係表示本發明實施例的半導體裝置之製造方法 中，進行編碼離子植入前之狀態平面圖D 第2圖係第1圖之A - A ’剖面圖。 第3圖係表示本發明實施例的半導體裝置之製造方法 中’已形成用以編碼離子植入之光阻膜3 〇的狀態平面圖。 第4圖係第3圖之B-B’剖面圖。 弟5圖係第3圖之C-C’剖面圖。 第6圖係表示本發明實施例的半導體裝置之製造方法 中’已施行編碼離子植入之ROM單元（ceU )的電路圖。 第7圖係表示在鄰接位置處不具開口部之開口部M_ j的 擴大圖。 第8圖係表示在鄰接位置處具有4個開口部之開口部 S-0的擴大圖。 第9(a)圖至第9(c)圖係表示在鄰接位置處具有1個開 口部之各種開口部M-5等的擴大圖。 八

2144-3435-PF1 .pic 第 19 頁 4 C- β 6 70 9 _案號89118501_年月曰 修正_ 五、發明說明（17) 第10(a)圖至第10(f)圖係表示在鄰接位置處具有2個 開口部之各種開口部的概略擴大圖。 第11(a)圖至第11(d)圖係表示在鄰接位置處具有2個 開口部之各種開口部的概略擴大圖。 第1 2圖係表示習知的半導體裝置之製造方法圖。 第13(a)圖至第13(b)圖係表示記憶單元區域與離子植 入區域之間的關係圖。 【符號說明】 1 0〜閘極配線； 1 2〜擴散區域； 1 4〜選擇線； 1 6〜擴散層接觸孔； 2 0 ~半導體基板； 2 2〜閘極氧化膜； 2 4〜層間絕緣膜； 2 6〜多晶矽層； 28〜矽化物層； 30〜光阻膜； 3 2空泛型記憶單元電晶體； 34〜加強型記憶單元電晶體； 36〜選擇器； Μ-0〜M-9，S-0〜S-3 開口部 °

2144-3435-PFl.ptc 第20頁

Claims (1)

1. 4 6 6 7 0 9 — 1 六、申請專利範圍 1. 一種半導體裝置之製造方法，包括下列步驟： 一形成光阻膜之步驟，係在複數記憶單元電晶體形成 為陣列狀之半導體基板的主面上形成光阻膜； 一形成程式化圖案之步驟，係在上述複數記憶單元電 晶體内藉由除去既定之記憶單元電晶體的對應部份之上述 光阻膜來形成具有複數開口之上述電阻膜之程式化圖案； 以及 一離子植入步驟，係利用上述程式化圖案作為罩幕來 進行離子植入； 其特徵在於： 在上述程式化圖案之上述開口内，將於鄰接位置處設 置有既定數目開口之開口的開口寬度，以比於鄰接位置處 設置有較上述既定數目更多開口之開口的開口寬度藉由以 、線網設計之最小單位份來擴大而形成。 2. 如申請專利範圍第1項所述之半導體裝置之製造方 法’其中上述各開口係四邊形，且上述擴大所形成之開口 係至少在其一邊上擴大有上述最小單位份者。 3. —種半導體裝置之製造方法，包括下列步驟： 、一形成光阻膜之步驟，係在複數記憶單元電晶體形成 為陣列狀之半導體基板的主面上形成光阻膜； 曰—一形成程式化圖案之步驟，係在上述複數記憶單元電 内f由除去既定之記憶單元電晶體的對應部份之上述 、且膜來升> 成具有複數開口之上述電阻膜之程式化圖案； 以及 、

   6 70 9 \、申請專利範圍 一離子植入步驟，係利用上述程式化圖案作為罩幕來 進行離子植入； 其特徵在於： 在上述程式化圖案之上述開口内’將於鄰接位置處未 設置開口之開口的開口寬度，以比於鄰接位置處設置有開 口之開口的開口寬度藉由以線網設計之最小單位份來擴大 而形成。 4. 一種半導體裝置之製造方法，包括下列步驟： 一形成光阻膜之步驟’係在複數記憶單元電晶體形成 為陣列狀之半導體基板的主面上形成光阻膜； 一形成程式化圖案之步騍，係在上述複數記憶單元電 晶體内藉由除去既定之記憶單元電晶體的對應部份之上述 光阻膜來形成具有複數開口之上述電阻膜之程式化圖案； 以及 一離子植入步驟’係利用上述程式化圖案作為罩幕來 進行離子植入； 其特徵在於： 在上述程式化圖案之上述開口内，將於鄰接位置處未 設置開口之開口作為第1開口寬度、於鄰接位置處設置有 既定數目開口之開口作為第2開口寬度、於鄰接位置處設 置有較上述既定數目更多開口之開口作為第3開口寬度， 且上述第2開口寬度比起上述第3開口寬度而言係至少在其 一邊上擴大了線網設計之最小單位份，而上述第丨開口寬 度比起上述第2開口寬度而言係至少在其一邊上擴大了上

   2144-3435-?： -|)!d 第22頁 6 6 7 0 9 六、申請專利範圍 述線網設計之最小單位份。 5. —種程式化圖案寬度設定方法，係用以決定是否對 構成ROM之各記憶單元電晶體進行離子植入之程式化圖案 的程式化圖案寬度設定方法，包括下列步驟： 一檢索步驟，係針對程式化圖案之各開口檢索設置於 其鄰接位置之開口數；以及 一擴大步驟，係基於設置於鄰接位置之開口數而將其 開口寬度以線網設計之最小單位作為一單位來進行擴大。 6. —種用以記錄程式化圖案寬度設定之程式的記錄媒 體，係為用以決定是否對構成ROM之各記憶單元電晶體進 行離子植入之程式化圖案的程式化圖案寬度設定程式，包 括： 針對程式化圖案之各開口檢索設置於其鄰接位置之開 口數的步驟；以及 基於設置於鄰接位置之開口數而將其開口寬度以線網 設計之最小單位作為一單位來進行擴大的步驟。

   2144-3435-5J'ptd 第23頁