TW466674B - Manufacturing method and structure of cylindrical capacitor - Google Patents

Description

6 6 7 4 A7 6809twFf,doc/005 B7 五、發明說明（1 ) (請先閱讀背面之注意事項再填寫本頁) 本發明是有關一種積體電路元件（IC Device)的製造方 法與結構，且特別是有關一種柱狀電容器（Cylindrical Capacitor)的製造方法與結構，其適用於動態隨機存取記 憶體（Dynamic Random Access Memory，DRAM)之製程與 結構中。 DRAM的記憶胞中包含金氧半電晶體(MOS Transistor) 與電容器（Capacitor)，爲了增加電容器的電容（Capacitance) 以減少資料發生錯誤的機會，並減少資料「再補充 (Refresh)」的頻率以增進操作效率，常見的作法是將電容 器堆疊在位元線上方，以盡量增加電容器的橫截面積，謂 之COB結構(Capacitor on Bit-Line)。此外，爲進一步增加 電容器之表面積，通常會在COB結構中採用立體式（3D) 的電容器下電極（Bottom Electrode)，例如是柱狀（Cylinder) 下電極，其係形成於節點接觸窗（Node Contact)上層之一 介電層的開口中，此節點接觸窗係用來電性連接電容器之 下電極與金氧半電晶體的源極/汲極區。 經濟部智慧財產局員工消費合作社印製 習知DRAM製程中柱狀電容器的製造方法簡述如下： a).提供一基底，其上已形成有金氧半電晶體；b).在金氧半 電晶體上方沈積第一絕緣層；c).於第一絕緣層中形成著陸 介層窗（Landing Via)，其係與金氧半電晶體之源極/汲極區 電性接觸；d)在基底上覆蓋第二絕緣層，再於第二絕緣層 上形成位元線；e).在位元線上覆蓋第三絕緣層，再進行第 一微影触刻（Lithography & Etch)製程，餓穿位元線之間的 第三與第二絕緣層而形成節點接觸窗開口（Node Contact 3 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） A7 B7 4G 6 67 4 6 8 09twFf.doc/00 5 五、發明說明（）） (請先閱讀背面之注意事項再填寫本頁〕

Opening) ’其係將汲極上方之著陸介層窗暴露出來；f).在 節點接觸窗開口中塡入多晶矽，以作爲節點接觸窗；g).於 基底上形成第四絕緣層，再於第四絕緣層中形成一柱狀開 口，其係將節點接觸窗暴露出來；h).於基底上形成共形之 第一導體層，再以化學機械硏磨法（Chemical Mechanical Polishing，CMP)除去柱狀開口之外的第一導體層，而使保 留之第一導體層成爲一柱狀電容器下電極，其係與節點接 觸窗電性接觸；i).在下電極上形成一介電層，再於介電層 上沈積第二導體層：j).進行第二微影蝕刻製程來圖案化此 二導體層，以形成電容器上電極(Top Electrode)。 如上所述，在習知柱狀電容器的製造方法中，定義節 點接觸窗開口與電容器上電極時，各需要一次微影蝕刻製 程(步驟e與j)，其步驟甚爲繁複。再者，在步驟h中硏磨 除去柱狀開口外之第一導體層時，硏槳（Slmry)常常會殘留 在柱狀開口中，而會污染到後段製程(Backend Process)。 經濟部智慧財產局員工消費合作社印製 本發明提出一種柱狀電容器的製造方法，其適用於 DRAM之製程中，此方法之步驟如下：首先依序在基底上 形成導電部分、蝕刻中止層、第一絕緣層、位元線結構與 第二絕緣層》其中位元線結構係由位元線和位元線上方/ 側壁之帽蓋層/間隙壁所構成。接著蝕去部分之第二絕緣 層與第一絕緣層，直到触刻中止層暴露出來爲止，以依序 形成彼此間以狹縫相通的數個柱狀開口，以及位在間隙壁 之間的節點接觸窗開口，其中各狹縫之寬度小於節點接觸 窗開口之寬度。接著在柱狀開口與節點接觸窗開口之側壁 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） A7 B7 674 6809twFf.doc/005 五、發明說明（J ) 形成導體間隙壁，同時以與導體間隙壁相同之材質塡滿寬 度較小的狹縫，而合作爲電容器上電極，此時原本相通的 各柱狀開口間即不再相通。然後在電容器上電極表面形成 介電層，再除去暴露於節點接觸窗開口底部之蝕刻中止 層，以暴露出基底上的導電部分。最後於節點接觸窗開口 與柱狀開口中塡入導體層，以分別作爲電容器下電極與節 點接觸窗。 本發明並提出一種柱狀電容器的結構’其適用於 DRAM元件中，並係由上述本發明之製造方法而得。此結 構之特徵爲：電容器上電極係由各導體間隙壁與各狹縫內 的相同導體材料所構成，其中導體間隙壁係位在各柱狀開 口與節點接觸窗開口之側壁，且狹縫係位在各柱狀開口之 間。另外，電容器下電極係充塡於介電層內圈的柱狀開口 中，此電容器下電極與上電極之內外位置關係與習知的恰 好相反。 上述之導電部分例如爲金氧半電晶體之源極/汲極上 方的著陸介層窗，或是金氧半電晶體的源極/汲極。 如上所述，本發明係將定義電容器上電極之模板（即 串通之柱狀開口與狹縫）與定義節點接觸窗開口的步驟與 柱狀開口的形成步驟合倂’且柱狀開口間之狹縫的寬度足 夠小，使得容納電容器下電極的柱狀開口能在電容器上電 極形成後完全分開，所以可以免除習知製程中定義電容器 上電極與節點接觸窗開口時的兩次微影蝕刻製程，而能大 幅簡化其步驟。再者’本發明之電容器下電極係充塡於介 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） (請先閲讀背面之注意事項再填窝本頁) 訂！ 經濟部智慧財產局員工消費合作社印Μ Α7 Β7 經濟部智慧財產局員工消費合作杜印製 間隙壁（Spacer) 柱狀開口 狹縫 電容器上電極

160 ： 162 :半球形砂晶粒(Hemi-Spherical Grain，HSG) 164 :介電層 170a :電容器下電極 170b :節點接觸窗(Node Contact) 較佳實施例說明 請參照第1圖，首先提供基底100，此基底100上E ϋ 6 7 4 6809twFf.doc/005 五、發明說明（4) 電層內圈之柱狀開口中，故不會有習知技藝中以化學機械 硏磨法形成電容器下電極時的硏费污染問題。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉一較佳實施例’並配合所附圖式，作詳細說明如 下： 圖式之簡單說明： 第1、2、3、4圖所繪示爲本發明較佳實施例之柱狀 電容器的製造流程剖面圖；以及 第2A/3A圖爲第2/3圖之上視圖，且第2/3圖爲第 2A/3A圖之切割線Ι-Γ/ΙΙ-ΙΙ’的剖面圖。 圖式之標號說明： 100 :基底（Substrate) 110 :著陸介層窗（Landing Via) 120 :鈾刻中止層（Etching Stop Layer) 130、150 :絕緣層 132 :多晶矽層 134 :金屬矽化物(metal silicide)層 136 :帽蓋層（Cap layer) 138 140 :位元線(Bit Line)結構 153 155:節點接觸窗開α 157 導體間隙壁 161 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------丄裝----l·-----訂·--------線{、 (猜先閱讀背面之注意事項再填窝本頁) ,66 67 4 ΚΙ 6809twFf,doc/005_Β7_ 五、發明說明（七） 形成有著陸介層窗110,其係與下方之金氧半電晶體（未繪 出）的源極/汲極（Source/Drain，亦未繪出）電性連接。接著 依序在基底100與著陸介層窗110上形成蝕刻中止層12〇、 絕緣層130與位元線結構140，其中触刻中止層12〇之材 質例如爲氮化矽，絕緣層130之材質例如爲氧化矽，且位 元線結構140中包含由下而上堆疊之多晶矽層132、金屬 矽化物層134、帽蓋層136,以及前三者側壁之間隙壁丨38 , 其中多晶砂層132與金屬砂化物層134合作爲位元線，且 帽蓋層136與間隙壁138之材質例如爲氮化矽。然後在基 底100上覆蓋絕緣層150，其材質例如爲氧化矽。 請參照第2圖，接著蝕去部分之絕緣層15〇與13〇， 直到蝕刻中止層120暴露出來爲止，以在絕緣層150中形 成柱狀開口 153，並在間隙壁138之間的絕緣層150與130 中形成節點接觸窗開口 1S5。此時請參照第2A圖，其所 繪示爲第2圖之上視圖，而第2圖即爲第2A圖之切割線1-1， 的剖面圖。如第2A圖所示，排成一列的各柱狀開口 153 之間係以狹縫157串通，且其排列方向與位元線結構140 之走向垂直，其中狹縫I57之寬度小於節點接觸窗開口 155 的寬度。另外，排成一列的各柱狀開口 153與狹縫157係 朝第2A圖左右方向延伸至此DRAM元件的週邊電路區（未 繪出），且第2A圖中虛線圏出處係爲著陸介層窗11〇所在。 請參照第3與3A圖，其中第3A圖係爲第3圖之上 視圖，且第3圖係爲第3A圖之切割線ΙΙ-ΙΓ的剖面圖。如 第3 ' 3A圖所示，接著在基底上形成大致共形的導體層160 7 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） " <請先閱讀背面之;i音¥項再填寫本頁) 裝 ill·!— 訂------— 線 經濟部智慧財產局員Η消費合作杜印製 經濟部智慧財產局員工消費合作社印製 ο 6 7 4 Α7 _6809twFf.d〇c/Q05_Β7____ 五、發明說明（G) (此大致共形之狀態並未繪出），其材質例如爲多晶矽’且 其厚度僅能覆蓋柱狀開口 153與節點接觸窗開口 I55之表 面，但卻足以將寬度較小的狹縫157塡滿，使得原本相通 的柱狀開口 153各自隔開。接著非等向地鈾刻此導體層 160，以在柱狀開口 153與節點接觸窗開口 155之側壁形 成導體間隙壁160a，此導體間隙壁160a與保留在狹縫 中的導體層160係合作爲電容器上電極161 °此處由於各 柱狀開口 153與狹縫157係朝第3A(2A)圖左右方向延伸 至此DRAM元件的週邊電路區(未繪出），所以電容器上電 極161也同樣延伸至週邊電路區中，而得以受週邊電路之 控制。 請參照第3A、4圖，接著在電容器上電極161之表面 形成半球形砂晶粒（Hemi-Spherical Grain，HSG)162，以進 一步增加電容器的表面積，再於半球形矽晶粒162上形成 介電層164。然後鈾去節點接觸窗開口 155底部暴露出之 蝕刻中止層120,以暴露出著陸介層窗110。最後在節點 接觸窗開口 155與柱狀開口 153中塡入一導電材料，其材 質例如爲多晶矽，以分別作爲節點接觸窗170b與電容器 下電極170a。 如上所述，在本發明之較佳實施例中，定義電容器上 電極161之模板(即一整列的柱狀開口 153與狹縫157)與 定義節點接觸窗開口 155的步驟係與柱狀開口 153的形成 步驟合倂(第2A圖），且各柱狀開口 153間之狹縫157的 寬度足夠小，使得容納電容器下電極17〇a的柱狀開口 153 8 ------------Μ----l· ! --------4. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ,6 5 6 Μ Α7 _6809twFf.doc/005_Β7_ 五、發明說明Ο ) 能在電容器上電極161形成後完全隔開（第3A圖）。因此， 使用本發明可以免除習知製程中定義上電極與節點接觸窗 開口時的兩次微影蝕刻製程，而能大幅簡化製程之步驟。 再者，本發明之電容器上電極161係以非等向性蝕刻法形 成，且電容器下電極170a係塡滿柱狀開口 153，故不會有 習知技藝中以化學機械硏磨法形成下電極時的硏漿污染問 題。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 -----------;裝-----r--Γ訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐）

Claims (1)

1. Α8 Β8

   ^、申請專利範圍 -ο 674 I一種柱狀電容器的製造方法，適用於動態隨機存取 言己憶體之製程中，該方法包括下列步驟： 提供一基底，該基底上已形成有複數個導電部分’且 該基底與該些導電部分上方依序形成有一蝕刻中止層、一 第一絕緣層與複數條位元線，其中每一該些位元線之上方 與側壁分別形成有一帽蓋層與一間隙壁； 在該基底上覆蓋一第二絕緣層； 蝕去部分之該第二絕緣層與該第一絕緣層，直到該蝕 刻中止層暴露出來爲止，以依序形成複數個柱狀開口與複 數個節點接觸窗開口，其中該些節點接觸窗開口係位在該 些間隙壁之間，且該些柱狀開口之間係以複數個狹縫串 通’該些狹縫之寬度小於該些節點接觸窗開口之寬度； 在該些柱狀開口與該些節點接觸窗開口之側壁形成複 數個導體間隙壁，同時以與該些導體間隙壁相同之材質塡 滿寬度較小之該些狹縫，以合作爲複數個電容器上電極； 在每一該些電容器上電極之表面形成一介電層； 蝕去該些節點接觸窗開口底部的該蝕刻中止層，以暴 露出該些導電部分；以及 在該些節點接觸窗開口與該些柱狀開口中塡入一導電 材料’以分別作爲複數個節點接觸窗與複數個電容器下電 極。 2_如申請專利範圍第1項所述之製造方法，其中該些 柱狀開口係排成複數列，且僅有位在同一列的該些柱狀開 D彼此串通。 Ϊ0 本紙張尺度家標準（CNS)A4規格挪）--- --I--------4^-----I--^訂 il·! — !·線 ~ , {請先閱讀背面之注意事項再填寫本頁) 緩濟邹智慧財產局員x消費合作社印製 經濟部智慧財產局員工消費合作社印製 6809twFf.doc/Q05_^_ 六、申請專利範圍 3. 如申請專利範圍第2項所述之製造方法，其中該些 列的走向係與該些位元線垂直。 4. 如申請專利範圍第1項所述之製造方法，其中每一 該些導電部分皆爲一著陸介層窗，該著陸介層窗係位於一 金氧半電晶體之一源極/汲極的上方。 5. 如申請專利範圍第1項所述之製造方法，其中該些 電容器上電極之形成方法包括下列步驟： 形成一導體層於該基底上，該導體層之厚度足以塡滿 該些狹縫，但僅足以覆蓋該些柱狀開口與該些節點接觸窗 開口的表面；以及 非等向地蝕刻該導體層，以在該些柱狀開口與該些節 點接觸窗開口之側壁形成該些導體間隙壁，該些導體間隙 壁與塡滿該些狹縫之該導體層合作爲該些電容器上電極。 6. 如申請專利範圍第1項所述之製造方法，其中更包 括在該些電容器上電極形成之後，於每一該些電容器上電 極上形成複數個半球形矽晶粒的步驟。 7. 如申請專利範圍第1項所述之製造方法，其中每一 該些導電部分皆爲一金氧半電晶體之一源極/汲極。 8. 如申請專利範圍第1項所述之製造方法，其中該蝕 刻中止層之材質包括氮化矽。 9. 如申請專利範圍第1項所述之製造方法，其中該第 一絕緣層與該第二絕緣層之材質包括氧化矽。 10. 如申請專利範圍第1項所述之製造方法，其中該 些電容器下電極與該些節點接觸窗之材質包括多晶矽。 -------— 1 — 1/ti!---^訂-------- 線{ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 674 6809twFf.doc/005 六、申請專利範圍 11. 一種柱狀電容器的結構，適用於動態隨機存取記憶 體中，該結構係製作於一基底上，且該基底上已依序形成 有複數個導電部分、一鈾刻中止層、一第一絕緣層與複數 條位元線結構，其中每一該些位元線結構皆由一位元線、 該位元線上方之一帽蓋層與側壁之一間隙壁所構成，該結 構包括： 一第二絕緣層，其係位於該些位元線結構上，該些間 隙壁以上的該第二絕緣層中具有複數個柱狀開口，且該些 間隙壁之間的該第二絕緣層、該第一絕緣層與該蝕刻中止 層中具有位在該些柱狀開口下方的複數個節點接觸窗開 口，其中該些柱狀開口之間係以複數個狹縫相通； 複數個電容器上電極，其中每一該些電容器上電極係 位於部分之該些柱狀開口與該些節點接觸窗開口的側壁， 並塡滿部分之該些狹窄區； 複數個介電層，其係位在該些電容器上電極的表面； 複數個節點接觸窗，其係充塡於該些介電層內圏之該 些節點接觸窗開口中，該些節點接觸窗係與該些導電部分 電性連接；以及 複數個電容器下電極，其係充塡於該些介電層內圈之 該些柱狀開口中，該些電容器下電極係與該些節點接觸窗 電性連接。 12. 如申請專利範圍第11項所述之結構，其中該些柱 狀開口係排成複數列，且僅有位在同一列的該些柱狀開口 彼此串通。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----I --------— — — — — — — 1^^ .1 <請先閱讀背面之注意事項再填寫本頁) 〇 6 / 4 AS B8 C8 6809twFf.doc/005 D8 六、申請專利範圍 13·如申請專利範圍第12項所述之結構，其中該些列 的走向係與該些位元線垂直。 14·如申請專利範圍第U項所述之結構，其中每一該 導電部分皆爲一著陸介層窗，該著陸介層窗係位於一金氧 半電晶體之一源極/汲極的上方。 15. 如申請專利範圍第11項所述之結構，其中更包括 形成於每一該些電容器上電極上的複數個半球形矽晶粒。 16. 如申請專利範圍第11項所述之結構，其中該導電 部分係爲一金氧半電晶體之一源極/汲極。 17·如申請專利範圍第11項所述之結構，其中該触刻 中止層之材質包括氮化矽。 18. 如申請專利範圍第11項所述之結構，其中該第~ 絕緣層與第二絕緣層之材質包括氧化矽。 19. 如申請專利範圍第11項所述之結構，其中該些電 容器下電極與該些節點接觸窗之材質包括多晶矽。 20. 如申請專利範圍第11項所述之結構，其中該些電 容器上電極之材質包括多晶矽。 <請先Μ讀背面之注意事項再填寫本頁) 裝-------訂---------^ 經濟部智慧財產局員工湞費合作杜印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）