TW461074B - Method for forming a silicide region on a silicon body - Google Patents

Method for forming a silicide region on a silicon body Download PDF

Info

Publication number
TW461074B
TW461074B TW088116199A TW88116199A TW461074B TW 461074 B TW461074 B TW 461074B TW 088116199 A TW088116199 A TW 088116199A TW 88116199 A TW88116199 A TW 88116199A TW 461074 B TW461074 B TW 461074B
Authority
TW
Taiwan
Prior art keywords
region
patent application
metal
gate
item
Prior art date
Application number
TW088116199A
Other languages
English (en)
Inventor
Somit Talwar
Gaurav Verma
Karl-Joseph Kramer
Kurt Weiner
Original Assignee
Ultratech Stepper Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ultratech Stepper Inc filed Critical Ultratech Stepper Inc
Application granted granted Critical
Publication of TW461074B publication Critical patent/TW461074B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

五 N 心5:.· ^ ^-------1____1IIIIIIIIII____」." 經濟部智慧財產局員工消费合作社印製 發明說明（1 ) 本申請案係為申請案08/791.77 5(1 997年1月29日申請） 的連續案，其發明人及受讓人相同。 發明背景 發明領域 本發明係關於一種在一或多種電晶體或形成於矽基板 上之其它積體裝置上形成矽化物區域的方法。矽化物區域 I系使與積體裝置之電連接的接觸電阻降低，因此使裝置得 以相當高的速度操作。 習知技藝的描述 已經有許多關於形成積體裝置觸點用‘特別供形成於 矽基板上之金氧半導體（M0S)裝置之矽化物區域的技術被 發展出來。這些技術大部分包括在其上欲形成矽化物的閘 ，汲極或源極上形成金屬層3這些技術然後進行熱處理一 段長時間.使金屬與搆成閘，源極，汲極及露出之運作器 的矽反應形成低電阻矽化物區域s基板藉由去除未反應金 屬層而進-步處理1化物區域因此形成於閘，源極及/ 或汲極區域及露出之聚矽運作器上。 形成矽化物的技術受到數個嚴格的程序限制，這是在 欲使該技術有'效率時必定碰到的問題：輕限制包括：⑴ 用來形成矽化物的金屬及形成矽化物的溫度必須小心選擇 -使得金屬擴散m免積體裝置的源極，及極及問 之間形成洩漏路徑.,:2:}對於半校準矽化技術而言金屬 層必須％;料成閘料校準惻壁的絕緣材料反應⑴摻 質必須a有看到分離進\矽化物區域以致於可以達到低 I — — — — — ml - — I (锖先閱讀背面之沒意事項再填寫本頁) 訂-- .線·
適用士圉國家螵準.乂〜 經濟部智慧財產局員工消费合作社印製 461074 A7 _____B7__ 五、發明說明（2 ) 接觸電阻；（4)技術應該具有使矽化物區域形成於cc矽及 ' 聚矽二者上的處理窗；（5)矽化物形成作用應該對存在於 矽中的摻質不敏感；及（6)金屬原子應該不擴散到矽化物 區域底下’以避免增加接合洩漏《大部分傳統矽化技術很 難同時達到上述所有的全部的標準，尤其是使用相當昂貴 之熱處理的技術》通常，在傳統技術相當窄程序範圍内進 行傳統技術乃由在此等技術所需之相當長熱處理期間内由 於金屬原子在所要界限内熱游移所致的缺陷證明其失敗。 其可能造成閘，源極及/或汲極及基板之間形成洩漏路徑 。因此需要一種在這些傳統變數下提高矽化程序界限範圍 的技術s 除了使用長時間熱處理的技術外，一些傳統的碎化技 術係使用離子植入法，以形成矽化物區域^這些離子植入 矽化技術係使用不同類型離子束混合，以產生所要組成物 的矽化物，或植入達到適當化學計量所需之比例的所要金 屬物種離子。在這二種技術中，離子植入過於廣泛，以致 於極花費時間，尤其是如果形成石夕化物所需之化學計量比 例的離子必須植入矽基板。此外，廣泛的離子植入將導致 ’擊進’’其為一種移動離子撞擊先前植入的離子，使其駆 離而非進入矽基板的現象》擊進現象的發生係導致接合沒 漏。因此’明顯需要一種可以克服上述傳統矽化技術缺點 的技術。 上述之所有矽化技術的限制係為，閘及聚矽運作器的 碎化物厚度與源極/汲極區域上的矽化物厚度相同。因為 (諳先閲讀背面之注意事項再瑱寫本頁> % 訂---------線丨 ,r 經濟部智慧財產局員工消费合作社印装 A7 ------ _B7_____ 五、發明說明（3 ) 源極汲極接合規定深度更淺，所以源極，汲極上的矽化物 厚度也因此需要降低以避免洩漏。然而，矽化物厚度規定 對閘區域而言不是必然的，事實上閘區域上的矽化物厚度 比源極/汲極上的矽化物厚度大是有利的，此等矽化層可 以藉由將較形成於源極/汲極者厚的金屬層沈積於閘，或 藉由將閘接受較高熱量而形成。這二個方式沒有一個可利 用傳統矽化物形成技術實行。 發明内容 本發明係克服了上述的缺點，本發明之較佳具體實施 例包括在矽本體上形成無定型區域，形成與無定形域接觸 的金屬層，及金屬層受光照射以使金屬擴散進入無定型區 域’由區域無定形形成矽化物組成物的合金區域。金屬層 係形成於無定形區域上，其厚度為至少足以在無定形化區 域上形成化學計量矽化物，而照光步驟持續進行，直到覆 蓋合金區域的金屬消粍掉，合金區域（特別是其熔融液體 狀態）具有比金屬層高的反射率，因此進—步降低合金區 域的熱負荷3藉由在一消耗掉降低覆蓋金屬時降低合金的 熱負荷，一消耗掉覆蓋金屬時存在於合金化區域底下的熔 融體可能實質降低或暫緩。 在矽本體内產生無定形區域的步驟較佳經由離子植人 法進行，無定形區域在矽本體内形成的深 入収離子物種㈣子量，楂入能量，及植.入^ == 離子劑量而精確地決定及控制，金屬離子的擊進現象不是 -象爭論點因為無定形檀Λ..是在金屬沈積前進行在$ **7".............. “又適#國國家襟单墘格；2U) --------------------…................. ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局具工消费合作社印製 4 6 1 〇 7 4 A7 _ B7 五、發明說明（4 ) 定形區域上形成或沈積金屬層的步驟較佳藉由濺射，蒸發 或化學蒸汽沈積離子於矽本體上的方式進行a金屬可以是 包括欽’始及錄等多種金屬其中一種s金屬厚度較佳至少 足以由無定形化矽產生化學計量矽化物=> 金屬層受光照射. 的步驟較佳利用具有足以使無定形區域熔融，然而金屬層 及矽本體保持其固體狀態之能量密度的脈衝雷射光完成a 藉由照光步驟所產生的熱擴散來自金屬層的金屬，熔融無 定形區域變成合金區域。為了使無定形區域炼融，然而金 屬層及矽本體保持其固體狀態，用來照射金屬層的雷射光 能量密度較佳為每平方公分0.1-1.0焦耳。一消耗掉覆蓋金 屬層時合金區域相對於金屬層所增加的反射率係降低合金 區域的熱負荷。在照射所用的適當能量範圍内，由合金區 域所反射的能量可能足以暫緩合金區域進一步生長。在照 光步驟後’合金區域為半截經狀態。為進一步改良其結晶 度即因此降低其電阻係數，本發明方法也可以包括處理合 金區域以將其轉化成具較低電阻係數的矽化物區域。較佳 地，處理步驟4由快速熱退火法進行。 在一較佳具體實施例裡，本發明之方法係用來形成供 金屬-絕緣體-半導體場效應電晶體（MISFET)之閘，源極， 汲極及連接運作器用的半校準矽化物觸點。該具體實施例 裡，方法中所形成的金屬層具有足以在裝置之閘區域上， 也較佳在形成積體裝置之電連接的運作器上形成實質化學 計量矽化物的厚度。金屬層係受到具有利用金屬原子擴散 進入熔融區域而消耗覆蓋閘及/或運作器區域之金屬的能 本紙張尺度適用中國國家標準（CNS>A4現格（210 X 297公爱） ^--------訂---------線. C锖先閲锖背面之注意事項再填窝本頁) 經濟部智慧財產局員x消費合作社印製 A7 -------—- B7 _ 五、發明說明（5 ) 量密度的光照射，合金化作用只有發生在閉及運作器區域 裡的炫融深度處；金屬層一消耗掉時，$及運作器合金 區域便露出。因為由擴散金屬原子所形成之閘及運作契合 金區域的反射率高於金屬層，所以閘或運作器區域的進一 步熱負荷降低至足以避免金屬離子在合金界線底下遷移的 程度，該合金界限係在覆蓋金屬層消耗掉時存在於閘及運 作器内。因此，進一步的罩光係使矽化物在源極及汲極區 域内繼續生長，然而實質降低或暫緩金屬離子在閘或運作 IS區域内進一步遷移。因此’具有相當低電阻係數的高定 義石夕I匕物了以形成於積體裝置的源極及〉及極區域内以及閘 或運作器區域内=由於閘隔壁存在熱源及/汲極所造成的 熱钟以元王溶融源極及極内無定形區域需要之能量密 度所進行的間内熔融將比無定形深度更深。因此，在某能 量範圍内’無定形化作用係控制源極，汲極區域内的矽化 物深度’並且金屬的完全消耗掉係控制閘上的矽化物深度 。結果’閘上的矽化物厚度大於源極及極上的矽化物厚 度。利用本發明方法所形成的積體裝置因此能夠以相當高 操作速度操作。 本發明的方法係提供數個優於傳統矽化技術的優點。 例如1在本發明方法裡，矽化作用僅發生於矽本體之源極 及極區域的侷限部分’該部分經由離子植入而變成無定 形：以致於矽化物區域的空間尺寸可以受到相當嚴謹的控 制以避免形成洩漏路徑及對矽本體及或積體裝置之電子 特咁有負面影響的其它問題此外.使用光來照射金屬層 --------^--------- (請先閱讀背面之注意事項再填寫本頁)
4 6 1 074 五、發明說明U ) 以使金屬擴散進入一或多個無定形區域，係有助於降低矽 本體受熱，使得形成於矽本體上的積體裝置沒有受到可能 損壞此等裝置的長時間受熱。除此之外，本發明的方法可 以用來以比傳統石夕化技術更快許多的速度進行。閘及運作 器區域上的金屬完全消耗掉，導致這些區域上的矽化物較 源極/没極區域上的砂化物厚a而且，在本發明之一較佳 具體實施例裡，覆蓋閘或運作器區域的金屬層一消耗掉時 ’閘或運作器區域的反射率增加，以降低閘或運作器區域 的熱負荷。覆蓋源極及汲極區域的金屬層因此可以連續受 光照射，而沒有對閘或運作器區域造成負面影響，以致於 可以在源極及汲極區域内，及在閑及運作器區域内形成電 阻係數相當低的矽化物。利用可經本發明方法降低的問， 源極，没極及運作器石夕化物電阻係數，所得的電晶艘裝置 能夠以相當高操作速度操作。 上述及其它在下列明白可知的特徵及優點可藉由下列 詳細說明及附圖顯而易知，所有的囷式中相同的圖號代表 相同的元件β 圖式的簡要說明 第1Α圖到第1F圖係為碎本想的剖面圊，其顯示根據 本發明概述方法進行矽本體矽化作用的步驟； 第2 Α圄到第2J圖係為梦本想的剖面圖，其顯示本發 明方法用在供基艘MISFET裝置之閘’源極及没極用的觸 點的半校準矽化作用； 第3圖係為閘矽化物電阻係數對選定能量密度之線宽 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注意事項再填寫本頁} Λ !1 訂·!----線· 經濟部智慧財產局員工消费合作社印製 10 經濟部智慧財產局員工消費合作社印智 I______B7 _ 五、發明說明（7 ) 度的圖式； 第4圖係為本發明所形成之MISfEt裝置的剖面視圖。 較佳具體實施例的描述 在第1A圖裡‘矽本體丨係根據本發明的方法進行處理 以形成矽化物區域。矽本體可以例如是矽基板，矽，絕緣 體的基板’矽取向附生層’或用來形成MISfet之閘的C-矽或聚矽。利用已知的技術，在矽本體上形成場氧化物絕 緣區域2，以形成暴露矽本體區域的窗口，其内形成矽化 物區域。根據本發明之方法，使矽本體的暴露部分變成無 毛形，較佳經由如第1 A圖所示編為圊號3的離手植入進行 。經植入之離子係破壞基板的局部區域裡矽原子之間的化 學鍵’使得原子結構與未進行離子炸亂的矽本體部分比較 下^成秩序相當展亂而且無序。較佳地’選擇離子物種， 植入能量及及劑量以形成無定形化區域4 ,使其得以延伸 妙本體内的預定深度。概言之，選擇具有相當輕原子量的 離子物種，增加植入能量或增加離子劑量，每項都會有增 加無定形區域延伸之深度的效應。相反地，選擇具有相當 大原子量的離子物種，減少植入能量或減少離子劑量，每 項都會有增加無定形區域延伸之深度的效應。許多離子物 種可用來產生無定形區域.例如離子物種可以包括矽：氬 •坤或鍺。離子植入能量可以為丨〇到1000千電子伏特（keV) _劑量為每車方公分丨oi;到10i5個離子。無定形化深度大 約等於形成所要厚度之矽化物所消耗的矽厚度。就矽化鈦 而言' 形成！埃的矽化物係消耗0 909埃的矽。因此，為了 夂紙張 ϋ 適用— 了厂—一-------- 裝.-------訂.--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作法 461074 A7 __ B7 五、發明說明（8 ) 獲得深400埃的無定形化區域，本發明人決定利用大約 30KeV能量，劑量大約每平方公分3 X 10^個原子植入的 砷離子將達到該深度的矽本體無定形化。離子植入可以利 用例如由 San Jose，California 的 Applied meterials, Inc 鎖售 的 9500 XR I〇n Implanter進行。 如果矽本體從進行離子植入之真空室中去除，則碎本 體可能暴露於大氣中並取因而由於大氣中的氧含量而進行 某程度的氡化作用。氧化作用係在矽本體表面上形成所謂 的’負’氧化層。所置於此等負氧化層不會對本發明方法的 接續程序造成負面影響，負氧化層可以利用酸溶液洗掉。 例如’ HF對H20比例1 : 100的溶液每分鐘洗掉20埃。以酸 溶液處理矽本體60秒係足以去除負氧化層。替代的作法裡 ’本發明方法可以在處理室中進行，使得無定形區域在其 上形成金屬層前不曝於氧化環境，因此同時避免形成需要 被去除的氧化層。 在第1Β圚裡，在至少一無定形化區域4的表面上形成 金屬層5。金屬層係提供形成與矽本體電接觸之所要矽化 物化合物所需的金屬原子。利用本發明的方法，可以使用 許多種金屬來形成矽化物化合物。例如，金屬層可以包括 形成電阻係數分別為15-20微歐母.公分，17-20微毆母.公 分及12-15微歐母，公分之丁丨8丨2，（：〇3丨2或犯8丨所需的鈦，钻 或鎳。金屬層較佳藉由濺射方式形成，但是也可以使用蒸 發或化學蒸汽沈積法。例如，為了形成金屬層，合適的滅 射室為 San Jose, California的 Applied meterials，Inc.銷售的 紙張尺度適用中國國家標準（CNS)A4規格（21〇x297公釐） -12 (锖先閱讀背面之it意ί項再填寫本頁) d--------訂---------線 經濟部智慧財產局具工消費合作杜印f A7 --------------- 五、發明說明（9 )
Endui:aTvl VHPPVD。較佳地，形成的金屬層厚度係根據所 要的ί夕化物厚度或深度及形成石夕化物所消耗的石夕及金厲的 化學計量比而定。更定言之，金屬層厚度應該大於無定形 化矽深度除以形成化學計量矽化物所消耗之矽對金屬比例 的值。因此，為了使鈦與400埃無定形矽反應形成440埃無 定形矽化物-由於該特別的原子結構所致-，每1埃鈦消耗 2.27埃矽】金屬的厚度因此應大於400埃/2.27与175埃， 以確定可以形成所要深度的化學計量矽化物。 有一個戒1哲度方式存在’其中夕化物深度不隨著雷 射能量密度增加而變化。第一個方式係揭示於美國專利第 08.791，77 5(1997年 I月 29 日 _ 請，發明人為Somit Taiwar等 人）’其中雷射能量密度為溶融持續到結晶界面但不到界 面底下的範圍。第二方式為熔融深到足以完全消耗底層金 屬的範圍=一旦合金露出’由於（1)合金及（2)已熔融合金 之表面的能量密度較高而使光吸收度劇降。因此，增加能 置密度沒有造成炼融更深’因此就該特別的能量密度的範 圍而言矽化物深度沒有改變。總而言之，在第一能量密度 方式中’矽化物深度係由無定形化方法控制，而在第二方 式中則由經沈積之金屬的厚度控制^ 在第1C圖裡’金屬層受到光6照射，為了符合第—能 量密度方式.光係由具有足以產生無定形溶融區域但是不 足以使矽本體或金屬層5熔融之能量的雷射，因為無定形 區域的化學鍵已經被打斷’所以變成在比更具原子秩序之 矽本體其.它都分.ί氐的溫度一.落融 '概言之..已經測定出必 :fi'-張 T 如國® 家標 A iCOA4 規格；+一 +'……… 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 461074 ______JB7___ 五、發明說明（10 ) 須照射數個脈衝的雷射光，以痒定梦裡的金屬混合完全。 每個雷射脈衝具有10到100毫微秒的脈衝寬度。雷射脈衝 的重複速度為丨到1000赫茲。在雷射脈衝之間，使基板冷 卻至室溫。需要有精確的雷射能量密度，射出的數目，射 出時間長短及重複速度，以供在本發明方法的方法範圍裡 操作’其視雷射裝置的種類及所要的矽化物厚度而定^就
Fort Lauderdale, Florida 的 Lamdba Physik，Inc.銷售的 Model No. 4308雷射而言’在以20毫微秒l〇次射出的脈衝 寬度’ 300赫茲的重複速度’大約400埃的發化物厚度為條 件下，該能量密度為每平方公分0.3-0.5焦耳。金屬層5的 照光步驟係在具有氮’氬，或氣等惰性大氣的處理室中進 行。適當的處理室為 Projection-Gas Immersion Laser Annealing (P-GILA)機械（Ultreatech Stepper, Inc,)。本發 明人已經測定出，利用上述原則及準則的雷射光輸送性質 ’其上熔融無定形區域而矽本體與金屬層仍然保持固態的 溫度窗產生於大約260°C差距-從1150°C到1410°C的相當大 範圍。因此，‘發明方法相對於習知矽化技術而言大大地 提升成功施行本發明方法的方法範圍。 本發明之第一方式的較佳能量密度範圍係產生深到足 以完全消耗底層金屬並形成一化學計量合金的熔融體，如 第1D圈所示。金屬層5係反射40%的入射光》熔融合金的 反射率大約70%。因此，一旦合金受到入射光照射，則其 反射比從金屬層反射多30%的光（第1D標示圖號為7)。經 暴露之合金所增加的反射率足以將明顯數量的矽熔融體留 本紙張尺度適用中國困家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) '么·!! — — 訂-------—線· 經濟部智慧財產局貝工消费合作杜印製 14 經濟部智慧財產局員工消費舍砟社印較 A7 ------- -B7____ 五、發明說明（11 ) 在合金底下以擴大能量密度範圍3該能量密度範圍在以3 _ 10射出次數輸送，10-100毫微秒的脈衝寬度及丨-iO千赫的 重複速度為條件下為0‘ Μ .〇焦耳/平方公分。較佳的能量 密度範圍合金底下以擴大能量密度範圍。該能量密度範圍 在以3-10射出次數輸送及2〇毫微秒的脈衝寬度為條件下為 〇.4-0.5焦耳/平方公分。 在照光後一冷卻時，經熔融合金即凝固，並且變成具 有形成於矽本體上之矽化物的所要組成物的合金區域。合 金區域具有部分結晶狀態，其中;g夕化物的原子相當有秩序 ，但是不全然如此。就TiSii矽化物而言，該部分結晶相 係指其'C49相.，在第1E圖裡’將金屬層從矽本體上剝離 。金屬層的剝離步驟係以硫酸（H2S〇4)對過氧化氫（H2〇2) 4 :1之加熱至801的溶液進行。典型地，浸潰矽本體大約 十分鐘對於去除金屬層而言是必須的，雖然剝離金屬層所 需的時間可以隨著金屬種類及其厚度而改變。浸潰步驟可 以在噴覆姓刻工具，像是由Kailispell，Montana的 SEMir〇〇LlS^製造的£qUinoxTM裡進行。矽本體接著進 行處理以將合金區域4轉化成具有所要之低電阻性質的晶 性5夕化物區域=晶性矽化物區域係以第1E圊中的，X，表示 ;較诖地’使用快速熱退火技術.將合金區域轉化成高晶 性砂化物區域3快速熱處理可以藉由將矽本體升高到5〇〇_ 90〇 C大約1 ,卜時到丨0秒鐘的方式進行、特定的溫度及時間 長短的選擇為’如果溫度相當高’則處理時間相當短，反 之亦％ ;較哇地就TiSh矽化物而言矽本體在85(j r的 本殊令^ '· ——- - TT^""一1--------- 1(1 — — — — — — — ---I ---I ^ -----I I-- (請先Μ讀背面之注意事項再填寫本頁) 461074 經濟部智慧財產局員工消费合作杜 A7 -----—---— —__ 五、發明說明（丨2 ) 溫度下進行快速熱.處理20秒，以將合金區域轉化成所要的 石夕化物。快速的熱處理退火可以在由―_加血 的Applied Mtedab，Inc，所銷售之名為⑽㈣㈣的反一 Thermal Processing工具中進行 a 一旦矽化物區域已經形成，則可以將金屬觸點可以被 开夕成用來建立與矽化物區域的低電阻電連接，如第…圖 所示此等導電性觸點的形成在積體電路技術中廣為人知 。必要時，可以在觸點8上形成一額外的Si〇2層（未示出） 以使其電絕緣。以第1A圖到第1F圖做參考而描述的本發 明方法被相當廣義地描述，其係關於在任何矽本體上形成 具有各種各樣可能組成物的矽區域。本發明方法可以用來 在金屬-絕緣體-半導體場效應電晶體（MISFET)(其定義包 括’M0SFET’）上形成半校準矽化物區域。 第2A到2J圊係為本發明方法的剖面視圊，用來使形 成於矽基板1上之問，源極及汲極，及積體MISFET連接運 作器的接觸區域半校準矽化。在第2A圖裡，形成場絕緣 體層20以使其内欲形成MISFET裝置的矽本體區域電絕緣 。使用熟習該項技藝者所知的技術及材料，在矽基板1的 表面上形成閘絕緣層21。閘絕緣層21可以是氧化層，例如 在該情況裡，所得的裝置為M0SFET。聚矽或無定形矽層 22，23接著以低壓化學蒸汽沈積法分別沈積在例如閘絕緣 層21及場絕緣體層20上。一般而言’層22, 23可以由相同 矽材料的相同處理步驟形成··層22 ’ 23編號不同以區分復 蓋在場絕緣體層22及絕緣體層23上的矽層）。梦層及問絕 紙張尺度適用尹國國家標準（CNS)A4規格（210x 297公* ) - 16 - fl — ---— — —— — — ----------------( (諝先閲讀背面之注意事項再填寫本頁> 經濟部智慧财產局員X消費合作，社，S紮 Α7 Β7 五、發明說明（13 ) 緣體層係利用至少一光阻層來製成圖樣，以選擇地形成或 蝕刻矽層及閘絕緣體層21，如第2A圖所示。汲極及源極 區域24，25然後摻雜適當的11-或p_型摻質.，如果矽本體^ 為η-型’則汲極及源極區域摻雜型摻質。另一方面，如 果矽本體丨為η-型，則源極及汲極區域摻雜ρ_型摻質3 在第2 Β圖裡，絕緣體層2 6係形成於ξ夕本艘1 ,石夕閘基 體22及運作器23上。絕緣體層26進行非等方性的蝕刻’以 刀引在妙4基禮及運作器2 3的惻邊上形成絕緣體侧壁2 7， 28，如第2C圖所示。側壁27 , 28係有助於欲形成之矽化 物區域達到位置的半校準 在第2D圖裡’將離子29植入以分別在源極，汲極， 閘及運作器區域上形咸無定形區域3〇，3卜32，33。供離 子植入的離子物種，植入能量及劑量較佳如前以第1Α圖 做參考所述者，如果無定形區域曝於大氣卜則利用酸溶 液冼到至少热定形區域30 1 3卜32，33的表面，以去除-任何負氧化物 '薄，琪，如前以第1Β圖做參考所述者，以士 除^能在冑於大氣時已經形成於無定形區域3G，3卜32 33上的任何負氡化物薄膜； 在第圖裡.金屬層34係為例如藉由濺射，蒸發或 七學势汽沈積法形成於無定形區域上的敌銘或鎮如前 以第1Β圖做參考㈣者=金屬層34較佳形成足以由無定 形化㈣生化學計切化物的厚度^ 在第2F圖.金屬層受到能量密度射出次數 射出時閉長短，¾ i / ± _ 重複速，.艾如前以第.! C圖做參考所述者 ..¾達5 ^國國家標準 ---I--------- -裝 ----- - 訂.！----- - (請先閱讀背面之注意事項再填寫本頁) A7 461074 B7____ 五、發明說明（14 ) 的光35照射。光35係使無定形區域3〇，31，32，33加熱至 足以使這些區域熔融，但是不使矽基板、閘絕緣體層21、 側壁27, 28或場絕緣體層20加熱至其各別熔融溫度的溫度 。由於光35的加熱作用’金屬原子從金屬層34擴散進入熔 融區域36 ’ 37 ’ 38，39 ’以致於無定形區域分別變成矽化 物組成物的合金區域。 如第2G圖所示，光35照在合金區域36，37，38，39 上，其能量密度完全消耗掉覆蓋閘矽本體22的金屬層，而 且較佳也消耗掉運作器基鱧23。所得的合金區域38，39延 伸進入層22’ 23至大於這些各別無定形區域的深度，因為 無定形矽與金屬原子混合。例如’就用來形成深入4〇〇埃 之矽化鈦合金區域的大約160埃鈦金屬層而言，光35的能 量fluenece較佳為0.30-0.50焦耳/平方公分。概言之，因為 閘絕緣體層21及絕緣區域20是相當差的導熱體而且因為源 極及没極合金區域36, 37與作為熱槽的基板整合，所以復 蓋閘合金區域38的金屬層24及運作器合金區域39容易以低 於消耗位於覆ΰ源極及汲極合金區域36，37之金屬層所需 的雷射能量密度消耗。同樣地，覆蓋矽運作器的金屬層。 概言之係以高於覆蓋閘合金區域3 8之金屬層的能量密度消 耗。一消耗掉覆蓋閘合金區域38的金屬層24及運作器合金 區域39時’閘及運作器區域的表面受到相對於金屬層34而 言數量增加的光40照射並反射之》來自閘合金區域38及運 作器合金區域39光能量的反射增加，係使這些區域吸收的 能量相對於被金屬層34覆蓋的其它區降低。較佳測定光能 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） I ί d - I I - I I I I · - I — - -'1 - I I <請先閱讚背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 18 發明說明（is ) 量密度，以致於問及多運作器區域上的熔融體深入足以完 全消耗掉覆蓋這些區域的金屬而源極/汲極區域上的熔融 禮最;未到無足死；;’未度。因為能量密度範圍沒有使閘及運作 器上的合金熔融體增加’所以覆蓋的金屬一次完全消耗， 而且因為能量密度範圍沒有使源極/汲極區域的熔融深度 因热疋形及C -硬炼㈤溫度差異而延伸到無定形深度底下· 能量密度重疊這二個實體-,所以跨越閘及運作器的矽化 物厚度在一完全消耗掉金屬層時等於預期的厚度，捐及 及極區域上的矽化物厚度等於預期完全消耗掉無定形化矽 層時的厚度。 在第2Η圖裡，利用酸溶液將未消耗掉的金屬層34從 % %緣體2 0 ’側壁2 7 ’ 2 8及合金區域3 6，3 7上剝離，如第 1D圖所示。在第21圖裡，合金區域36，37 , 3s，39進行 處理以進一步使合金區域結晶成具有高秩序源自結構的化 學形式’以致於區域變成具有所要之低電阻特徵的石夕化物 區域7晶性矽化區域36 ’ 37 ’ 38，39在第21圖裡以，χ，表 示=較佳地，形成各別5夕化物區域之合金區域的處理以快 速熱退火方法進行，如先前以苐1Ε圖做參考所示者， 在第2 J圖裡’絕緣體層4 i係形成於場絕緣體區域2〇 , s夕化物區域3 6 ; 3 7 ’ 3 8，3 9及側壁2 7，2 8上。絕緣體層4 1 俵選擇性地製成圖樣以暴露出矽化物區域3 6 . 3 7 , 3 8 , 3 9 1形成由鋁或其他導電金屬做成的導線42，43 ' 44並且將 其製出圖樣.以與MISFET裝置的矽化物區域36 . 37，38 電接觸更定言之’導線42將第2J圖右邊的運作器矽 19 經濟部智慧財產局負工消費合作社印t 4 6 1 07 4 ， A7 ^ _____B7___ 五、發明說明（l6 ) 化物39與源極矽化物36電連接，導線43將第2J圖右邊的運 作器碎化物39與閘矽化物38電連接》導線42，43，44因此 可以用來傳輪電訊號給MISFET裝置的各別終端或從該終 端傳回。由例如氧化矽做成的絕緣體層45可以形成在導線 42 ’ 43 ’ 44上，以使導線電絕緣並保護導線及MISFET » 在與矽化物區域36，37 1 38 ’ 39接觸之各別另一端處，導 線與其它電子元件，及/或電源或訊號來源搞合。 第3圖係顯示使用本發明方法做成供積體MISFET裝置 之碎化鈦閘區域用的閘電阻係數相對於線寬度的圖式。可 以從第3圖看出’以能量密度350毫焦耳/平方公分形成之 石夕化物閘的電阻係數受到閘的側寬度相當大的影響。相反 地’當能量密度為400及450毫焦耳/平方公分時，所得的 閘矽化物電阻係數相當固定而且低，大約每平方公分1歐 母’在很廣的閘寬度範圍裡都是如此。因此，350-500毫 焦耳/平方公分的能量密度可以得到相當小幾何形狀的閘 ’較佳使用400-500毫焦耳/平方公分來形成矽化鈦，因為 所得的矽化物ΐ阻係數相當低而且與閘寬度無關。 第4圖係為利用本發明方法形成之MISFET裝置的閘區 域的剖面視圖。閘寬度相當小，大約〇.2微米寬，而且具 有在源極/汲極區域裡延伸至大約400埃深度的梦化物區域 36，37及深入閘矽化物區域基體22大約1〇〇〇埃的閘矽化物 區域38。所得的閘梦化物區域38具有每平方公分大約一歐 母的電阻係數。 上述之具體實施例係用以詳細說明本發明之目的，特 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公着） 20 I ϋ I ----^---— —— — — 訂·----- 線— 1 (清先閲讀背面之注意事項再填寫本頁) A7 五、發明說明（〖7 ) 徵及功效’對於熟習該 斟咕目姊本p w有而言，根據上述說明可能 對泫具體實施例做部分變 又叹/或修改，而未脫離本發明 之精神範疇，故，太發明夕s m 界赞月之專利範圍僅由附錄之申請專利 範圍加以定義。 元件標號對照 經濟部智慧財產局員工"'費合作社印絮 - -------------^ 卜·‘矽基板 2…場氣化物絕緣區域 1··離子植入 4···無定形化區域/合金區域 5…金屬層 6.·.光7···光 8···金屬觸點 20'‘·場絕緣體 21…閘绝緣層 22·‘·聚矽層 2ζ·_無定形矽層 26…絕緣體層 27…絕緣體侧壁 28…絕緣體側壁 29…離子 30〜33.·.無定形區域 34…金屬層 35…光 36…源極合金區域 37…及極合金區域 38…閘合金區域 39…運作器合金區域 41…絕緣體層 42〜44··.導線 45…絕緣體層 t:㈣ ΙΪ’Τ 裝--------訂---------線 (清先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 4 4 7 ο H 6 A8B8C8D8 Γ ί Λ士日修正/更正/福Λ ' Μ. —1双面影印 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 第088116199號專利申請案申請專利範圍修正本 修正日期：90年〇5月 1· 一種在矽本體上形成一矽化物區域之方法，其包括下 列步驟： a) 在矽本體上產生無定形區域； b) 形成與無定形區域接觸的金屬層； c) 使金屬層受光以將金屬擴散進入無定形區域，形 成矽化物組成物的合金區域， 照射步驟持續進行，至少直到覆蓋無定形區域的金 屬消耗掉而暴露出合金區域，暴露之合金區域的增加反 射率係足以避免合金化區域明顯熔融* 2_根據申請專利範圍第1項之方法，其進一步包括步驟： d) 處理合金區域以從合金區域形成低電阻矽化物 區域β 3. 根據申請專利範圍第2項之方法，其該步驟（{1)包括使合 金區域接受快速熱退火的次步驟β 4. 根據申請專利範圍第2項之方法，其進一步包括步驟： e) 將至少一絕緣體層及至少一傳導層製出圖樣以 形成接觸矽化物區域的導線。 根據申請專利範圍第1項之方法，其該步驟（&)包括將離 子植入矽本趙以形成無定形區域的次步驟。 6. 根據申請專利範圍第5項之方法，其中離子包括至少一 矽，氩，砷及鍺。 7. 根據申請專利範圍第6項之方法，其中離子係以1〇_1〇〇 本紙張尺度適用中國國家標準（CNS)A4規格_(210 X 297公笼--- I ^-----------^·-------訂---------線 <«·先閲讚背面之注意事項再填寫本頁) 毯濟部智慧財產局費二^:f"".-T:.v.K AS B8 C8 D8 六、申請專利範圍 千電子伏特（keV)的能量植入。 8. 根據申請專利範圍第6項之方法，其中植入的次步驟係 以每平方公分1 Οπ-1015個原子的劑量進行。 9. 根據申請專利範圍第5項之方法，其進一步包括下列步 驟： d)選擇至少一離子物種，離子能量及離子劑量以形 成無定形區預置預定深度， 該植入次步驟係以該步驟（d)為基礎= 10. 根據申請專利範圍第1項之方法，其進一步包括下列步 驟： d)在該步驟（a)進行後及該步驟（b)進行前將氡化層 從矽本體上洗掉。 U 根據申請專利範圍第1 〇項之方法’其中該步驟（ci)矽本 體浸入酸浴的次步驟。 12. 根據申請專利範圍第1項之方法，其中該步驟（b)包括將 金屬濺射在無定形區域上以形成金屬層的次步騾。 13. 根據申請專利範圍第丨2項之方法，其中該金屬包括鈦， 鈷及鎳其中至少—種。 ί 4.根據申請專利範圍第I項之方法，其中該步驟(b)包括將 金屬蒸發在無定形區域上以形成金屬層的次步驟= i 5 .根據申請專利範圍第丨項之方法，其中該步騍（b)包括藉 由化學蒸汽沈積法在無定形區域上形成金屬層的次步 驟：， 4根據申請專利範園第〖項芝方'法其中金屬層彤成的厚 ,· ：i ^ s.·^ J ·；;>_：,，,；9： ,:-¾ ...,. --------I I I I I -----— i I 訂·1ιι—ι1ι - (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印刻农 461 074 A8 B8 C8 . ________ D8六、申請專利範圍 度較梦本雜中形成無定形區域的預定厚度大，其係除以 碎對金屬的消耗比。 Π.根據申請專利範圍第1項之方法，其中該步驟（c)包括使 金屬層受到雷射光照射的次步驟。 18‘根據申請專利範圍第π項之方法，其中雷射光具有造成 無定形區域熔融而金屬層及矽本體保持固態的能量密度。 19.根據申請專利範圍第18項之方法，其中能量密度為每平 方公分0.1-1.0焦耳》 20·根據申請專利範圍第17項之方法，其中金屬層受到一系 列射出方式的雷射光照射。 21. 根據申請專利範圍第1項之方法，其中矽本體在進行該 步驟（c)期間位於包括氬，氦及氮其中至少一的周圍介 質中a 22. —種在矽本體上形成一矽化物區域之方法，其包括下列 步驟： a) 在矽基板上形成場絕緣層： b) 在矽基板上形成第一絕緣體層； c) 在第一絕緣體層及場絕緣層上形成矽區域； d) 將矽區域及第一絕緣體層製出圖樣，以產生覆蓋 閘絕緣體層的閘矽區域及在場絕緣層上的至少一運作 器； e) 將相鄰於閘矽區域之矽基板的至少數個區域摻 質’以在<5夕基板上形成源極及汲極區域： ----— 11 —--—II ^ - ]1111]1 — — — — — C請先閱讀背面之注念事項再填寫本頁> 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 24 A8B8C8D8 六、申請專利範圍 f) 在問矽區域，運作器及矽基板上形成第二絕緣趙 層； g) 蝕刻第二絕緣體層以形成與閘矽區域側壁及運 作器接觸的側壁； h) 在閘’源極’汲極及運作器區域產生無定形區域 i) 形成與無定形區域接觸的金屬層： j) 使金屬層受光以將金屬擴散進入無定形區域，從 熔融區域形成矽化物組成物的合金區域，照光步驟持續 進行，至少直到覆蓋無定形區域的金屬消耗掉、使得閘 合金區域相對於金屬層的增加反射率係使閘合金區域 的熱負荷隨著源極及汲極合金區域持續生長而降低： k) 去除未消耗部分的金屬層；及 l) 處理合金區域以形成矽化物區域。 h .根據申請專利範圍第22項之方法，其進一步包括下列 步驟： m) 在矽基板上形成第三絕緣體層； n) 將第二絕緣體層製出圖樣，以選擇性地將閘，源 極’汲極及運作器區域露出：及 ().)在接觸閉H ;及極及運作器區域的第三絕缘 體層上形成導線5 2 4.根據申請專利範圊窠，0 夕七.丄 粑®弟項之方法 '其中該步驟（h)包括 将離子植在無定形區域上的步驟. 、拫據申請專利範圊第？，Tg， —弟項〜3么其中玆少驟⑴包括將 A8B8C8D8 461074 六、申請專利範圍 金屬層濺射在無定形區域上的步驟。 26_根據申請專利範圍第22項之方法，其中步驟⑴裡用來照 射基板的光為雷射光β 27·根據申請專利範圍第22項之方法，其中金屬層在該步驟 (i)裡形成，其厚度大約足以至少在閘裡產生化學計量的 合金區域》 28. 根據申請專利範圍第22項之方法，其中該步驟⑴在覆蓋 問區域的金屬層消耗後持績進行，以在源極及汲極區域 裡持續生長合金區域。 29. —種在石夕本想上形成一石夕化物區域之方法，其包括下列 步驟： a) 在矽本體上產生無定形區域； b) 形成與無定形區域接觸的金屬層； c) 使金屬層受到足以產生無定形熔融區域但是不 足以使金屬或矽本體熔融之能量的光照射，使得金屬擴 散進入無定形區域’形成矽化物組成物的合金區域，照 射步驟持續進行，至少直到覆蓋無定形區域的金屬消耗 掉’使得閘合金區域相對於金屬層的增加反射率係使閘 合金區域的熱負荷隨著源極及汲極合金區域持續生長 而降低β 30. 根據申請專利範圍第29項之方法，其中照射步驟在覆蓋 閘區域的金屬層消耗後持續進行，使得金屬擴散進入源 極及汲極裡的合金區域，因為閘合金區域的增加反射率 實質抑制閘區域進一步熔融，以致於閘合金區域明顯沒 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公g ) 11 1^* — 11111i 訂· 1111111-"5^ . · (請先Μ讀背面之注意ί項再填寫本頁) 經濟部智慧財產局員工·;'ά·費合作社印f 26 AS B8 C8 D8 經濟郜智慧財產局員工'"費合'".:;:一1 申請專利範圍 有超出覆蓋閘合金區域之金屬層消耗時所存在的邊線。 31.根據申請專利範圍第29項之方法，其進一步包括下列步 驟： d) 將来消耗掉的金屬從矽本體上去除；及 e) 從合金區域形成矽化物區域。 根據申請專利範圍第3丨項之方法，其中該步驟（e)包括 使合金區域快速熱退火以產生矽化物區域的次步驟。 根據申請專利範圍第29項之方法，其中該步驟（a)包括 將離子植入矽基板以產生無定形化區域的次步驟。 3屯根據申請專.利範圍第29項之方法，其中該步驟（b)包括 將金屬濺射在無定形化區域上的次步驟。 ”·根據U利範圍第29項之方法，其中該步驟⑻包括 將金屬層濺射在無定形區域上的步驟。 36. 據申請專利範圍第29項之方法，Λ中步驟⑻包括利用 化學蒸汽沈積法形成與無定形化區域接觸的金屬的次 步驟。 37. 根射請專利範固第29項之方法，其中金屬層在該步驟 丨其厚度在利用該步驟⑷裡的照射消耗掉覆 蓋然疋形區域的令嵐全。 金摩層時足以產主大約化學計量的合 金區域= j8，根據申清專利範圍第29 θ夂方法’其中該步驟（c)包括 利闬能量密度為每王方八〜 ’方△ π焦耳的雷射光照射金屬 次步驟」 39 根據申請羹利範圍第4項（方法其 中該步驟（c _)包括 ί請先閲讀背面之注意事項再填寫本頁) 丨裝--------訂---------線--------- 5, :¾ a - S1 Α4 461074
    六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 以—系列射出方式之雷射光照射的次步驟β 4〇,根據申請專利範圍第39項之方法，其中預定射出至金屬 的次數為3到10次，時間為1〇到100毫微秒。 4L根據申請專利範圍第29項之方法’其中覆蓋閘之合金區 域的厚度係由形成於該步驟（b)裡的金屬層厚度決定， 而且其中源極及;及極裡的石夕化物厚度由無定形化作用 在該步驟（a)裡所進行的深度決定。 42. 根據申請專利範圍第29項之方法，其中能量密度為消耗 掉該步驟（b)裡形成於復蓋閘區域之面積裡的金屬層所 需以及使合金區域在源極及汲極區域裡生長至由該步 雜0)之無定形化深度的能量密度範圍。 43. —種積體金屬絕緣體半導體場效應電晶體（MISFET)， 其具有比覆蓋源極及汲極之矽化物區域更厚的閘矽化 物區域。 44. 一種積體金属絕緣體半導體場效應電晶體（MISFET)裝 置1其包括： _半導體基板； 一場氧化物區域，其形成於基板内並由基板的面 積界定； 一源極區域，其形成於基板内由場氧化物區域所 包圍的面積裡： _没極區域’其形成於基板内由場氧化物區域所 包圍的面積裡； 一絕緣體層’其位於基板上源極及汲極之間； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） I ----I I----- I ^ --------------1 (锖先閱讀背面之注意事項再填寫本頁> Ao B8 C8 D8 六、申請專利範圍 一閘區域，其具有絕緣體層； 一與閘區域接觸的矽化物區域； 一與源極區域接觸的矽化物區域； 一與汲極區域接觸的矽化物區域1 閘矽化物區域的厚度比源極及汲極區域的厚度大 (請先閱讀背面之泫意事項再填寫本頁) 裝 經-部智慧財產局員二;'費^"匕：二 一^c ft i f*-l t-t If· t - I <1 1 IK n It —1 9J --ΐ' ，ΐ! Τ7 ^ t;ί· i
TW088116199A 1998-09-21 1999-10-15 Method for forming a silicide region on a silicon body TW461074B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/158,346 US6387803B2 (en) 1997-01-29 1998-09-21 Method for forming a silicide region on a silicon body

Publications (1)

Publication Number Publication Date
TW461074B true TW461074B (en) 2001-10-21

Family

ID=22567710

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088116199A TW461074B (en) 1998-09-21 1999-10-15 Method for forming a silicide region on a silicon body

Country Status (6)

Country Link
US (1) US6387803B2 (zh)
EP (1) EP1149409A4 (zh)
JP (1) JP4729175B2 (zh)
KR (1) KR20010074863A (zh)
TW (1) TW461074B (zh)
WO (1) WO2000017913A2 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777275B1 (en) * 2000-11-15 2004-08-17 Advanced Micro Devices, Inc. Single anneal for dopant activation and silicide formation
US6689687B1 (en) * 2001-02-02 2004-02-10 Advanced Micro Devices, Inc. Two-step process for nickel deposition
JP3485103B2 (ja) * 2001-04-19 2004-01-13 セイコーエプソン株式会社 Ｍｏｓ型トランジスタ及びその製造方法
US6902966B2 (en) * 2001-10-25 2005-06-07 Advanced Micro Devices, Inc. Low-temperature post-dopant activation process
US7402207B1 (en) 2004-05-05 2008-07-22 Advanced Micro Devices, Inc. Method and apparatus for controlling the thickness of a selective epitaxial growth layer
KR100612853B1 (ko) * 2004-07-21 2006-08-14 삼성전자주식회사 와이어 형태의 실리사이드를 포함하는 Ｓｉ 계열 물질층및 그 제조방법
US7241700B1 (en) 2004-10-20 2007-07-10 Advanced Micro Devices, Inc. Methods for post offset spacer clean for improved selective epitaxy silicon growth
US7456062B1 (en) 2004-10-20 2008-11-25 Advanced Micro Devices, Inc. Method of forming a semiconductor device
US7402485B1 (en) 2004-10-20 2008-07-22 Advanced Micro Devices, Inc. Method of forming a semiconductor device
US20060252191A1 (en) * 2005-05-03 2006-11-09 Advanced Micro Devices, Inc. Methodology for deposition of doped SEG for raised source/drain regions
US20060281271A1 (en) * 2005-06-13 2006-12-14 Advanced Micro Devices, Inc. Method of forming a semiconductor device having an epitaxial layer and device thereof
US7553732B1 (en) 2005-06-13 2009-06-30 Advanced Micro Devices, Inc. Integration scheme for constrained SEG growth on poly during raised S/D processing
US7732289B2 (en) * 2005-07-05 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a MOS device with an additional layer
US7423317B2 (en) * 2005-07-27 2008-09-09 International Rectifier Corporation Split electrode gate trench power device
US7572705B1 (en) 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
US7439123B2 (en) * 2005-10-31 2008-10-21 International Business Machines Corporation Low resistance contact semiconductor device structure
US7569463B2 (en) * 2006-03-08 2009-08-04 Applied Materials, Inc. Method of thermal processing structures formed on a substrate
US7795124B2 (en) * 2006-06-23 2010-09-14 Applied Materials, Inc. Methods for contact resistance reduction of advanced CMOS devices
US7548364B2 (en) 2006-07-31 2009-06-16 Applied Materials, Inc. Ultra-fast beam dithering with surface acoustic wave modulator
US20080025354A1 (en) * 2006-07-31 2008-01-31 Dean Jennings Ultra-Fast Beam Dithering with Surface Acoustic Wave Modulator
DE102006046376B4 (de) * 2006-09-29 2011-03-03 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Feldeffekttransistoren mit Technik zum lokalen Anpassen von Transistoreigenschaften durch Verwenden fortschrittlicher Laser/Blitzlichtausheizverfahren geeignet auch für die Herstellung von Transistorelementen von SRAM-Zellen
US8148663B2 (en) 2007-07-31 2012-04-03 Applied Materials, Inc. Apparatus and method of improving beam shaping and beam homogenization
KR20090126849A (ko) * 2008-06-05 2009-12-09 주식회사 동부하이텍 반도체 소자 및 이를 위한 ｓｔｉ 형성 방법
CN101987396B (zh) * 2009-07-31 2014-02-19 鸿富锦精密工业（深圳）有限公司 锆基块体非晶合金激光焊接方法及焊接结构
JP5225957B2 (ja) * 2009-09-17 2013-07-03 東京エレクトロン株式会社 成膜方法および記憶媒体
US9064942B2 (en) 2013-01-28 2015-06-23 International Business Machines Corporation Nanowire capacitor for bidirectional operation
US9006104B2 (en) 2013-06-05 2015-04-14 Globalfoundries Inc. Methods of forming metal silicide regions on semiconductor devices using millisecond annealing techniques
US9437756B2 (en) 2013-09-27 2016-09-06 Sunpower Corporation Metallization of solar cells using metal foils
CN103887149B (zh) * 2014-03-20 2017-01-04 上海华力微电子有限公司 一种降低镍管道缺陷的方法
RU2610056C1 (ru) * 2015-11-19 2017-02-07 Федеральное государственное бюджетное образовательное учреждение высшего образования Чеченский государственный университет (ФГБОУ ВО "Чеченский государственный университет") Способ изготовления полупроводникового прибора
CN107369712A (zh) * 2016-05-13 2017-11-21 上海新昇半导体科技有限公司 半导体结构及其形成方法
DE102018214778A1 (de) * 2018-08-30 2020-03-05 Siemens Aktiengesellschaft Verfahren zur Fertigung von Leiterbahnen und Elektronikmodul

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4439245A (en) 1982-01-25 1984-03-27 Rca Corporation Electromagnetic radiation annealing of semiconductor material
CA1235824A (en) * 1985-06-28 1988-04-26 Vu Q. Ho Vlsi mosfet circuits using refractory metal and/or refractory metal silicide
JP2973492B2 (ja) 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5162239A (en) 1990-12-27 1992-11-10 Xerox Corporation Laser crystallized cladding layers for improved amorphous silicon light-emitting diodes and radiation sensors
JP3277533B2 (ja) 1992-01-08 2002-04-22 ソニー株式会社 半導体装置の製造方法
JP3211377B2 (ja) 1992-06-17 2001-09-25 ソニー株式会社 半導体装置の製造方法
JP3211394B2 (ja) 1992-08-13 2001-09-25 ソニー株式会社 半導体装置の製造方法
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5366926A (en) 1993-06-07 1994-11-22 Xerox Corporation Low temperature process for laser dehydrogenation and crystallization of amorphous silicon
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW280943B (zh) * 1994-07-15 1996-07-11 Sharp Kk
US5565377A (en) 1994-10-27 1996-10-15 Regents Of The University Of California Process for forming retrograde profiles in silicon
US5550066A (en) * 1994-12-14 1996-08-27 Eastman Kodak Company Method of fabricating a TFT-EL pixel
JP3811518B2 (ja) * 1995-01-12 2006-08-23 松下電器産業株式会社 半導体装置およびその製造方法
US5612235A (en) 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
US5573964A (en) * 1995-11-17 1996-11-12 International Business Machines Corporation Method of making thin film transistor with a self-aligned bottom gate using diffusion from a dopant source layer
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body

Also Published As

Publication number Publication date
US20010012693A1 (en) 2001-08-09
EP1149409A2 (en) 2001-10-31
EP1149409A4 (en) 2001-12-05
WO2000017913A2 (en) 2000-03-30
US6387803B2 (en) 2002-05-14
JP4729175B2 (ja) 2011-07-20
KR20010074863A (ko) 2001-08-09
WO2000017913A3 (en) 2000-05-25
JP2003522402A (ja) 2003-07-22

Similar Documents

Publication Publication Date Title
TW461074B (en) Method for forming a silicide region on a silicon body
TW475253B (en) Method for forming silicide regions on an integrated device
KR100515805B1 (ko) 실리콘 본체위에 실리사이드 영역을 형성하는 방법
US5236865A (en) Method for simultaneously forming silicide and effecting dopant activation on a semiconductor wafer
US6274488B1 (en) Method of forming a silicide region in a Si substrate and a device having same
JP4142753B2 (ja) スパッタターゲット、スパッタ装置、半導体装置およびその製造方法
US6365446B1 (en) Formation of silicided ultra-shallow junctions using implant through metal technology and laser annealing process
US7517795B2 (en) Stabilization of Ni monosilicide thin films in CMOS devices using implantation of ions before silicidation
TW512466B (en) A method for converting a disordered region on a crystalline semiconductor substrate disordered by implantation of dopant ions back into crystalline structure and a method of making an integrated transistor device on a crystalline semiconductor
US20090263943A1 (en) Method of fabricating semiconductor integrated circuit device
TWI235435B (en) Method of forming metal silicide on regions of metal oxide semiconductor field effect transistor
TW451318B (en) Method for forming a silicide of metal with a high melting point in a semiconductor
KR20000059937A (ko) 폴리사이드 형성방법
US7211489B1 (en) Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal
JP2738684B2 (ja) 半導体装置の製造方法
TW543090B (en) Method of fabricating high melting point metal wiring layer, method of fabricating semiconductor device and semiconductor device
Mitan et al. Patterning of nanometer-scale silicide structures on silicon by ‘direct writing focus ion-beam implantation’
JPH0294519A (ja) 半導体装置の製造方法
JPH047094B2 (zh)
Alford et al. Nanometer-scale silicide structures formed by focused ion-beam implantation
JPH09326369A (ja) 半導体装置の製造方法
JPH1174222A (ja) 半導体装置の製造方法およびスパッタリング装置のターゲット
JPH09260658A (ja) 半導体装置及びその製造方法
JPH09148263A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent