TW461025B - Method for rounding corner of shallow trench isolation - Google Patents

Method for rounding corner of shallow trench isolation Download PDF

Info

Publication number
TW461025B
TW461025B TW089111252A TW89111252A TW461025B TW 461025 B TW461025 B TW 461025B TW 089111252 A TW089111252 A TW 089111252A TW 89111252 A TW89111252 A TW 89111252A TW 461025 B TW461025 B TW 461025B
Authority
TW
Taiwan
Prior art keywords
trench
layer
patent application
item
scope
Prior art date
Application number
TW089111252A
Other languages
English (en)
Inventor
Yi-Nan Chen
Shian-Wen Liou
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=21660034&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TW461025(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to TW089111252A priority Critical patent/TW461025B/zh
Priority to US09/790,493 priority patent/US6426271B2/en
Application granted granted Critical
Publication of TW461025B publication Critical patent/TW461025B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

46 1 02 5 五、發明說明（1) 【發明領域】 本發明係有關於一種將淺溝槽隔離區（sha 11 ow trench isolation )之角落（corner )圓化的方法，特別 是有關於一種利用化學方法將淺溝槽隔離區之角落圓化的 方法。 【發明背景】 近年來’隨著半導體積體電路製造技術的發展，晶片 中所含元件的數罝不斷增加，元件的尺寸也因積集度的提 昇而不斷地縮小，生產線上使用的線路寬度已由次微米 (sub-micron)進入了 四分之一微米（quarter_micr〇n) 甚或更細微尺寸的範圍。而無論元件尺寸如何縮小化，在 晶片中各個元件之間仍必須做適當地絕緣或隔離，方可得 到良好的元件性質。這方面的技術一般稱為元件隔離技術 (device isolation technology )，其主要目的係在各 元件之間形成隔離物’並且在確保良好隔離效果的情況 下’儘量縮小隔離物的區域，以空出更多的晶片面積來容 納更多的元件。 在各種7〇件隔離技術中，局部發氧化方法（L 〇 [ 〇 S ) 和淺溝槽隔離區製程是最常被採闬的兩種技術，尤其後者 因具有隔離區域小和完成後仍保持基底平坦性等優點，更 是近來頗受重視的半導體製造技術。 ‘ 傳統之淺溝槽隔離區的製造方法，如第1A圖至第11}圖 所繪示之製造流程剖面圖。 首先請參照第1A圖，在一矽基底1 〇表面上，以熱氧化
第4頁 461025 五'發明說明（2) 程序（thermal oxidation)形成墊氧化層（pad 〇xide) 12，並以CVD法沈積氮化石夕層14於塾氧化層12上。接著， 塗佈一光阻層1 6於氮化矽層1 4上，並以微影 (photolithography)程序定義其圖案，露出欲形成元件 隔離區的部分。利用此光阻層16當作罩幕，依序蝕刻氮化 矽層14和墊氧化層12。 接著請參見第1B圖，利用適當溶液去除光阻層16後， 以虱化矽層14和墊氧化層12當作罩幕’蝕刻矽基底1〇，以 於其中形成溝槽20，同以定義元件的主動區（active —熱氧化程序，以在溝槽20的底部和 側壁上^長一溥虱化矽當作襯氧化層（丨 layers。然ft ’因為在氧化生成氧化矽時，應力备隹 半徑小的區域，而溝槽20的角落22為一曲率曰半； 小=大角，所以氧化矽在溝槽2〇角落22的成長 / 使知所形成的襯氧化層24在溝槽2〇角蕙ρ 又乂又， 接著，施行化學氣相沈積3角度相當薄。 作反應物形成氧化層26，使其填 當 層14表面上。 屏槽20並覆盍在氮化矽 接下來，請參照第lc圖，施 序，去除氧化層26高出氮化石夕層14表==機械研磨程 面平坦的元件隔離區26a。之後 面告的/分，以形成表 除氮化矽層U和墊氧化層12，便 ^刻方法依序去 到如第1D圖所示的構造。 成〜溝槽隔離製程，得 由於元件隔離區26a和塾氧化層12的性質相近因此
第5頁 4 6 1 〇 2 5 ~~ -----— --—.- ___________________________________ 五、發明說明（3) ' '—' 當以蝕刻液浸泡（dip)去除墊氧化層12時，不可避免地 也會侵蝕到元件隔離區26a，而使溝槽2〇角落22暴露出 來’並在溝槽20角落22旁邊造成凹陷3〇。 因此’後續形成閘極氧化層和閘極導電層時，沈積於 凹陷30處的導電層不易去除，而易造成相鄰之電晶體間的 短，。此外，由於溝槽20角落22的閘極氧化層較其他地方 為薄，因而形成一寄生的電晶體，此種現象相當於兩個具 有不同厚度的閘極氧化層之電晶體並聯。當電流通過此寄 ^電晶體時，由於溝槽20角落22的曲率半徑小，會造成電 場的集中，而導致穿遂電流（F〇wler_N〇rdheiffl curren1： )增加’使角落22處之閘極氧化層的絕緣性質變差，因而 造成不正常的元件性質，例如使L與％之〗_ v曲線中產生雙 峰（double hump)之扭曲現象（kink effect)。 【發明之目的及概述】 有鑑於此’本發明提供一種可以增加溝槽角落之曲率 半徑的方法。 再者，本發明提供一種可以避免於溝槽角落形成寄生 電晶體之溝槽隔離區的製造方法。 此外’本發明提供一種可以避免相鄰的電晶體間發生 短路之溝槽隔離區的製造方法。 因此’本發明提供一種將淺溝槽隔離區之角落圓化的 方法’此方法包括：於矽基底上依序形成墊氧化層和罩幕 層’並將其圖案化’再以圖案化後的墊氧化層和罩幕層做 為蝕刻罩幕’蝕刻矽基底，以於矽基底中形成溝槽，接著
第6頁 化，之後氟酸溶液的交替使用，將溝槽之角落圓 落，再形成^份罩幕層’至暴露出溝槽之已圓化的角 化層，以形’填入溝槽中’最後剝除罩幕層和整氧 Λ $成溝槽隔離區。 為。.3%據至明： = 例’其中氫氟酸溶液的濃度約 石肖酸溶液（ΗΝΟ Γ 氧化氮溶液（M2 (aq))或 度約為5 %至2\而所使用的過氧化氣溶液之濃 在交替你用备 液之濃度約為3 %至30 %。其中 - 氧化劑和氫氟酸溶液的過程中，更句拓八二 -化：和氯氣酸溶液處理後以去離分別於 其包括槽隔離區之角落圓化的方法， 層，並將1圖耷仆 土 &上依序形成墊氧化層和罩幕 為麵刻罩幕圖案化後的藝氧化層和罩幕層做 剝除部份塾氧石夕基底中形成溝槽，接著 “η二:：塾氧化生成二 氧化石夕，並重霧槽中之石夕基底表面的二 轰仆®二覆逃乳化石夕基底表面的步驟和剝除邱勒 驟，直至將溝槽之角落圓= 二成=，填入溝槽中，最後心罩幕】層再 以开> 成溝槽隔離區。 軋化層’ 依據本發明一較佳實施例，其 法包括使用氧化劑，此氧化劑包括mj底表面的方 (aq))或硝酸溶液（hn〇3 ^ & :液（H2〇2 在使用此氧化劑處理 2 5
五、發明說明（5) 2^更包括以去離子水處理。而剝除部份秦g a $化矽的方法包括使用氫氟酸溶液，在^層和二 處理完後，更包括以去離子水處理。使用此風氟酸溶液 為讓本發明之上述目的、特徵及優點能 下：特舉-較佳實施例，並配合所附圖式，作詳：說明如 【圖式簡單說明】 第1A圖至第1D圖係繪示習知 程剖面圖。 為失之淺溝槽隔離區的製造流 第2A圖至第2E圖係繪示根據本發明—較 ，淺溝槽隔離區之角落圓化的流程剖面$佳實施例之- 【符號說明】 20 22 24 26 26 21 0〜溝槽； 212〜角落； 214〜氧化層； 21 6〜氧化層； 、21 6a〜隔離區 10、200〜矽基底； 12、202、202a〜墊氧化層 14、204、204a〜罩幕層概 16、206〜光阻層； 2 0 8〜開口淺溝槽； 222〜距離。 【實施例】 第2A圖至第則騎*根據本發明—較佳實施例之一 種將淺溝槽隔離區之角落圓化的流程剖面圖。 ί Ϊ基底200表面依序形成墊絕緣層（例如是墊氧 化層202 )和罩幕層2〇4，其中塾氧化層m的形成方法比
$ 8頁 首先:青參照第2A圖，提供—半導體基底，例如是石夕基 461〇25
五、發明說明（6)
Ϊίί9氧化法或是化學氣相沈積法，較佳的是孰氧化法 氣法的材接質，如在是Λ化石夕’其形成方法比如是化學 積法。接者，在罩幕層2〇4表面上塗佈一光阻層 形’並施行適當的微影製程定義出所需的光阻圖案，以 圍。幵口 208 ’此開口 208的範圍大致為元件隔離區的範 幕，^ =參照第则，利两圖案化之光阻層206當作罩 序，^ G4和墊氧化層繼施行一非等向&地兹刻程 的圖反應性離子㈣（RiE)程序，以將光阻層 者、!巧私至罩幕層204和墊氧化層202中。然後，再以適 田心液或乾式蝕刻程序去除光阻層2〇6 〇 "一，I來，以罩幕層2〇4和墊氧化層202為蝕刻罩幕，施 =一非等向性地蝕刻程序，例如是反應性離子蝕刻程序， 21〇刻矽基底2〇0至一預定深度，以於矽基底200中形成溝槽 接著請參照第2C圖，進行一濕式處理步驟，此濕式處 理v驟包括先使用虱I酸溶液（Hf (aq))去除部份墊氧化 層2 0 2後，之後父替使用氧化劑使溝槽21 〇中石夕基底2 〇 〇表 面，化生成二氧化矽（S i 〇2 )以及氫氟酸溶液來去除部份 墊氧化層202和所生成的二氧化矽，直至將溝槽21〇的角落 212圓化為止。此時’墊氧化層2〇2轉為如圖所示之墊氧化 層20 2a’其被剝除的長度約為13〇A左右，即罩幕層2〇4的 侧面和塾氧化層2〇2a的側面之距離222相差約130 A左右。 上述之濕式處理步驟中5氫氟酸溶液的濃度約為〇.3
461025 五、發明說明（7) %至2 %，所使用的氧化劑包括過氧化氫溶液(aq) )二硝酸溶液（HNO3 (aq))或其他類似此性質者，其中 過氧化氫溶液的濃度約為5 %至2〇 %，硝酸溶液的濃度約 為3 %至30 %。此濕式處理步驟，可以是以浸泡的方式或 喷灑的方式進行。 、 在上述的濕式處理步驟中，以過氧化氫溶液當氧化劑 為例，¥梦基底2 0 Q經過氧化氫溶液處理後，會發生下列 氧化還原反應：
Si + 2H2〇2 R Si〇2 + 2H20 當溝槽210中；b夕基底200表面的Si均氧化成以〇2後，反應會 自動停止，因此，每次損耗的矽之厚度約為1〇A左右。 之後，經氫氟酸溶液處理，會發生下列蝕刻反應：
Si02 + 4HF R SiF4(g) + 2H20 使得不論是墊氧化層202或是溝槽21 〇中梦基底2〇〇表 面的Si〇2均會反應生成揮發性的以匕⑷。 * 表 值侍注意的是，氧化劑和氫氟酸溶液不可同時使用， 否則反應會變得無法控制。 2此，當矽基底在經氧化劑或氫氟酸溶液處理後，均 iit子* (Μ。—6"1 ;DIW)清洗，以避免殘留 = :一道氫氟酸溶液同時存在，或殘Μ 道氧化劑同時存在 為更進一步清楚說明此濕式處理步驟，以 液做為氧化劑，以浸泡的方式來施 虱溶 然式慝理，其詳細流 46 1 02 5
程如下所述： HF (30 sec) ^H2〇2 (1 min).
DIW HF (20 sec)
DIW 循環數次 其中、30 sec)表示在濃度為1%的氫氟酸溶液中浸泡3〇 移，HF (20 sec )則表示浸泡2〇秒，(丨min )表示在 濃度為35%的過氧化氫溶液中浸泡丨分鐘。在此種條件下， 循環的次數較佳的是5次。 接著請參照第2D圖，將部份罩幕層2〇4剝除，至暴露 出溝槽210之已圓化的角落212，以形成如圖所示之罩幕層 204a，用以方便後續氧化物填入溝槽21〇中。剝除部份罩 幕層204的方法比如是以熱磷酸（H3p〇4 )浸泡。之後，於 溝槽210中的石夕基底2〇〇表面形成一襯氧化層214，其形成 方法比如是施行一快速熱氧化程序，所生成的襯氧化層 214之厚度約為130A左右。接著於罩幕層20 4a上方形成一 層絕緣層，例如是氧化層21 6，並填入溝槽21 0中，且覆蓋 溝槽210之已圓化的角落212。其中氧化層216的形成方法 例如是利用高密度電漿法沈積而成。之後再進行回火程序 或快速熱製程，以將氧化層21 6緻密化，其中回火程序例 如是在氮氣下施行。 接著請參照第2E圖，將罩幕層204a上方的氧化層216 剝除後，再依序將罩幕層204a和墊氧化層202a剥除，以形
第11頁 4 6 10 2 5 五、發明說明（9) 成溝槽隔離區216a。其中’將剝除罩幕層20 4a上方的氧化 層216之方法’例如是化學機械研磨法；剝除罩幕層2〇4a 的方法，例如是以熱磷酸浸泡；剝除墊氧化層2〇2a的方 法，例如是以氫氟酸浸泡。另外，在剝除塾氧化層2 〇 2 a的 同時’氧化層21 6亦會被部份剝除’然而，因為溝槽2丨〇的 月洛2 1 2已做圓化處理’所以不會造成剝除後續所形成之 導電材質時的空間障礙，因此較易剝除乾淨；再者，後續 所开^成的閘極氧化層的厚度亦較均勻，且因為溝槽21〇角 落212的曲率半徑較大，亦不會有電場集中於此區域的現 象發生。 【發明之特徵與效果】 綜上所述’本發明至少提供下列優點： 1.本發明所形成的溝槽之角落的曲率半徑大於 的 淺溝槽隔離區之製造方法中所形成的溝槽之角落。、 由於本發明所形成的溝槽之角落已做圓化處理，因 Ξ 域所形成的閑極氧化層之厚度與其他區威相 〇故不曰有寄生電晶體形成，而得以避免寄生雷所 衍生的問題發生。 避兇哥生電晶體所 此德明所形成的溝槽之角落已做圓化處理，因 剥除’因而可避免相鄰之電晶體間的：：間 溝槽隔離區具有良好的電性隔離效果。 Τ發明之、 雖然本發明已以較佳實施 + 限制本發明，任何熟習此路上，然其並非用以 仅π考，在不脫離本發明之精
第12頁 4 6 1 0 2 5
第13頁

Claims (1)

  1. 461025 六、申請專利範圍 1. 一種使淺溝槽隔離區角落圓化的方法，包括： 於一半導體基底上依序形成一墊絕緣層和一罩幕層； 將該墊絕緣層和該罩幕層圖案化’並以圖案化後的該 墊絕緣層和該罩幕層為一蝕刻罩幕’姓刻該半導體基底， 以於該半導體基底中形成一溝槽； 交替使用氧化劑和氫氟酸溶液處理’以將該溝槽之角 落圓化； 去除部份該罩幕層，至暴露出該溝槽之已圓化的角 落； 形成一絕緣層，填入該溝槽中，且覆蓋該溝槽之已圓 化的角落；以及 剝除 2. 如 理步驟中 3. 如 包括過氧 4. 如 氫溶液的 5. 如 包括硝酸 6. 如 液的濃度 7. 如 用該氧化 該罩幂層和該墊絕緣層’以形成該溝槽隔離區 申請專利範圍第1項所述的方法，其中該濕式處 之該氫氟酸溶液的濃度為〇. 3 %至2 %。 申請專利範圍第1項所述的方法，其中該氧化劑 化氫溶液。 其中該過氧化 其中該氧化劑 其中該硝酸溶 申請專利範圍第3項所述的方法 濃度為5%至2〇 %。 申請專利範圍第1項所述的方法 〉谷液。 申請專利範圍第5項所述的方法 為3 %至3〇 % 。 ” hi扣固珩丄$川#戌，其中在交替 劑和該氫氟酸溶液的過程中，更包括於該氫氟酉丨 申請專利範圍第1項所述的方法
    第14頁 461025 六、申請專利範園 " ---- 溶液處理後以去離子水處理。 8·如申请專利範圍第1項所述的方法，並 ==劑和該氣氣酸溶液的過程中，更包括分別於該氧 劑和該風氟酸溶液處理後以去離子水處理。 9」如申請專利範圍第〗項所述的方法，其中在交替使 ‘ = 氣敦酸溶液處理之前’更包括先以該氯氣 緣層申Λ專利範圍第1項所述的方法，其中形成該絕 1包括於該溝槽中之該半導體基底表面形成一 括下1歹i步—驟種使淺溝槽隔離區角落圓化的方法，該方法包 (=於一矽基底上依序形成—墊氧化層和一罩幕層； ㈣ϊ Λ該塾氧化層和該罩幕層圖案化，並以圖案化後 一餘刻罩幕，㈣”基底， &通矽基底中形成一溝槽； (c)剝除部份該墊氧化層； 該溝槽之該石夕基底表面氧化生化 二氧匕除部份該墊氧化層和該溝槽之該⑧基底表面的 落圓(』)重覆上述步驟⑷和步驟(e)，直至將該溝槽之角 角落（g)去除部份該罩幕層，至暴露出該溝槽之已圓化的
    461025 六、申請專利範圍 (h)形成一氧化層’填入該溝槽中’且覆蓋該溝槽之 已圓化的角落；以及 (i )剝除該罩幕層和該墊氧化層，以形成該溝槽隔離 區。 1 2.如申請專利範圍第11項所述的方法，其中步驟（d ) 中’將該溝槽之該矽基底表面氧化生成二氧化梦的方法， 包括使用氧化劑。 1 3.如申請專利範圍第1 2項所述的方法，其中在使用 氧化劑處理完後，更包括以去離子水處理。 14.如申請專利範圍第12項所述的方法 劑包括過氧化氫溶液和硝酸溶液二者擇—（ 其中該過氧 其中該硝酸 其中步驟 1 5.如申請專利範圍第i 4項所述的方法 化氫溶液的濃度為5 %至2 〇 %。 ^ 1 6.如申請專利範圍第1 4項所述的方法 溶液的濃度為3 %至3 〇 %。 f7.如申請專利範圍第11項所述的方法，其中步驟（c “ ：4 V f除部份該墊氧化層和該溝槽之該矽基底表面 一匕矽的方法，包括使用氫氟酸溶液。 氫藥如專利範圍第17項所述的方法，其中在使用 冷液處理完後，更包括以去離子水處理。 .如申清專利範的方 酸溶液的濃度為0.3 %至2 % / 忐，、中該鼠鼠 ⑴中2°: ίΐϊίΐ範圍第11項所述的方法，其中在步驟 又枯重覆步驟（d)和步驟（e)五次。
TW089111252A 2000-06-09 2000-06-09 Method for rounding corner of shallow trench isolation TW461025B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW089111252A TW461025B (en) 2000-06-09 2000-06-09 Method for rounding corner of shallow trench isolation
US09/790,493 US6426271B2 (en) 2000-06-09 2001-02-23 Method of rounding the corner of a shallow trench isolation region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089111252A TW461025B (en) 2000-06-09 2000-06-09 Method for rounding corner of shallow trench isolation

Publications (1)

Publication Number Publication Date
TW461025B true TW461025B (en) 2001-10-21

Family

ID=21660034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089111252A TW461025B (en) 2000-06-09 2000-06-09 Method for rounding corner of shallow trench isolation

Country Status (2)

Country Link
US (1) US6426271B2 (zh)
TW (1) TW461025B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974755B2 (en) 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture
CN110137082A (zh) * 2018-02-09 2019-08-16 天津环鑫科技发展有限公司 一种功率器件沟槽形貌的优化方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030186555A1 (en) * 2002-03-26 2003-10-02 Ming-Chung Liang Utilizing chemical dry etching for forming rounded corner in shallow trench isolation process
US7812375B2 (en) * 2003-05-28 2010-10-12 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
KR100843244B1 (ko) 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP3871271B2 (ja) * 2003-05-30 2007-01-24 沖電気工業株式会社 半導体素子の製造方法
CN100407382C (zh) * 2003-07-11 2008-07-30 中芯国际集成电路制造(上海)有限公司 浅沟道隔离处理的双衬垫氧化物工艺
JP2005142319A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置の製造方法
US7026211B1 (en) 2004-03-08 2006-04-11 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture
JP3765314B2 (ja) * 2004-03-31 2006-04-12 セイコーエプソン株式会社 マスク、マスクの製造方法、電気光学装置の製造方法および電子機器
CN100339971C (zh) * 2004-11-03 2007-09-26 力晶半导体股份有限公司 浅沟槽隔离结构的制造方法
US7611950B2 (en) * 2004-12-29 2009-11-03 Dongbu Electronics Co., Ltd. Method for forming shallow trench isolation in semiconductor device
KR100698085B1 (ko) * 2005-12-29 2007-03-23 동부일렉트로닉스 주식회사 트랜치 형성방법
KR100856315B1 (ko) * 2007-06-22 2008-09-03 주식회사 동부하이텍 반도체 소자의 제조 방법
JP2009164424A (ja) * 2008-01-08 2009-07-23 Toshiba Corp 半導体装置およびその製造方法
CN102881674A (zh) * 2012-10-12 2013-01-16 上海华力微电子有限公司 Mim电容器及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4631152B2 (ja) * 2000-03-16 2011-02-16 株式会社デンソー シリコン基板を用いた半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974755B2 (en) 2003-08-15 2005-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure with nitrogen-containing liner and methods of manufacture
CN110137082A (zh) * 2018-02-09 2019-08-16 天津环鑫科技发展有限公司 一种功率器件沟槽形貌的优化方法

Also Published As

Publication number Publication date
US20020001916A1 (en) 2002-01-03
US6426271B2 (en) 2002-07-30

Similar Documents

Publication Publication Date Title
TW461025B (en) Method for rounding corner of shallow trench isolation
JP4152276B2 (ja) 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法
JP4001866B2 (ja) 浅溝分離（ｓｔｉ）プロセス後のディボット形成を制限する方法
KR100866143B1 (ko) 반도체 소자의 소자분리막 형성방법
TW479320B (en) Method for forming element isolating region
TWI279859B (en) Method of manufacturing a semiconductor device, and a semiconductor substrate
TWI251296B (en) Method for fabricating semiconductor device capable of preventing damage by wet cleaning process
JP4825402B2 (ja) 半導体装置の製造方法
KR20030081169A (ko) 에칭 방법
JP2001345375A (ja) 半導体装置および半導体装置の製造方法
TW567577B (en) Method of forming a post shallow trench isolation structure
JP3727299B2 (ja) 半導体装置の製造方法
TWI316737B (en) Method for manufacturting gate electrode for use in semiconductor device
US7001838B2 (en) Method of wet etching an inorganic antireflection layer
US6716718B2 (en) Method of producing a semiconductor device
JP2000323564A (ja) 半導体装置の製造方法
JP2004356575A (ja) 半導体装置の製造方法
TW200524091A (en) Method for manufacturing semiconductor device
KR20010065186A (ko) 플래쉬 메모리 소자의 제조방법
JP2003051536A (ja) 基板処理方法および半導体装置の製造方法
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
KR100559042B1 (ko) 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법
TWI267914B (en) Method of manufacturing semiconductor device
US6887767B2 (en) Method for manufacturing semiconductor device
KR100361572B1 (ko) 반도체 소자의 접촉 구조 형성 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent