TW459308B - Semiconductor device having conductive layer within field oxide layer and method for forming the same - Google Patents

Description

459308 五、發明說明（1) 發明範圊 η本發明是與具有場氧化層以隔絕位於半導體晶圓上之各 單π的半導體裝置有關；更進一步地說，是與在場氧化層 中具有導電層之半導體裝置及其形成方法有關。 相關先前拮藝描诚 熟知本技藝的人都知道，半導體裝置諸如SRAM(靜態隨 機存取記憶體）’DRAM(動態隨機存取記憶體），FeRAM(親 鐵性隨機存取記憶體）等等’均包含一主動區與一場區。 各種不同的單元諸如電晶體等等便在主動區内形成。源極 以及汲極接面區也在主動區内形成^而複數個為了隔絕各 個單元的場氧化層則在場區内形成。 隨著各項半導體裝置更加地積體化的趨勢，形成場氧化 層$技術也越來越重要。在高度積體化的半導體裝置中， 一般熟知廣泛用來形成場氧化層的其中一種技術為區域性 矽氧化法（L0C0S)。還有另一種技術則為淺渠溝隔絕法 (STI)。淺渠溝隔絕法具有玎避免場氧化層於裝置中狹窄 區域形成過薄氧化層的優點。更甚者’本技術亦可避免場 氧化層於裝置中主動區的邊緣區域形成過厚氧化層的現象 當晶片的尺寸越做越小的同時’場氧化層也越變越薄’ 因此也造成了半導體裝置的臨界電壓隨著因電場造成於接 面區以及半導體底座之間的位能差而改變的情形。另外’ 半導體裝置中鄰近的單元可能亦會因此而被位能變化所影 響。

第5頁 45930 8 五、發明說明（2) 圖1A為一半導體裝置諸如動態隨機存取記憶體區塊的平 面示意圖。圖1 B為沿著線段A — 之剖面圖β數字丨q代表半 導體底座，11代表場氧化層，丨4代表閘隔絕層，丨5代表閘 電極，16代表接面區。如圖1Β所示，場氧化層形成於場區 之内，而接面區以及通道區形成於主動區内。 接下來，參考圖2Α至2D可知道一般製作傳統半導體裝置 的方法。 參考圖2Α ’氧化層11與氮化層丨2順序地在半導體底座j 〇 上面形成。接著’一道定義出複數個場區的掩模（未在圖 上顯示）形成於氮化層12之上。然後，氮化層12、氧化層 Π、以及部份的半導體底座1〇被選擇性的蝕刻而在各個定 義出的場區内形成渠溝。 參考圖2Β，移除掩模後，形成一超過氮化層丨2底部高度 的場隔絕層13於渠溝中’接著，使用化學機械式研磨法 (CMΡ)或者回姓法使渠溝内只剩下場隔絕層1 3。 參考圖2 C，順序地蝕刻氮化層1 2以及氧化層11以完成場 氧化層之形成。 參考圖2D ’順序形成閘隔絕層1 4，閘電極1 5，以及接面 區16 9因此’形成一通道區於接面區16之間以及閘電極Η 之下。

至此’由於場隔絕廣13為一不導電廣，由通道區以及接 面區之位能差所形成之電場將不受衰減的跨在通道區上。 更進一步地，場隔絕層13與接面區以及通道區共同形成了 電容式的單元。也就是’場隔絕層13就像是電容式單元中 画 ^ 45930 8 五、發明說明（3) 的誘電層。於是，接面區的電位變化將導致位於閘電極下 方的通道區的電位變化。 在N型通道增益型金氧半場效電晶體（N_channel enhancement MOSFET) t，如果接面區16之電位高梦半導 體底座10之電位，則通道區的電位，尤其是靠近場區的部 份’也會高於半導體底座1〇的電位。 接著考慮主動區内的空乏區β緊鄰著場區的主動區内的 載子由於受接面區16的電位變化之影響而被耗盡，因而導 致半導體裝置臨界電壓的下降。這是因為由於接面區以及 半導體底座之間的電位差所引起的電場造成的現象。 圖3為一電位分佈模擬示意圖，主要是根據圖⑼，以等 位能線表現出當接面區的電位高於半導體底座電位 ，以通道區為中心’深達半導體底座表面的位能分佈情形 。在圖3中可發現等位能線的間距非常窄，而且在場區内 :等位能線有-陡峨地下降的現象。目此，接面區的電位 r置m輕易地改變通道區的電位’進而降低了半導體 發明捅萆 因此’本發明最主要的目的即是在 内形成導電層的半導體裝置及其形成方法：：氧化層 以降低由於裝置内相鄰單元之電位變3本發明可 置之影響。 1變化引起之電場對此裝 根據本發明的其中一方面，我們提供—種製 置的方法。此裝置有一場氧化層以隔 +導體裝 每Μ隔絕裝置内各單元，另

^ 45930 8 五、發明說明（4) 外此裝置包含了 一場區以及一主動區，而主動區内包含了 一接面區以及一通道區’製造步驟如下：a) —場區内有渠 溝之半導體結構·’ b )形成一第一場隔絕層於渠溝内；c)形 成一導電層於第一場隔絕層之上以填滿渠溝内事先決定之 部分；d)形成一第二隔絕層於導電層之上已填滿渠溝内剩 餘之部分。 根據本發明之另一方面’我們提供了一種半導體裝置。 此裝置有一場氧化層以隔絕裝置内之各單元，另外此裝置 包含了 一場區以及一主動區，而主動區内包含了一接面區 以及一通道區；此裝置包括：一半導體底座，其場區内含 有一渠溝；一第一場隔絕層形成於渠溝内；一導電層填入 渠溝内事前決定之部分；一第>隔絕層形成於導電層之上 並填滿渠溝内剩餘之部分。 圖式簡述 本發明其餘之目的及内容在楼下來之具體實施例與參考 圖例中將更為顯而易見： 圖1A為一典型之DRAM單元，结耩之平面圖。 圖1B為沿著圖圖1A中線段A-A’之剖面圖。 圖2A至圖2D為描述製造傳統半導體裝置各步驟之剖面圖 〇 圖3為一利用圖2D中等位能線所繪製之位能分佈模擬圖 圖4 A至圖4D為根據本發明之，具體實施例所描述製造之 半導體裝置各步驟之剖面圖

459308 五、發明說明（5) 圖5A至圖5E為根據本發明之另—具體實施例所描述製造 之半導體裝置各步驟之剖面圖，以及 圈6為一利用圖5 E中等位能線所繪製之位能分佈模擬圖 〇 較佳具體實施例_诚 本發明提供一種半導體裝置，其場氧化層内具有一導電 層，其作用在於可降低因為相鄰單元之間的狀態變化所 成的影響以及改善半導體裝置之封裝密度和特性。 根據本發明所描述的半導體裝置及其製造方法，以下將 以參考圖4A至圖4D之具體實施例做說明： 根據圖4A，一氧化層41及一氮化層42順序地形成於半導 體底座40之上。接著，一道定義複數個場區的掩模（未表 現於圖中）形成於氮化層42之上。然後，選擇性蝕刻氮化 層42，氧化層41以及部份的半導體底座4〇，在場區内 渠溝。 接下來，在除去掩模之後，使用沈積法或是氧化法將一 第一場隔絕層43形成在渠溝内之底部以及渠溝内之側邊溝 壁。若是使用沈積法，則第一場隔絕層覆蓋滿整個結構之 表面。另一方面，若是對半導體底座4〇使用氧化法，則第 二場隔絕層43將只會形成於半導體底座4〇上之渠溝内被曝 光的部份》而且’第一場隔絕層43的組成可以是氮化層或 是氧化層。 接著’形成一導電層44於第一場隔絕層43之上。其中導 電層44可由單晶矽，多晶矽，非晶矽，或是此三種材料之

459308 五、發明說明（6) 任意組合所構成。 根據圖4B，對導電層44以及第一場隔絕層43使用化學機 械式研磨法（CMP)或者回蝕法，使氮化層42暴露於表面並 在渠溝内留下導電層44 ^因此，每一個渠溝内事先決定的 部份將被導電層44填滿。此時，選擇導電層44的厚度至少 大於一個Debye長度為較佳之實施方法。 根據圖4C，使用沈積法或氧化法形成一第二場隔絕層45 於導電層44之上。接著，使用化學機械式研磨法（CMp)或 者回餘法使第二場隔絕層45只留在渠溝内，也就是填滿每 二個渠溝剩下的部份。因此，每一個渠溝内將被由第一場 隔絕層43，導電層44，第二場隔絕層45形成的堆疊結構所 填滿。其中第二場隔絕層45可以為—氧化層。 根據圖4 D，姓刻 化層46以及一閘電 之結構上。最後， 再根據圖4 D，依 施例包括了具有渠 部以及渠溝壁的第 隔絕層43之上以填 第—场隔絕層4 5形 部份。 此時，第一場隔 層4 4由單晶砂，多 合所組成’而導電 氮化層4 2以及氧化 極47依照熟知的技 使用離子佈植法形 本發明所製造之半 溝結構之半導體底 —場隔絕層43。導 入每一個渠溝内事 成於導電廣44之上 絕層43由氮化層或 晶矽，非晶矽或者 層44的厚度選擇以 層41。接著，一閘氣 術順序地形成於完成 成接面區4 8。 導體裝置及其具體實 座40，形成於渠溝底 電層44形成於第一場 先決定的部份，接著 並填滿渠溝内剩餘的 氧化層所組成，導電 這三種材料之任意組 大於一個Debye長度

459308

為較佳實施方法。另外，第二場隔絕層可以為—氧化層。 更進一步地’形成閘隔絕層46於整個結構之上，形成問 電極47於閘隔絕層46之上，接著使用離子佈植法於主動區 内形成接面區48。 ' °° 圖5A至5E為描述另一種根據本發明製造之半導體裝置與 其形成方法，以及其具體實施例。 、 根據圖5A，一氧化層51及一氮化層52順序地形成於半導 體底座50之上。接著，一道定義複數個場區的掩模（未表 現於圖中）形成於氮化層5 2之上《然後，選擇性蝕刻氣化 層52 ’氧化層51以及部份的半導體底座，在場區内形成 渠溝β 接下來’在除去掩模之後，使用沈積法或是氧化法將一 第一場隔絕層5 3形成在渠溝内之底部以及渠溝内之側邊溝 壁。若是使用沈積法，則第一場隔絕層覆蓋滿整個結構之 表面。另一方面*若是對半導體底座5〇使用氧化法，則第 一場隔絕層53將只會形成於半導體底座5〇上之渠溝内被曝 光的部份"而且，第一場隔絕層53的組成可以是氮化層或 是氧化層。 根據圖5 Β ’對第一場隔絕層5 3做非等向性蝕刻，使其只 留在渠溝内之侧邊溝壁上。接著，形成導電層54於整個結 構之上。其中，導電層5 4可由單晶矽，多晶矽，非晶矽或 者這三種材料之任意組合所組成。 根據圈5C，對導電層54以及第一場隔絕層53使用化學機 械式研磨法（CMP)或者回蝕法’使氮化層52暴露於表面並

第11頁 45930 8 五、發明說明（8) 在渠溝内留下導電層54。因此，每一個渠溝内事先決定的 部份將被導電層54填滿。&時，選擇導電層54的厚度至少 大於一個Debye長度為較佳之實施方法。 根據5D ’使用沈積法或氧化法形成一第二場隔絕層55於 導電層54之上。接著’使用化學機械式研磨法（CMp)或者 回蝕法使第二場隔絕層55只留在渠溝内，也就是填滿每一 個渠溝=下的部份。因此，每一個渠溝内將由侧邊溝壁上 之第一場隔絕層53 ’以及導電層54，第二場隔絕層55所形 成的堆疊結構所填滿。其中第二場隔絕層55可以為一氧化 層。 根據園5E，蝕刻氮化層52以及氧化層5 1。接著，一閘氧 化=56以及一閘電極57依照熟知的技術順序地形成於完成 之結構上。最後，使用離子佈植法形成接面區58。 再根據圖5E，依本發明所製造之半導體裝置及其具體實 施例包括了具有渠溝結構之半導體底座5 〇，形成於渠溝側 邊溝壁的第一場隔絕層53 ^導電層54形成於第一場隔絕層 53之上以填入每一個渠溝内事先決定的部份，此時，選擇 導電層54的厚度至少大於一個Debye長度為較佳之實施方 法0 接著第二場隔絕層55形成於 剩餘的部份。此時，第一場隔 組成’導電層54則由單晶矽， 材料之意组合所組成。另外 氧化層β 導電層54之上並填滿渠溝内 絕層5 3由氮化層或氧化層所 多晶石夕，非晶碎或者這三種 ’第二場隔絕層55可以為一

第12頁 45930 8

更進-步地，形成閘隔絕層56於整個結構之上 電極57於問隔絕層56之上’接著使用離子佈植 = 内形成接面區58» 與傳統中只具有隔絕層之場氧化層做比較，#圖⑼以及 圖5E所表現的’根據本發明所實施之場氧化層同時具有導 電層以及隔絕層β ®此’在通道區内，由半導體底座及接 面區之間的位能差所引起的電場對半導體裝置造成的影響 將可因存在於導電層内之載子的流動而降低。另外，亦可 有效地預防與場區緊鄰的通道區以及空乏區中位能升高現 象。 模擬圖表，以等位能線表示當接面區的位能高 於、，體底座之位能時，通道區中心以及圖5E中之半導體 底座表面之間的位能分佈情形。和圖3做比較，等位能線 之間的間距較寬而且等位能線於場區内之斜率呈現平緩地 下降趨勢。也就是，通道區對於接面區的位能變化並不敏 ^見一步地，本發明更可預防半導體裝置的特性諸如 等等因為相鄰單元之間的位能變化影響而造成的 雖然根據本發明 範例’熟知此項枝 添加或是取代的動 範圍之範圍與精神 之較佳具體實施例已 藝的任何人均可利用 作’而不脫離本發明 在此提出作為參考 本發明來做修改、 所提出的專利申請

第13頁

Claims (1)

1. 459308 六、申請專利範圍 1. 一種製造具有場氧化層以隔絕各單元之半導體裝置 的方法，其中該半導體裝置包含一場區以及一主動區，該 主動區具有一接面區以及一通道區，該方法包括下列步驟 a) 提供一具有渠溝於場區内之半導體結構； b) 形成一第一場隔絕層於渠溝内； c) 形成一導電層於該第一場隔絕層之上以填充該渠溝 内事先決定之部份；以及 d) 形成一第二場隔絕層於該導電層之上並填滿渠溝内 剩餘之部分。 2. 如申請專利範圍第1項之方法，其中該導電層是由單 晶矽、多晶矽、非晶矽或是這三種材料之任意組合所組 成。 3. 如申請專利範圍第2項之方法，其中該導電層之厚度 大於一個Debye長度。 4. 如申請專利範圍第2項之方法，其中該第一場隔絕層 係形成有Hi化層或是氧化層其中之一。 5. 如申請專利範圍第4項之方法，其中該第一場隔絕層 以沈積法形成於渠溝之底部以及渠溝之侧邊溝壁上。 6. 如申請專利範圍第1項之方法，其中該第二場隔絕層 形成有一氧化層。 7. 如申請專利範圍第4項之方法，其中步驟a)包括以下 的步驟： al)製備一半導體底座；

   第14頁 4593 0 8 六、申請專利範圍 a2)順序形成一氧化層以及一氮化層於該半導體底座之 上； a3) 形成一道掩模於該氮化層之上以定義出該場區； a4)選擇性蝕刻該氮化層、該氧化層以及部份之該半導 體底座以形成該渠溝；以及 a5) 除去該掩模。 8. 如申請專利範圍第7項之方法，其中該第一場隔絕層 使用氧化法形成於該渠溝内該半導體底座上之露出部份° 9. 如申請專利範圍第7項所敘述之方法，其中步騨c)包 括以下的步驟： cl)形成該導電層於該渠溝内且遍及該半導體結構；以 及 c2)使用化學機械研磨法或回蚀法其中之一以露出該氧 化層。 10. 如申請專利範圍第9項之方法，其中步騍d)包括以 下的步驟： dl)形成該第二場隔絕層於整個結構之上； d2)使用化學機械研磨法或回蝕法其中之一，以留下以 第二場隔絕層於渠溝内之剩餘部份；以及 d3)蝕刻該氤化層及該氧化層。 . 11. 如申請專利範圍第7項之方法，更包含下列步驟* e)形成一閘隔絕層於完成之結構上； f )形成一閘電極於該閘隔絕層之上；以及 g)使用離子佈植法於主動區内形成一接面區。

   第15頁 d593〇 8 六、申請專利範圍 12、 如申請專利範圍第}項之方法，在步驟b)之後更包 含執行一非等向性蝕刻之步驟，使得該第一場氧化層實質 上只留在渠溝内之側邊溝壁之上。 13. 一種具有場氧化層以隔絕各單元的半導體裝置，其 中該半導體裝置包含一場區以及一主動區，該主動區具有 一接面區以及一通道區，該裝置包含： 一具有渠溝於該場區内之半導體底座； 形成於該渠溝内之第一場隔絕層； 一導電層’填充該渠溝内事先決定之部分；以及 一第二場隔絕層，形成於該導電層之上，其中該第二隔 絕層填滿該渠溝内剩餘之部分。 1 4，如申請專利範圍第13項之裝置，其中該導電層是由 單aa石夕、多晶矽、非晶矽或是這三種材料之任意組合所形 成。 15·如申請專利範圍第14項之裝置，其中該導電層之厚 度大於一個Debye長度。 1 6·如申請專利範圍第13項之裝置，其中該導電層形成 於該渠溝之侧邊溝壁上。 17·如申請專利範圍第13項之裝置，其中該導電層形成 於該渠溝之底部以及侧邊溝壁上。 18·如申請專利範圍第14項之裝置，其中該第一場隔絕 層係為氮化層或氧化層其中之一。 19.如申請專利範圍第13項之裝置，其中該第二場隔絕 層係為氧化層。

   45930 8

   第17頁