TW457704B - A condenser arranged in a support frame in a semiconductor arrangement and its manufacturing method - Google Patents
A condenser arranged in a support frame in a semiconductor arrangement and its manufacturing method Download PDFInfo
- Publication number
- TW457704B TW457704B TW088114491A TW88114491A TW457704B TW 457704 B TW457704 B TW 457704B TW 088114491 A TW088114491 A TW 088114491A TW 88114491 A TW88114491 A TW 88114491A TW 457704 B TW457704 B TW 457704B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- layer
- carrier
- support frame
- capacitor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims description 79
- 239000003990 capacitor Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000010970 precious metal Substances 0.000 claims description 11
- 230000002079 cooperative effect Effects 0.000 claims description 9
- 239000007772 electrode material Substances 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 241000446313 Lamella Species 0.000 claims 1
- 239000013589 supplement Substances 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract 1
- 229910000510 noble metal Inorganic materials 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000008569 process Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- 229910052697 platinum Inorganic materials 0.000 description 7
- 239000004576 sand Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 229910052743 krypton Inorganic materials 0.000 description 3
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- MYXPXPFUKKHRQQ-UHFFFAOYSA-N [Ti].[Re] Chemical compound [Ti].[Re] MYXPXPFUKKHRQQ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 240000007817 Olea europaea Species 0.000 description 1
- 244000018633 Prunus armeniaca Species 0.000 description 1
- 235000009827 Prunus armeniaca Nutrition 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 206010039509 Scab Diseases 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- AUCYVQFQJMRJFO-UHFFFAOYSA-N [Gd].[Au] Chemical compound [Gd].[Au] AUCYVQFQJMRJFO-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005242 forging Methods 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- 230000000366 juvenile effect Effects 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical group [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052705 radium Inorganic materials 0.000 description 1
- HCWPIIXVSYCSAN-UHFFFAOYSA-N radium atom Chemical compound [Ra] HCWPIIXVSYCSAN-UHFFFAOYSA-N 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 210000003625 skull Anatomy 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
457704 A7 B7 五、發明說明（1 ) (請先閲讀背面之注意事項#;填寫本頁》 本發明是有睏於在半導體電路中配置於一支搜架上的 電容器，在其中使用高e電介質或鐵電質作為電容器電 介質。 在一個大數目的半導體積體霄路中，電容器是為必須 ,例如在DRAM-電路或是A/D (類比/數位）轉換器。因此 ，提高積體化的密度是特別重要的目標。亦即，它必須 實現儘可能地高或是對於須泶足夠的電容而具有最小的 位置須求。此間題提出尤其在DRAM電路之中，在其中每 一個記憶體單胞具有一儲存電容器以及一選擇電畢體， 因而此用於記憶體單胞K供使用的表面面積連嫌地減少 。同時為了電荷可靠的儲存Μ及所挑選資訊的可底別性， 必須保持記憶體電容器某一最小的電容。此最小電容目 前設在大約25fF(法拉第）。 經濟部智慧財產局員工消費合作社印製 為了減少位置的須要•可Μ使用具有髙介爾係數（高 -e-電介質）的順_質作為電容器電介質◊在®憶體配 置中•此種電容器較佳是使用作為所餺的”堆曼”電容器 (此單胞的電容器是配置於附屬的選擇電晶體之上）° 記憶體單胞•其使用順電性材料作為電容器爾介質， 在電源電壓的選擇中喪失其電荷Μ及所醏存的資訊。此 外•這種單胞由於其剩餘的漏電電流必須經常的重新被 寫上（Refresh-Time)。使用鐵電辉材料作為電容器電介 質儘可能地對於根據不同的戡電質的極化方向，而建立 不消逝記憶體（FRAH)。其資訊在電源電壓的選擇中不會 喪失，並且亦不須要經常重新寫人。單胞殘餘的漏電電 -3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ¢57704 A7 ---- B7 經濟部智慧財產局員工消費合作社印製 1、發明說明（2 ) 流不影響其記憶的信號。 由已知的文獻可知，另一種的高e電介質與餓電質是 例如鉗-緦-鈦（BST),緦-钛（ST)或者是鉛-雄-钛（BZT), 此外還有鐵以及次電性聚合物Μ及其他。 雖然逭些材料具有所欲之電氣特性，在實際上其重要 性受到限制。在瑄方面最基本的原因是，上述的材料在 半導髑的配置中不能不繼纗使用，此種材料之製造是經 由漉鍍或殺積製程在所須的高溫含氧的氛圃中進行。這 些成在半導體技術中適合使用有導電能力的材料.（例如 多晶矽，鋁，或鎢）作為電極材料，因為它們在此條件 下氧化。因而至少此第一電極逋常由一種含貴重的材料 ，如鉑（Pt)或釕（Ru)而製造產生。可是此種新的電捶材 料對於半導體技術而言是相當非為熟知的材料。它是難 於塗佈，並且只有在小的層厚度可Μ滿意地形成结構。 此外，它們能為氧氣所滲透。逭造成當在製造電容器電 介質時位於較深的结構被氧化，並且不保證第一電槿與 選擇電晶體之間足夠的接觸。因此在電容器電介質之下 必須有一阻障，它用Μ抑制氣的擴散。 在德國專利文件196 40 448與W0 98/14992中說明此 種記憶髄單胞，在其中此介於第一電極與通往選擇電晶 艘之迪接结構之間的阻障之整個表面經由氮化處理而產 生。在 DE-0S. 196 40 244Κ 及 V0 98/15014 中描述一電 容器，其具有一高-e-電介性或鐵電性之電容器電介質 。在其中此第一電極由一電極核心與一與此相對之一薄 —4 — 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
A7 4457704 _____B7 五、發明說明（3 ) 間 言I 背 面 之 注 意 事 Sr 填 寫 本 頁 含貴重金屬的曆所構成。並且在其中此電極核心由連接 结構材料或氧化阻障材料所構成。此具有其優點，即僅 必須形成一曆薄的含貴重金屬的結構° 所有逭些具有高-ε -介電性或孅電性之電容器電介質 之電容器是共同的在原則上設有第一電極之平面配置。 在美國專利US 5,581,43 6中是堪在議論中的技術之作 為電容器之第一電極，而在電極核心的表面塗佈一薄的 鉑（Pt)曆。如果有瑄種情祝•可以此高-e-甯介質作為 自由存在的婶構•而在肜成第一與第二電極之前被製造 。即，此電極可Μ在電介質的側壁上形成。 本發明的目的是，在具有高-e-介電性或锇電性的電 容器電介質之電容器中進一步的減小所須的空間从及規 範用於此種電容器之一種簡單的並旦受一般製造過程約 束的製造方法。 此目的是藉由具有申請専利範圍第1項之特徵部份的 锺容器或是藉由具有申請專利範圃第7項之特戳部份的 製造方法而猩解決。 經 濟 部 智 慧 財 k 局 員 工 消 費 合 作 社 本發明根據支撐架的使用，而用於電容器之含貴重金 鼷之第一電極，其具有相對於其在載體表面上之設計本 質上擴大的表面。此支撐架包括至少兩個彼此間隔的薄 片，其基本上是平行於載體表面，並且經由一連接部份 與載體相迪接。此含貴重金羼的第一電棰覆盖薄片與連 接部份的表面，致使電容有效的表面掮大。電容器的第 二電極，藉由高ε-電介質或鐵蜇質與第一電極分隔。 -5 _ 製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） κι ¢57704 __Β7__^ 五、發明說明（4 ) 此支撐架可Κ在許多不同的實腌嵌式中茛規。此逋接 部份較佳是亦與薄片彼此連接•並且可以配置於薄片的 一或多側上。它可Μ在其内部經由薄片而伸展。此支指 架在原則上可Μ採取每一形式•它在已知的所謂”冀堆 疊式電容器”中作為第一電極。此種冀堆®式電容器是 例如在 ΕΡ 415 530 Bl, ΕΡ 779 656 A2t ΕΡ 756 326 Α1 · Μ及在尚未公布的DE-專利申請Hr. 198 21 910.5， 1 98 21 776,5M及198 21 777.3中描逑。其中在此本發 明有助於在K上文件中所描述的電捶結構•可是儀作為 用於含貴重金靥第一電極之支撐架。因此葑用於支撐架 材料存在著更大的選擇，它可以由一絕緣髖所構成，並 且此連接部份須要與薄片與載體不是以電氣方式，而是 K機械方式栢連接。 此載體可Μ包括一個用於第一甯極的連接，因而剩餘 的載題表面以一絕緣層覆蓋。於是此含貴遘金躅的第~ 镭插覆蓮載體表面的一部份Κ及覆蓋此連接，因此保證 一電氣接觸。 作為用於第一電極的材料，尤其適合的是粕（Pt)»可 是埋有氧化釕（Ru), Μ及其他含有貴重金屬的材料，其 對於使用於高-e-介電性或鐡電性電容器為己知。此第 二電極較佳是由如同第一锺棰相同的材料構成，然而堪 可以由一個其他的合適的材料，例如是一其他的金羼或 是摻雜的多晶砂所構成。 此電容器較佳是使用於DRAM單胞之中。因而此載體包 _ 6 - 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） ： f! ! I I 一 (請先閲請背面之注意事項#!·填窝本頁) -訂. 經濟部智慧財產局員工消費合作社印製 在57704 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 t 五、發明説明（） 含所附屬的M0S選擇爾晶 所聣明的逋接與第一電棰 的區域中，具有一例如由 障，並且Ϊ3外由例如鈦， .為了製造電容器首先在 撐梁上轚棰材料例如是鉑 均勻地濺稹》此電極材料 一轚榧結構。也許在塗佈 前，在載體上塗佈一眉輔 面與電極結構上面邊錁之 阻曝光的間題β在逋種情 與電搔材料形成結構。於 料去除。在形成第一轚柾 質或戡電質以已知的方法 的電槌。 此根據本發明的儷點是 非均向性蝕刻。 為了製造支撐架，在此 其具有一埋入其中的連接 有交替的由第一材料所構 因而此第二材料對第一材 序列所形成的結構一直形 面的結構《連接部份産生 是斜的植入，均勻一致的 醴，笛 相連》 匍化鈦 多晶砂 載體之 (Pt), 是借助 用於微 助磨， 間高度 涴之中 是此輔 晶體的-此連接較 所構成之 、箱或類 上産生支 銥（ΙΓ), 於橄影術 彩術所必 尤其是為 的區別， ,以輔助 助靥灌擇 的結構之後，一 被一致的塗佈， s/d η 佳是在 導霣之 似之物 搏架。 或是氣 而産生 須的光 了平衡 逭可能 層的¥ 性地對 傾离-ί 於是製 域經由 其上面 氣祺阻 所構成* 在此支 化釕 一植第 阻層之 載讎表 導致光 阻軍幕 轚栖材 -電介 成相對 ，不須要對爾極材料作強烈的 載饉上一，其可以包括一绝鐮靥 —- 一，産生一層瓶序列。其各自具 .^ * 成的層與由第二材料構成的層， 料作避擇性的蝕刻9此層的順 成至載賸，致使得形成一具有倒 於至少一個側面上。對此特別 澱積其具有隨後非均向性的蝕 本紙張尺度適用中國國家標準（CNS > Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 457704 Α7 Β7 五、發明說明（） 刻Μ形成一間隙壁，或者可Μ在此曆的结構之裸露的表 面上使用選擇性的磊晶。在以上兩個方法之中，於是在 .曆的結構中蝕刻成一涧孔，Κ便裸露設置曆的表面，並 具以選擇性的蝕刻，可以將由此兩種材料形成的層去除。 此洞孔可Μ位於層結構的邊蝝，致使得在此連接部份 所形成的層Μ及可能此層结構的邊緣_放去除。 另一方面此洞可Μ產生於廇的內部中。因此，在兩種 材料的蝕刻中保證有特別高的穗定性*因為此連接郤份 是存在於所有支撐架外部的側面。此由第一種材料所構 成的層因此可Μ非常的薄，大約2 0至3 0奈米（n m) ° 在載體與靥序列之間可Μ塗佈一輔助層作為蝕刻終止 。此層序列的最下層是較佳由第一種材料所構成的暦。 經濟部智慧財產局員工消費合作社印製 此種蝕刻形成曆的結構於是可Κ同樣地如同涧孔的產生 於兩個触刻步驟中進行。因而第一蝕刻步驟是對於輔助 層有選擇性。一個可能在載體中存在的接觸洞或阻障是 箱由此方法而特別地受到良好的保護。此儍點尤其出規 於從支抟架的內都至載體的洞孔之中，因為在當向下蝕 刻以產生涧孔時，必須蝕刻至載體之上或是蝕刻至直接 位於載體之上的層之上（其在每一種情況中對於所使用 的輔助曆製程沒有阻抗），因而接觸洞是較佳地配置於 載體表面之此區域之中。如果沒有：輔助磨，則可以存在 蝕刻阻陣的危險。此外，是杏使用輔肋層為有利，是取 決於選擇第一種與第二種材料•戧鰭表面，以及胆蹿。 當第一種材料與載髏表面的材料相同，它在曆的結構形 _ 8 _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 457704 ___ B7_ 五、發明說明（7 ) 成中儘可能地使此輔助曆保證蝕刻終止。作為輔助層是 K例如氧化矽（特別是TE0S)或氮化物為合適。 -------------!裝--- (請t閲讀背面之注意事洗#.填寫本頁) 在支撐架的製造方面，可以使用在以上所引證之專利 申請中所描雄的方法。如同巳經脫明，在選擇適當的材 料方面，存在較大的自由性。因為只有在合適的幾何形 狀中，才可Μ得到可產生的支撐架。逭意味著，在蝕刻 的過程中存在較大的選擇可能性。對於使用作為支撐架 ，此曆的序列（1./2.材料）可Μ是例如Κ下所構成： 經濟部智慧財產局員工消費合作社印製 Ρ + -多晶砂/Ρ _ -多晶矽，矽/緒，η--多晶矽/多晶矽· 氧化矽/氮化矽，氮化矽/氧化矽，氧化矽/(也許摻雜） 多晶矽，以及其他的姐合。而由第一種材料構成薄片。 逋接部份較佳同樣是由第一種材料所構成，逭是為了不 妨礙第二種材料以後的選擇性的蝕刻。此支撐架是可Μ 由相同（絕緣）的如同載體表面的材料所構成，致使得 將由第二種材料所構成的曆作選擇性的去除尤其簡單， 或者對於第二種材料以及其選擇性的蝕刻過程存在大的 選擇自由。當然，在沒有使用輔助層時，在層銪構的蝕 刻之中，對於戟體並不存在選擇性。對於含鍺層的製造 方法與蝕刻方法是於DE(德画）-申讅案19707977.6中描 述。 本發明在Μ下根據圖示與實施网，作更進一步說明。 第1至6圖顯示經過基片的横截面，在其上根據一個 DRAM記憶體單胞而說明本方法之第一實胞例。 第7至12圃顯示相對應的第二實施例。 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 457704 Α7 Β7 五、發明說明（8 ) 第1圃在一基片1上塗佈一絕緣層2 。此基片是例如 一砂基片，其包括具有位元線與字元線的選擇電晶體 (參考第6圃）。此絕緣層是由例如氧化矽所構成並且 是平面化。在此闼緣曆2中開了一接觸洞3 ,並K導罨 材料，例如K摻雑多晶矽，鎢，钽，钛，氣化钛或砂化 餹填滿。此接觸洞3是如此的配置，致使它們各在基片 1中選擇電晶體的源掻/汲梃區域中伸展。較佳是在接 觸涧3的上部中配置一砠障4 ，其抑制氧的擴敗。製造 此種阻障的方法是例如由DE 1 96 40 448或DE 196. 40 246 可得知。在此辱體上瑄時製造支撐架，其中首先塗佈一 曆序列，其包括交替的由第一種材料所構成的層51，Μ 及由第二種材料所構成的曆52。例如第一種材料由氧化 矽構成Κ及第二種材料由未摻雜或摻雜之多晶砂構成。， 此外第一種材料可以由Ρ+-摻雜多晶矽，以及第二種材 料由Ρ --摻雜多晶矽所構成。通常此第一種材料必須形 成用於一含貴重金屬層的適當底板，並旦第二種材料必 須對第一種材料，與對載體表面（或是對一可能的輔助 層）以及也許對阻障材料可Κ選擇性的蝕刻。在實施例 中，是將由第二種材料所構成的層直接塗佈於載體表面 。在此實施例所構成的層直接塗佈於載體表面。在此實 胞例中之曆序列之最上層是由第一種材料所構成。緊接 著將層序列5,在使用一罩幕之下，經由非均向性蝕刻 而形成一層结構5 。而位於層結構旁邊的絕緣層2的表 面裸蕗。 -1 〇 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） --------------裝--- ^ Γ,'. (鲭先聞讀背面之注意事項再填寫本頁) 訂·- 經濟部智慧財產局員工消費合作社印製 457704 Α7 Β7 五、發明說明（9 ) (請先閱讀背面之注意事項再填寫本頁) 第2圃••在曆结構5的側壁上形成較佳是由第一種材料 所構成的間隙壁6 ,在其中一個由第一種材料所構成的 盾，被均匀一致地澱辑並旦非均向性地回蝕。 第3圖:然後再此結構中蝕刻成一洞孔，其在由第一種 材料K及第二種材料所形成的層的側面裸箱設置。在此 實施例中此洞是在结構的侧面設置，即•它是層結構5 之在其~側面上的間隙壁與鄰接的邊綠區域•使用微影 覃幕K適當的蝕刻製程而去除。然而，此润孔堪可設置 於其他的位置。不過重要的是，在此由第二種材科所構 成的曆的至少一表面或側面裸箱的設置。在Μ上所引用 的專利申請是用於本發明所提到製造的另一個例子。此 刺餘的間隙壁6說明了連接部份。 此由第二種材料所構成的層52,是以一種蝕刻製程將 具有各向同性的部份去除，此由第一種材料所構成的層 .連接部份6 ,載體表面2 ,以及阻障4則未被蝕刻。 經濟部智慧財產局員工消費合作社印製 適當的蝕刻製程為熟習此技術的専家所熟知，並且例如 在所引述的專利申請案中描逑。Μ此種方式而形成支撐 架·其由彼此間隔的薄片51與連接部份6所構成，此連 接部份6將薄片51Κ機械的方式彼此連接，並與載體表 面連接。 第4圖:在支撐架51, 6之上均匀地澱積含貴里金靥餍 的電極材料鉑（PU7 。對於此適當的方法（特別是MOCVD 是由上述的美國（US) —専利而為熟知。然後均勻的塗佈 一輔助層8 ,致使得存在的結構被裝填並使得表面部份 -11* 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） 經 濟 部 智 慧 財 產 局 員 工 消 費 合 ~fr 社 印 製 457 7 〇 4 Α7 Β7 五、發明說明（10 平坦。此輔助層必須葑於第一電棰的材料可選揮性地蝕 刻，並且可Μ例如由TEOS或氮化物所構成。 第5圖:它塗佈了適當的漆單幕（未圖示），以及輔助 曆與電極層7被非均向蝕刻。電極層7因此對應於第一 電極的尺寸被蝕刻。接著輔助曆8例如對於電極材料有 濕的選擇性者被去除。此第一電極7遯覆蓋載體表面的 一部份，並且尤其是連接部3,4 。因此保障了連接部 與第一锺極之間的電接觭。 第6圖:此由高-e -電介質或繊電質9所構成的霉容器 電介質是Μ—種熟知的方法塗佈。因此它使用高溫製程 而不導致較深结構的氧化，因為避兔了經由阻障4的氧 擴散。最後塗佈一導電層以形成相對電極 在第6圖中堪說明了在其他載體中的實施結構，逭是 當在現有的DE AM—電路中使用電容器時。此第—電極7 ，其配置於支撐架51, 6之上，構成用於記憶體電容器 之所葫的記億體结。此第一電極是經由其在下面所配置 的並且具有所設置擴散阻障4之接觸3 ,而與選擇電晶 體的源極/汲極11相連接。此遵擇電晶體的另—源栖/ 浪極12,經由位元線接觸14而與埋入之位元線15相連接 。較佳是兩個相鄰的記憶體單胞具有—共同的位元線接 觸。此埋入之位元線15與位元線接觸14是由一絕緣層2 所包圍。在選擇電晶體的源極/汲極一區11與12之間是 通路區16,其配置了 一閘極爾介質（来圃示）以及—作 為字元線17作用的閘極電極。此字元線17與位元線接觸 --— 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先Batl背面之注意事項再填窝本頁)
a §7 7 Ο 4 A7 B7 11 五、發明說明（ 14是各自由摻雜之多晶矽所構成。位元線15是由摻雜之 多晶矽，矽化鎢或鎳之構成。在源極/汲極區之背向 並癦雛字元線15之面上，設有各自一涵緣結構，例如一 個淺的具有絕緣材料裝填之溝榘18,用K在相鄰的選擇 甯晶體對之間絕綠。 在一個另外的實施形式中，此支撐架，即薄片51與連 接部份6 ,是由P*·-摻雑多晶矽所構成。此層序列（參 看第1圖）可Μ較佳由P--摻雜矽52與p+-摻雜矽51所 構成。此最下餍因此是一 P --摻雑多晶矽層52。瘅接部 份6 (參mm_z m )可以作為間隙壁如同在第一實胞例 中所產生。然而，它墦可K經由選擇式磊晶，如其於 EP-779 656 A2中所描述，而產生。然後，第1圖中層 序列的最上曆較佳是由一 P --摻雜多晶矽層52所構成° 一個別外的可能性是連接部份的製造是經由在第1圖中 層結構5的側壁中傾斜的植入而產生。當在面對之进緣 區域在其摻雜中沒有改變，於是此理緣區域成為高摻雜 。一個此種方法是於EP 7 56 3 26 A1中描逑。在此情況 中，在層结構5之中不須要蝕刻其他的洞孔，因為在此 由第二種材料所構成的層之側面之對面痤緣上裸露。在 產生了連接部份6之後，此由第二種構成52所構成的® ，那就是說此P_-摻雑砂層•對P+-摻雜多晶矽51，6 ，對載體，K及對阻障選擇性地去除。其適當的触刻方 法是為專家所熟知，並且例如在K上所引述的專利申請 案中描述。因此，此支撐架製作宪成，並且其他的方法 ---W---- 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公笼） --------- 丨丨，"*裝--- .、.r,' (請先閱讀背面之注意事項再填窝本頁) 經 濟 部 智 慧 財 產 局 消 費 合 冬 社 印 457704 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（12) 可以如在第一實施例中執行。當在髙溫的製程中製造竃 容器電介質時，必須K支if架51, 6的氧化來估算。但 此為無害，因為在第一罨極與連接结辑3 , 4之間的馑 接觸直接進行（參閲第6圖），並且支撐架的導锺能力 並沒有扮演角色。 在第7-12圖中說明其他的實施例。 第7圖:在基之上塗佈一綑緣廇2 。此基片1是例 如一矽基其包括具有字元線與位元線的選擇電晶體 (參閱第6圖）。此絕緣層例如是由氧化矽所構成並且 平坦化。在涵緣廇2中間有接觸洞3 ,並且Μ能導電材 料，例如Μ摻雜多晶矽·_,鉅，鈦，氮化钛，或是砂 鎢填滿，此接觸洞3是如此的配置，其各自在基片1中 的選擇電晶趙之源極/极極中伸展。較佳是在接觸洞3 的上部份中配置一阻陣4,其抑制氧的擴散。製造此種 阻障的方法的方法是例如由DE-196 40 246 , DE-196 40 448為所熟知。在此載髓上現在製造支撐架，其中首先 塗佈一蝕刻終止曆20,以及在此之上的曆序列。其包括 交替式的由第一種材料所構成的層51與由第二種材料所 構成的曆52。在此例中，第一種材料是由ρ+-接雜多晶 矽構成，第二種材料是由摻雜多晶矽構成，蝕刻終 止層是由TE0S或氮化物構成。此層序列之最下層是由第 一種材料，此層序列之最上層是由第二種材料所構成。 第8画:接著由暦序列使用罩幕經由非均向性蝕刻而形 成層結構5 ,因而也許在第二蝕刻步驟中-堪蝕刻此 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
^§7704 Α7 _ Β7 五、發明說明（13) 蝕刻終止層20。在此層結構之旁邊位於絕緣層2的表面 是裸露。此非均向性触刻可MMCF4與SFe進行。 第9圖:灶由p + -摻雑多晶矽與P - **摻雜多晶矽所構成 的層结構5,借肋於選擇性的矽磊晶在上面成長，致使 形成連接部份6,將其層結櫞完全覆Μ。此磊晶可以在 溫度範圍7 0 0 t：與7 5 0 t：之間，Κ製程氣體S i C 1 2 Η 2 , HC丨與H2K及如Β2Η6之摻雜氣體而執行，因此避免 層之間的交互擴散。在一個由矽廇以及含緒層所構成的 層序列中，製程溫度可Κ到達900 t!。 第1 0圖:然後使用微影罩幕在此结構中蝕刻一洞孔，此 由第一種材料與第二種材料所構成的層的側面裸露。在 此實施例中，此洞是位於層结構的肉部之中。在一個第 一非均向性蝕刻步驟中•例如MHBr·與Ch]or將層序列 蝕刻。在一第二蝕刻步驟之中，以均向性的成份將覆蹵 連接3 , 4的蝕刻終止層，作選擇性的去除。 第11圖ί此由第二種材料所構成的曆52,是M -蝕刻製 程Μ均向性的成份去除，其未侵蝕由第一種材料所構成 的曆Κ及連接部份8 (也許同時或在此之前去除蝕刻終 經濟部智慧財產局員工消費合作社印製 止靥）。對此可Μ使用一種鹼性的蝕刻溶液，其包括伸 乙二胺，Brengkatechin, Pft阱，Μ及水。此選擇性 (p + -Si/p - -Si之蝕刻率）是大約1:500。Μ這種方式 而彤成支撺架，其由彼此間隔的薄Η51與連接部份6所 構成。此連接部份6與在支撐架所有外側上的薄片51互 相機械式的連接，並與戦體表面連接。 -1 5 — 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 457704 A7 B7 五、發明說明（14) 第12圖;在支撐架51, 6之上K含貴重金臑的電極材料 (請先閱讀背面之注意事項再填寫本頁) 鉑（Pt)均勻地殺積。在支撐架内部中的洞孔區域中，此 連接3 , 4裸露。因此在此保證其與電極層7的接觸。 K適當的方法將鉑（Pt)均勻的锻積，此由上述的美國 (US)專利可為熟知。接著，以如同在第一實施例中的方 法進行，因此，也許輔助層8被均勻地塗佈（參閲第4 圖）並且形成第一電極的結構。 符號之說明 1 載 體 2 絕 緣 層 3 接 觸 洞 4 阻 障 5 曆 結 構 6 連 接 部 份 7 第 —* 電 極 8 輔 助 層 9 電 容 器 電 介 質 10 第 二 電 極 11,12 源 極 / 汲 極 區 14 位 元 線 接 觸 15 位 元 線 16 通 道 區 17 字 元 線 18 溝 渠 20 蝕 刻 終 止 層 51,52 支 撐 架 -1 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
Claims (1)
- 这§7704 Α8 Βδ C8 D8 修正補充 六、申請專利範圍 第881 14491號「半導體裝置中配置於一支撐架上之電容器 及其製造方法」專利案 （90年4月修正） (請先聞讀背面之注項再填寫本頁) 六、申請專利範園： 1. 一種電容器，其配置於載體之上的半導體裝置中，其 -具有一含貴重金屬的第一電極（7)， -具有一電容器電介質（9)，其由一高-ε介電或鐵電 材料構成； -具有一第二電極（10), 其特徵爲.， 此第一電極（7)配置於一與載體相連接之支撐架 (51，6)的表面之上，因而此支撐架具有至少兩個互相間 隔的薄片（51),其在基本上配置平行於載體表面，.並 且經由一連接部份（6)與載體（1,2)機械式地連接。 2. 如申請專利範圍第1項的電容器，其中此支撐架是由 多晶矽構成。 3. 如申請專利範圍第1項的電容器，其中此支撐架是由 氣化矽所構成。 — 經濟部智慧財產局員工消費合作社印製 4. 如申請專利範圍第1至3項中任一項之電容器，其中 此含貴重金屬的第一電極（7)，覆蓋載體表面（2，4)的 一部份。 5. 如申請專利範圍第1至3項中任一項之電容器，其中 此此載體在其面向接近電容器的表面上具有一絕緣層 (2)其有配置於其中的接觸（3)，此接觸（3)包括一擴 散阻障（+4),並且與第一電極（7)連接。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 457704 ABCD 六、申請專利範園 6. 如申請專利範圍第5項之電容器，其中此載體包括一 MOS電晶體，並且此電晶體的一源極/汲極（11)之接 觸（3)與第一電極（7)相連接。 7. —種製造如申請專利範圍第1項之電容器之方法，其 特徵爲在載體（1，2)的表面上形成~支撐架，其具有至 少兩個互相間隔的薄片（51)，其基本上是配置平行於 載體表面，並且經由一連接部份（6)與載體（1，2)作機 械性的連接，其中 -在載體與支撐架（51，6_)裸露的表面，均勻地塗佈一 含貴重金屬的第一電極材料， -此含有貴金屬之第一電極材料形成第一電極（7)結 構， -由一高-e-介電介或鐵電材料所構成之電容器電介 質（9)，均勻地塗佈於第一電極（7)之上， 一第二電極於電容器電介質上產生。 δ.如申請專利範圍第7項之方法，其中 -爲了在載體（1，2)上形成支撐架.，在載體上塗佈交替 式的層序列，其由第一種材料（51)與第二種材料（5 2) 所構成， -此層序列以側面蝕刻而形成一層結構（5)， -形成一連接部份（6),其覆蓋層結構（5)的一個側面， -由第二種材料所構成的層（52)對於由第一種材料所 構成的層（51)以及對連接部份選擇性地去除，因此而 形成支撐架。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） (請先聞面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ·- -袭------1T------CiI-ΙΊΊ--1 4 57 704 AS B8 C8 D8 __ 六、申請專利範圍 . 9. 如申請專利範圍第8項之方法， (請先閱讀背面之注意事項再填寫本貰) 其中一些層由p + -摻雜多晶矽所構成的第一種材料所 產生，一些層由P·-摻雜多晶矽所構成的第二種材料 所產生。 10. 如申請專利範圍第8項之方法，其中一些層是由絕緣 材料所構成的第一種材料所形成。 11. 如申請專利範圍第9項之方法，其中此連接部份（6)是 在層結構（5)的側面中，藉由傾斜植入而形成。 12. 如申請專利範圍第8至10項中任一項之方法，其中連 接部份（6)藉由選擇性磊晶或藉由均勻澱積於層結構 (5)全部裸露的側面上，並且隨後以非均向性蝕刻而 形成，並且其中在層結構中蝕刻一洞孔，它使得由第 一種材料所構成的層（51)裸露設置。 13. 如申請專利範圍第8至11項中任一項之方法，其中在 塗佈此第一電極材料之後，一輔助層（8)被均勻地塗 佈，此輔助層（8)與第一電極材料非均向性地形成第 一電極（7)結構，並且此剩餘的輔助層（8)選擇性地 對第一電極（7)被去除。 經濟部智慧財產局員工消費合作社印製 14. 如申請專利範圍第8至11項中任一項之方法，其中在 形成支㈩架（51，6)之前，於載體表面上塗佈一触刻終 止層（20)。 本紙張尺度逋用中國國家標準（CNS ) A4規格UlOX297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19842684A DE19842684C1 (de) | 1998-09-17 | 1998-09-17 | Auf einem Stützgerüst angeordneter Kondensator in einer Halbleiteranordnung und Herstellverfahren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW457704B true TW457704B (en) | 2001-10-01 |
Family
ID=7881330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088114491A TW457704B (en) | 1998-09-17 | 1999-08-24 | A condenser arranged in a support frame in a semiconductor arrangement and its manufacturing method |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20020025629A1 (zh) |
| EP (1) | EP0987756A3 (zh) |
| JP (1) | JP2000101047A (zh) |
| KR (1) | KR20000023170A (zh) |
| CN (1) | CN1248068A (zh) |
| DE (1) | DE19842684C1 (zh) |
| TW (1) | TW457704B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10112276C2 (de) * | 2001-03-14 | 2003-02-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines integrierten ferroelektrischen Halbleiterspeichers und integrierter ferroelektrischer Halbleiterspeicher |
| JP2003289134A (ja) * | 2002-03-28 | 2003-10-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20040092072A1 (en) * | 2002-11-07 | 2004-05-13 | Kim Sarah E. | Arrangements having increased on-die capacitance |
| JP2004228405A (ja) | 2003-01-24 | 2004-08-12 | Renesas Technology Corp | 半導体装置の製造方法 |
| EP1858058B1 (en) * | 2005-02-03 | 2012-01-11 | Shin-Etsu Polymer Co., Ltd. | Fixation carrier, production method of fixation carrier, use method of fixation carrier, and substrate reception container |
| US20090085085A1 (en) * | 2007-10-01 | 2009-04-02 | James Chyi Lai | Dram cell with capacitor in the metal layer |
| US20090090946A1 (en) * | 2007-10-05 | 2009-04-09 | James Chyi Lai | Dram cell with magnetic capacitor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0338061A (ja) * | 1989-07-05 | 1991-02-19 | Fujitsu Ltd | 半導体記憶装置 |
| KR920010908A (ko) * | 1990-11-01 | 1992-06-27 | 김광호 | 개선된 핀 구조를 갖는 디램 셀 및 그의 제조방법 |
| US5240871A (en) * | 1991-09-06 | 1993-08-31 | Micron Technology, Inc. | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor |
| US5262662A (en) * | 1991-10-31 | 1993-11-16 | Micron Technology, Inc. | Storage node capacitor having tungsten and etched tin storage node capacitor plate |
| US5573967A (en) * | 1991-12-20 | 1996-11-12 | Industrial Technology Research Institute | Method for making dynamic random access memory with fin-type stacked capacitor |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| US5763286A (en) * | 1994-09-14 | 1998-06-09 | Micron Semiconductor, Inc. | Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces |
| KR0147640B1 (ko) * | 1995-05-30 | 1998-08-01 | 김광호 | 반도체 장치의 커패시터 및 그 제조방법 |
| DE19527023C1 (de) * | 1995-07-24 | 1997-02-27 | Siemens Ag | Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung |
| DE19546999C1 (de) * | 1995-12-15 | 1997-04-30 | Siemens Ag | Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung |
| DE19640244A1 (de) * | 1996-09-30 | 1998-04-02 | Siemens Ag | Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode |
| DE19640448C1 (de) * | 1996-09-30 | 1998-02-19 | Siemens Ag | Verfahren zum Herstellen einer Halbleiteranordnung mit einem Kondensator |
| JP4053241B2 (ja) * | 1998-06-19 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
-
1998
- 1998-09-17 DE DE19842684A patent/DE19842684C1/de not_active Expired - Fee Related
-
1999
- 1999-08-24 TW TW088114491A patent/TW457704B/zh not_active IP Right Cessation
- 1999-09-15 KR KR1019990039494A patent/KR20000023170A/ko not_active Application Discontinuation
- 1999-09-16 EP EP99118400A patent/EP0987756A3/de not_active Withdrawn
- 1999-09-16 JP JP11262464A patent/JP2000101047A/ja not_active Withdrawn
- 1999-09-17 CN CN99120210A patent/CN1248068A/zh active Pending
-
2001
- 2001-08-29 US US09/941,910 patent/US20020025629A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP0987756A3 (de) | 2004-01-21 |
| KR20000023170A (ko) | 2000-04-25 |
| JP2000101047A (ja) | 2000-04-07 |
| US20020025629A1 (en) | 2002-02-28 |
| CN1248068A (zh) | 2000-03-22 |
| EP0987756A2 (de) | 2000-03-22 |
| DE19842684C1 (de) | 1999-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW437011B (en) | A memory cell with a stacked capacitor | |
| TW497255B (en) | Semiconductor device and method for making the same | |
| TW456032B (en) | Method for fabricating 4F2 memory cells with improved gate conductor structure | |
| TW425700B (en) | Hemispherical grained polysilicon semiconductor structure and method | |
| US7179716B2 (en) | Method of forming a metal-containing layer over selected regions of a semiconductor substrate | |
| TW388990B (en) | Capacitor structure and method for fabricating the same | |
| JPH10154801A (ja) | 側壁キャパシタ構造を有する集積回路とその製造方法 | |
| TW469598B (en) | Capacitor with a high-ε-dielectric or a ferro-electric according to the fin-stack-principle and production method by using a negative form | |
| US11837661B2 (en) | Sidewall spacer structure to increase switching performance of ferroelectric memory device | |
| TW457704B (en) | A condenser arranged in a support frame in a semiconductor arrangement and its manufacturing method | |
| TW315507B (zh) | ||
| TW434905B (en) | FEMFET-device and its production method | |
| TW454247B (en) | Ionized metal plasma Ta, TaNx, W, and WNx liners for gate electrode applications | |
| TW392282B (en) | Manufacturing method for cylindrical capacitor | |
| TW392342B (en) | Integrated circuit fabrication method and structure | |
| KR100428658B1 (ko) | 습식식각법과 전기화학증착법을 이용한 캐패시터제조방법 | |
| US20050118762A1 (en) | Manufacturing method of semiconductor device | |
| TW519705B (en) | Low temperature oxidation of conductive layers for semiconductor fabrication | |
| TW418531B (en) | Manufacture method of capacitor of DRAM cell | |
| TW393773B (en) | Memory cell for dynamic random access memory (DRAM) | |
| TW200300592A (en) | Method of forming narrow trenches in semiconductor substrates | |
| TW387141B (en) | A manufacturing method for the capacitor of dynamic random access memory | |
| US20060124582A1 (en) | Method for fabricating bottom electrodes of stacked capacitor memory cells and method for cleaning and drying a semiconductor wafer | |
| TWI223387B (en) | Method for increasing the capacitance of deep trench capacitors | |
| JPH0513706A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |