TW451470B - Miniaturized capacitor with solid-dielectric especially for integrated semiconductor-memory, for example, DRAMs, and its production method - Google Patents
Miniaturized capacitor with solid-dielectric especially for integrated semiconductor-memory, for example, DRAMs, and its production method Download PDFInfo
- Publication number
- TW451470B TW451470B TW089102495A TW89102495A TW451470B TW 451470 B TW451470 B TW 451470B TW 089102495 A TW089102495 A TW 089102495A TW 89102495 A TW89102495 A TW 89102495A TW 451470 B TW451470 B TW 451470B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- patent application
- electrode
- scope
- tungsten silicide
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 78
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 33
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 238000011049 filling Methods 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 230000002079 cooperative effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000007787 solid Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- -1 for example Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- 208000037063 Thinness Diseases 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 206010048828 underweight Diseases 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
45147〇 A7 B7 五、發明說明(,) 本發明係關於一種具有固體介電質之小型電容器( (請先開讀背面之涑項再填寫本頁) 電容器或MIS電容器),其特別是可有利地用於積體半導 體電路中,較佳是用於記憶體(例如,DRAMs)中。此 種電容器例如由 US-A-5760434、GB-A-2294591、BP-A-0553791、IEDM 1998 San Francisco: Y.S, Chun et al. and 1 997 Symp. on VLSI Tech. Digest of Tech. Papers: J.M. Drynan et. al·,page 151,i52 中已爲人所知。 氧化鉅(Ta2O 5)電容器數十年來已爲人所知,其較高之 比(specif ic)電容基本上是與較高之介電常數及氧化鉬-介電層之較小厚度有關。此外,就較高之比電容而言一 種儘可能大之表面是很重要的,其中特別是由電解式電 容器中已知者是··電極之表面以儘可能粗糙之方式使面 積增大是很重要的。 經濟部智慧財產局員工消費合作社印製 就DRAMs (動態隨機存取記憶體)而言長久以來已使 用 MIM- /MIS 電容器。由 Drynan et al, 1997,Symposium on VLSI Technology Digest of Technical Pagers, page 151 to 152中已知有一種電容器,其具有一種由鎢所構成之 第一電極,一種五氧化鉬-介電質以及一種例如由氮化鈦 (TiN)所構成之第二電極。由EP-0553791中亦已知有一種 電容器,其具有矽-半導體電極,此電極之粗糙表面是藉 由陽極蝕刻、選擇性蝕刻、以額外之紫外(UV)光入射來 進彳了之餓刻、妙或非晶形(amorphous)较層之乾式触刻或 藉由事先已設置之非晶形矽層之再結晶(習知之稱爲 HSG(Hemispherical Graining)之方法)來達成。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 451470 A7 經濟部智慧財產局員工消費合作社印製 __:_B7_五、發明說明(* ) 由1)3-入-576〇434中已知有一種01^]\/1電容器及其製造 方法。電容器其中一個電極(稱爲底部電極,其是與記 憶胞之電晶體相連接)是由TiN所構成,該電極是一葎:+ 薄層,其以杯狀之形式形成在此種圍繞側壁之氧化矽 上。此種以杯狀形式構成之TiN層之內壁須以矽塗佈。 此種矽是藉助於HSG方法而轉換成半球形之粒狀矽,使 此種仍保留而未改變之TiN底層上之矽具有習知之粒狀 之結構/結構表面(其已放大數倍)。此種導電性H SG-多晶矽之已放大之表面形成其中一個電極之表面,此表 面上是以介電質來塗佈,此介電質上則塗佈第二電極(頂 部電極)以製成此電容器。 本發明之目的是提供一種與上述情況有關之電容器, 其中此二個鄰接於介電質之電極(特別是底部電極之表 面)是由較高導電性之導電性金屬所構成且電極面因此 具有一種很大之放大表面,就像其以HSG方法而可爲半 導體材料所達成者一樣,此外,本發明之目的亦包括: 對本發明之電容器之製造而言,提供一種有利且可靠之 可再生性之製造方法。 上述目的是以申請專利範圍第I項之電容器及相對應 之方法來達成。本發明之其它構造敘述在申請專利範園 其餘各項附屬項中。 本發明之特點特別是可由本發明小型固體電容器之隨 後所述之有利的本發明之製造方法中得知。 就DRAM電容器而言,已爲人所知的是其第一(即, (請先閱讀背面之注意事項再成寫本買) "& --線' 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) 45 ί 47 0 Α7 Β7 五、發明說明(+ ) (請先閲讀背面之注意事項再填寫本頁> 底部)電極設置成一種在巨觀(macr〇 skopic)上具有較大 表面之形式,這除了鐘形外例如亦可以是一種鑽孔之形 式,例如,圓柱之形式。這些巨觀之形式就相關之電容 器而言可達成一種很高之電容已爲人所熟悉。 在本發明中之設計方式是:第一電極之材料至少在其 電極表面內部區域中導電性須儘可能地良好。依據本發 明,其設計方式因此是:整個電極或至少此電極之靠近 表面之區域是由電子式(即,導電性良好之金屬式)矽 化鎢所構成。就先前所述之第二情況而言,本發明另一 方式是亦可設置多晶矽以作爲此種靠近表面之矽化鎢匾域 之核心。 依據本發明之設置方式是:第一電極之矽化鎢或至少 其靠近表面之區域含有化學計量(stochiometrical)上是過 量(over)之矽。WSi^中之矽成份可以設定成X = 2.0至 2.5。 --線. 經濟部智慧財產局員工消費合作社印製 在此種較佳是化學計量上過量之矽化鎢之表面上現在 施加一種由化學計量上是欠量(under)之矽化鎢所構成之 第一層,例如,WSi 18,其矽成份X例如介於1.5至1.9 之間。此種層之厚度大約是1 〇至3 Onm。此種層例如是 在以氟化鎢(WF6)和矽烷(SiUne)進行習知之CVD沈積方 法之後施加的。 在第一層上施加另一由純矽或不含任何添加物之矽所 構成之層,這例如也是藉助於CVD沈積法而達成,此層 例如是10至30nm厚。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 1 47〇 五、發明說明(4 ) 具有上述二個塗層之第一(即,底部)電極於是例如 在8 00°c至1 〇〇〇°c時在例如1至1 0秒之期間中於鈍性之 大氣中被退火。在此種退火過程中,此種化學計量上欠 量之第一層之材料轉換成化學計量上至少是廣泛的矽化 鎢WSi2。在本發明中利用此種過程中給定之參數値,隨 著轉換成化學計量上之矽化鎢時須生長一種晶粒。這是 —種在第一層中或至少在第一層之表面上之晶粒生長。 這樣所產生之第一層之晶粒就第一電極之與電容器相關 之電極面積而言可使表面大大地增大。 在本發明隨後之步驟中使第二層之仍然存在之矽被往 下蝕刻而去除直至目前仍具有晶粒之第一層爲止。矽化 鎢表面因此完全裸露出來。現在對第一電極之晶粒狀表 面進行一種鈍化作用。適當之方式因此是在一種單層(其 厚度例如小於lnm)中進行一種熱氮化物塗層》此種氮 化物之形成特別是可藉由nh3之作用來達成。鈍化之意 義是:在電極表面上避免每一個二氧化矽之形成,否則 會大大地降低電容器之電容。
於是在第一電極之此種表面已擴大很多倍之電極面 (其是藉由本發明所形成之晶粒所達成)上施加電容器 之特定的(例如,SiN)介電質。適當之方式因此是進行 SiN (例如由NH 3和矽烷(silane)所形成)之CVD沈積過 程。此外,爲了降低缺陷(defect)密度,則有利之方式是 使氮化物氧化,但較佳是只一部份被氧化,因此可形成 一種薄之氧化層,此即所謂頂部(top)氧化物。此種在SiN 本紙張尺度適用中國國家標準(CNS)A4規搞 <幻0 X 297公t ) <請先閱讀背面之注意事項再填寫本頁) *.e. -線- 經濟部智慧財產局員工消費合作社印製 451^70 A7 ___._B7_ 五、發明說明() 介電層中例如直至inm深之氧化作用會造成一種去飽和 • 之斷開的鍵結(bonding)現象。 另一方式是以介電質方式在氮化物鈍化層上藉由CVD 沈積法沈積五氧化鉅層或沈積一種由習知之已爲人所使 用之有機鉅化合物或類似物所構成之層。建議使先前已 施加之氧化鉬介電質之表面在一種含氧之大氣中受到一 種退火作用。此種方式之效用是可使介電層中缺陷密度 降低,特別是可使介電質之晶粒邊界中之缺陷密度降低。 於是可使電容器之漏電流(其是一種缺陷)大大地降低。 利用以上二種降低缺陷密度所用之方法,則亦可降低 針孔(pin bole)密度。 各別介電層之厚度是針對電容器所需之電壓強度來設 置。較厚之層可使電容器所可達成之比電容之値減小, 但可提高電容器之電壓強度。此種層之氧化物等效厚度 典型上是介於大約lnm和5nm之間。 介電質之裸露之表面是以電容器之第二電極來覆蓋。 第二電極例如可由氮化鈦、多晶矽、鎢、氮化鎢、矽化 --一---^-----~---1^,--------訂---------線 —ly— 'K—J (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 明 說 單 簡 式 圖 ο 述 詳 來 式 圖 各 之 。 示 成所 構後 所隨 物以 的將 似明 類發 及本 鲁 Λ$ 下 如 驟 步 - 第 之 用 所 極 電 一 第 器 容 電 之 明 發 本 造 製 圖 11 第 驟 步 各 它 其 示 顯 圖 ο 第藝 至技 br 2 fe a ϊ 2 圖 2 6 第第 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(t ) 在第1圖中顯示形成二個相鄰之dram記憶胞所用之 第一步驟之切面圖。含有二個此種記憶胞之記憶體(未 顯示字元線)之電路所具有之習知構造是以2表示。二 條已顯示之位元線是以2 1表示。此二個記憶胞之源極-/汲極區是以22表示。所謂降落墊(lan ding pads)是以23 表示其可在各源極區和仍將描述之記憶電容器之間形 成一種電性連接。半導體基板以24表示’電性上之隔離 層以25表示且習知之作爲中間介電質(BPS G)用之層是以 2 6表示。此餍2 6是以乍爲蝕刻停止層用之例如由氮化物 所構成之層27所覆蓋。 第1圖之結構中以3表示之區域是作爲本發明之電容 器及其製造用/一種以整面方式施加於層27上之例如由 氧化矽所構成之氧化層是以3 1表示。此層亦習稱爲架構 (frame)層,其厚度例如是500至lOOOnm。由第1圖明顯 可知者是:就本發明之各別之電容器而言’須在氧化餍 31中分別蝕刻出一個凹口(此處是孔洞3 2 )。凹口之形 式依據第一電極所期望之巨觀形式來決定。就各別孔洞 32之定位而言*須在氧化層31之上部表面上進行一種微 影術式之遮罩作用。各孔洞32被蝕刻至各別之降落墊 之上部表面爲止,即,穿過蝕刻停止層27而到達該隔離 層25中。此種孔洞32之大槪尺寸例如是150nm。 在架構層31中製成上述各孔洞32之後,這些孔洞32 中依據上述第一種型式以化學計量上含有過量之矽之此 種矽化鎢(WSi 2_2.5)塡入。因此’氧化層3 1又藉由蝕刻而 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --.--^--------^装---------訂---------線 —\J. ·\ 、 (請先閱讀背面之注項再填寫本頁) k 5M7〇 · A7 一 B7 五、發明說明(?) <請先閲讀背面之注意事項再填寫本頁) 被去除。蝕刻停止層27上之矽化鎢將變成一種中空之圓 柱形本體〗3 2,其與降落塾2 3在電性上相接觸且因此與 記憶體電晶體之源極區22相接觸。 上述已提及:第一(即,底部)電極特別是在其靠近 表面之區域中是由已設定之矽化鎢所構成且此電極之核 心例如亦可以是多晶矽。相對於先前所述之方式而言’ 則在本發明之另一方式中該架構層31中之各孔洞32中 亦能以導電性之已摻雜之多晶矽塡入。在氧化層31被蝕 刻去除之後由多晶矽所構成之圓柱2 3 2因此須以如上所 述之矽化鎢來塗佈至一種厚度爲止以作爲上述之靠近表 面之區域,使此區域相較於一種只由矽化鎢所構成之電 極而言會產生一種實際上是同樣好之導電性電容器電 極。第2a圖是此種圓柱1 32'之一部份,其具有由多晶矽 所構成之核心23 2以及由給定之矽化鎢所構成之靠近表 面之區域232'。 第2b圖是第一(即,底部)電極之巨觀形式的另一種 形式。在此種由第1圖所製成之凹口(例如,孔洞32) 經濟部智慧財產局員工消費合作社印製 中,在層31中在此種凹口 /孔洞32之壁上沈積本發明 中爲第一電極而至少在此電極之靠近表面之區域中所設 置之矽化鎢層,因此可形成一種與該降落墊23間的電性 連接(因此亦與源極區22相連接)。須構成此種矽化鎢 靥,使其在層31之其餘部份對應於隨後之步驟而完全去 除時可穩定地保持著以作爲中空之圓柱體132"。第2b圖 顯示此種情況,其具有一種沈積在圓柱體132”上之層 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 45 1^70 A7 B7 五、發明說明(#) 33。依據所製成之電容器之實施方式而在該電容器之內 側及/或外側上沈積此層3 3。 (請先閱讀背面之注意事項再填寫本頁) 本發明之本質是在圓柱132、132’之表面(在本體(例 如,132")之其它形式中,其是在132"之表面上)上如 上所述沈積一種化學計量上是欠量(under)之矽化鎢。第 2a至2b圖顯示一種因此而產生之層33。此種沈積是以 非均勻之厚度來進行,使此層27表面之以133來表示之 矽化鎢塗層之厚度大約只有此種在圓柱132上所沈稹之 矽化鎢之厚度之一半。所沈積之矽化鎢就像先前所詳述 的一樣在化'學計量上是欠量的。隨後對某一部份進行RIE 蝕刻,藉此蝕刻使較薄之塗層133至少一部份被去除直 至各別圓柱】32之塗層33在電性上互相隔離時爲止。於 是此圓柱132之塗層33變薄。 但由於先前存在較厚之層,則本發明之上述塗層可保 持足夠厚。 經濟部智慧財產局員工消費合作社印製 本發明其它主要特點是:於是在此種蝕刻之後仍保存 之此塗層33’上施加另一由純(多晶)矽所構成之層34。 下一個主要步驟是對目前所達成之結構進行退火。於是 此層33'之,化學計量上是欠量之矽化鎢與此層34之矽一 起轉換成一種矽化鎢,此種矽化鎢依據本發明具有或會 顯示該表面之上述晶粒41(請參閱第4圖)。於是可使電 極4之表面放大很多倍。下一個步驟是對殘留在目前是 晶粒狀之矽化鎢表面(及此層27之表面)上之其餘之矽 往下又進行蝕刻去除之過程直至已形成之晶粒表面爲 -1 0- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 451470 A7 B7_ 五、發明說明(9 ) 止。這亦可藉由濕式化學蝕刻去除作用來進行β目前則 仍保存各別記憶胞之電容器之第一(即,底部)電極4β 為了完成此電容器,則建議對本發明之矽化鎢(底部) 電極4之晶粒狀表面進行一種介電式(dielectric)鈍化 作用(passivation),這例如可以是一種熱氮化作用, 其單層之厚度小於lnm。例如設置氮化砂以作為電容器 之介電質,這可由NH和矽烷(silane)藉助於CVD沈積法 而施加於第一電極4之表面上以作為層5。本發明具有晶 粒狀矽化鎢表面之第一電極亦能以五氣化鉋來塗佈以作 為介電質。改良此介電質所用之方法已描逑在先前所逑 之一些段落中。 可設置氮化鈦以作為第二(即,頂部)電極6,這是藉 由共形(conforai)方式之沈稹而施加在介電質之層上β其 它適用於第二電極之材料在上逑一些段落中已提及。第5 圔顯示已製成之本發明之電容器1。 以上之描逑號己説明了本發明之電容器及其製造方 法,其是以第一(即,底部)電極4 (其具有巨觀形式之 圓柱132)開始進行。但本發明亦可用於第一電極是其它 形式之電容器,其結果相同。情況需要時亦可依據其它 構成方式選取氣化層中之凹口 (此處是孔洞32)或另一 方式是亦可以其它較寬之方式來製成第一電極之核心之 巨觀肜式。 第6圖顯示本說明書中導言所述記億體電容器之由 Drynan所發表文件之第3圖所構成之結構。頭形之第一 電極是以64表示。介電層65位於電極64之表面上,介 -11- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注意事項再填寫本頁> 成--------訂----- 線· 經濟部智慧財產局員工消費合作社印製 A7 4 5147〇 _B7_ 五、發明說明(^) 電層65上是頂部電極64。介電質65是第一(即,底部) 電極之鎢之表面上之五氧化鉅。 <請先閱讀背面之注意事項再填寫本頁) _. 線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- ABCD—明示’本—是雲更原實質内容經濟部智慧財產!工消費合作社印製 451470 六、申請專利範圍 、 一 第89102495號「特別是用於積體半導體記憶體(例如,之具 有固體介電質之小型電容器及其^造方法」專利案 (89年8月修正) :.一種小型電容器,其包括:第一金屬電極⑷,其具 有預先給定之巨觀形式(132,132’,132”);固體介電 質⑸,其位於第一電極⑷上:第二電極⑹,其位於 介電質⑸上,此種小型電容器之特徵爲: 第一電極⑷至少在其靠近表面之區域(232,)中是 由矽化鎢(%3“,又=2至2.5)所構成且在此區域之表 面上存在一種由晶粒狀矽化鎢所生長之層(41),其 對介電質之設置在其上之層(5)而言具有表面放大作 用。 么如申請專利範圍第1項之小型電容器,其中該靠近 表面之區域(232’)之矽化鎢是在由多晶矽所構成之 核心上。 3. 如申請專利範圍第1或第2項之小型電容器,其中 介電質是一種雙層式(NO-)氮化物-氧化物。 4. 如申請專利範圍第1或第2項之小型電容器,其中 介電質是五氧化姐》 5. 如申請專利範圍第1項之小型電容器,其中第二電 極⑹由氮化鈦所構成。 6. 如申請專利範圍第1項之小型電容器,其中第二電 極⑹由矽化鎢所構成。 7. —種小型電容器之製造方法,該小型電容器是申請 專利範圍第1至6項中任一項所述者,以巨觀之形 -13- 本紙張尺度適用中围國家標率(CNS ) A4規格(2丨0 X 297公釐) ^--. — 破,、1 (請先閱讀背面之注意事項再填寫表買) 訂 線· A8 B8 C8 D8 5 l 47 0 申請專利範圍 式在氧化層(31)之凹口中製成第一(即,底部)電極 ⑷之本體(132,132’,132”)且其上以介電質和第二電 極來塗佈,本方法之特徵爲: 所製成之至少在其靠近表面之區域中由矽化鎢 (WSU,X = 2 至 2.5)所構成之本體(132,132’,132”)是 以一種在化學計量上欠量(under)之矽化鎢(WSi,,X 介於1.5和1.9之間)所構成之層(33)來塗佈,其上 施加另一由無添加物之矽所構成之層(34), 此二層(33,34)所形成之結構然後在一種鈍性之大 氣中退火,直至一種由化學計量上欠量之矽化鎢層 (33)所構成之晶粒層(41)形成爲止* 8. 如申請專利範圍第7項之方法,其中以巨觀方式形 成之本體(132)通常是由矽化鎢(WSip X = 2至2.5)所 製成。 9. 如申請專利範圍第7項之方法,其中製成由多晶矽 所構成之以巨觀方式形成之本體(132,)且此本體以 矽化鎢(\^3“,又=2至2.5)塗佈以作爲靠近表面之區 域。 10. 如申請專利範圍第7至9項中任一項之方法,其中 施加化學計量上是欠量之鎢層(33),其厚度介 於10和30nm之間。 11. 如申請專利範圍第7、9項之方法,其中須施 加化學計量上是欠量之鎢層(33),使得在本體 _崎_ ik紙張^度適用中國國家標準(CNS V A4規格(2丨0 X 297公嫠) (請先閱讀背面之注意事項再填寫本頁) l1T 4. 經濟部智慧財產局員工消費合作社印製 451 470 劈 D8 六、申請專利範圍 (132,132,,132”)上所施加之層(33)之厚度至少較相 鄰之面(133)上之層厚度大二倍。 让如申請專利範圍第7項之方法,其中施加矽層(34), 其厚度.介於10和30nm之間。 诅如申請專利範圍第7項之方法’其中在鈍性之大氣 中800°C至1100°C時持續地進行退火過程1至10秒 之久8 ϋ如申請專利範圍第7、12或13項之方法’其中在晶 粒層(41)上在退火之後去除矽層(34)之殘留之成 份。 15.如申請專利範圍第7項之方法,其中使晶粒層(41) 之表面鈍化。 m如申請專利範圍第15項之方法’其中該鈍化作用藉 由熱氮化物塗層來進行。 17如申請專利範圍第16項之方法’其中鈍化作用是以 單層厚度小於Inm之方式來進行。 (請先閲讀背面之注意事項再填寫本頁) 訂 A 經濟部智慧財產局員工消費合作社印製 -15- 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公嫠)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19907760 | 1999-02-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW451470B true TW451470B (en) | 2001-08-21 |
Family
ID=7898556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089102495A TW451470B (en) | 1999-02-23 | 2000-02-15 | Miniaturized capacitor with solid-dielectric especially for integrated semiconductor-memory, for example, DRAMs, and its production method |
Country Status (7)
Country | Link |
---|---|
US (1) | US6642565B2 (zh) |
EP (1) | EP1157410B1 (zh) |
JP (1) | JP4287597B2 (zh) |
KR (1) | KR100453583B1 (zh) |
DE (1) | DE50014238D1 (zh) |
TW (1) | TW451470B (zh) |
WO (1) | WO2000051171A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100587046B1 (ko) * | 2000-05-31 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 소자의 전하저장 전극 제조 방법 |
US7164165B2 (en) * | 2002-05-16 | 2007-01-16 | Micron Technology, Inc. | MIS capacitor |
US6934143B2 (en) | 2003-10-03 | 2005-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitor structure |
JP2008244306A (ja) * | 2007-03-28 | 2008-10-09 | Nec Electronics Corp | 半導体装置およびその製造方法 |
KR102661837B1 (ko) * | 2018-07-23 | 2024-05-02 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0553791A1 (en) * | 1992-01-31 | 1993-08-04 | Nec Corporation | Capacitor electrode for dram and process of fabrication thereof |
JP2839076B2 (ja) | 1995-05-11 | 1998-12-16 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5877063A (en) * | 1995-07-17 | 1999-03-02 | Micron Technology, Inc. | Method of forming rough polysilicon surfaces |
US5760434A (en) * | 1996-05-07 | 1998-06-02 | Micron Technology, Inc. | Increased interior volume for integrated memory cell |
TW383459B (en) * | 1997-12-19 | 2000-03-01 | United Microelectronics Corp | Manufacturing method for bit line |
US6344389B1 (en) * | 1999-04-19 | 2002-02-05 | International Business Machines Corporation | Self-aligned damascene interconnect |
-
2000
- 2000-02-15 TW TW089102495A patent/TW451470B/zh not_active IP Right Cessation
- 2000-02-16 JP JP2000601680A patent/JP4287597B2/ja not_active Expired - Fee Related
- 2000-02-16 KR KR10-2001-7010753A patent/KR100453583B1/ko not_active IP Right Cessation
- 2000-02-16 WO PCT/DE2000/000436 patent/WO2000051171A1/de active IP Right Grant
- 2000-02-16 EP EP00912378A patent/EP1157410B1/de not_active Expired - Lifetime
- 2000-02-16 DE DE50014238T patent/DE50014238D1/de not_active Expired - Fee Related
-
2001
- 2001-08-23 US US09/935,624 patent/US6642565B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4287597B2 (ja) | 2009-07-01 |
EP1157410A1 (de) | 2001-11-28 |
EP1157410B1 (de) | 2007-04-11 |
US20020036312A1 (en) | 2002-03-28 |
JP2002538603A (ja) | 2002-11-12 |
US6642565B2 (en) | 2003-11-04 |
KR20010110444A (ko) | 2001-12-13 |
KR100453583B1 (ko) | 2004-10-20 |
WO2000051171A1 (de) | 2000-08-31 |
DE50014238D1 (de) | 2007-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW523913B (en) | Method for fabricating a cylinder type capacitor for a semiconductor device | |
TW451470B (en) | Miniaturized capacitor with solid-dielectric especially for integrated semiconductor-memory, for example, DRAMs, and its production method | |
TW408487B (en) | The manufacture method of capacitor | |
TW392282B (en) | Manufacturing method for cylindrical capacitor | |
US7183170B2 (en) | Manufacturing method of semiconductor device | |
TW381340B (en) | Capacitor structure of dynamic randon access memory and the manufacturing method thereof | |
TW405258B (en) | Manufacture method of DRAM capacitor | |
TW383500B (en) | Manufacturing method for lower electrode of capacitor using hemisphere grain polysilicon | |
TW401641B (en) | The manufacture method of cylindrical stack capacitor | |
US6147376A (en) | DRAM cell arrangement and method for its production | |
JPH1126722A (ja) | 半導体装置及びその製造方法 | |
TW427015B (en) | Structure and manufacturing method of stacked-type capacitors | |
TW384522B (en) | Pedestal type storage capacitor structure and the manufacturing method | |
TW468259B (en) | Manufacturing method of bit lines | |
TW418530B (en) | Manufacturing method and structure for stack capacitor | |
TW316328B (en) | Manufacturing method of silicon nitride/silicon dioxide dielectric of stacked capacitor by inductively-coupled nitrogen plasma | |
TW315506B (zh) | ||
TW302541B (en) | Method of improving height difference between memory cell array of memory and peripheral circuit | |
TW311255B (en) | Improved manufacturing method of stack capacitor | |
TW390021B (en) | Method of producing capacitor with Ta2O5 dielectric layer | |
TW382813B (en) | Method for producing cylindrical stack capacitor | |
TW383452B (en) | Manufacturing method for reducing the thickness of capacitor dielectric | |
TW395052B (en) | Method of manufacturing the capacitor of dynamic random access memory (DRAM) | |
TW405259B (en) | Manufacture method of the charge storage structure | |
TW388987B (en) | Method for forming a DRAM capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |