TW451467B - Semiconductor device - Google Patents

Description

45 146 303SPIF.I ,r 'Sc/002 A7 B7 經濟部中央標準局男工消費合作社印袋 五、發明説明（I ) 本發明是有關於一種半導體元件，且特別是有關於 —種真有內置式(Built-In)電路，能夠使用在控制老化測試 (Burn-In Test)，或是加速測試上，係在溫度高於許可的環 境溫度(Ambient Temperature)下，對此半導體元件施加較 一般電壓爲高的電壓。 眾所皆知的電子元件，比如半導體元件自開始使用後， 其損壞速度是最快的，且其後可使用的時間成級數遞減。 老化測試或是加速測試爲一種測試，用以選擇性的去除一 開始就具有故障的電子元件，測試係利用在電子元件，比 如半導體元件上，施加一個較該電子元件額定電壓(Rated Voltage)爲大的電壓，藉以強迫電子元件在較電子元件的 一般使用的環境’更加嚴苛的環境下接受測試。換句話說， 老化測試或是加速測試就是一種測試’使電子元件去承受 刻意營造的實際使用環境’以使其造成的結果與對電子元 件做長時間的測試的結果相同。 譬如，一個電子元件的額定供應電壓是5V，且在環境 溫度爲〇~70°C下使用，老化測試會在125°C下施加7V。 當順利通過老化測試’此電子元件就會被判斷爲是一個好 的產品，在額定的環境下可以使用一段保證的時間。 在適用於習知的半導體元件上之老化測試，每一個字 元線(Word Line)均被施加一電壓，此電壓高於在運作與使 用期間的額定電源供應電壓’所有的位元線(Bit Line)在施 加較高電壓在字元線上的同時’也被施加相同的較高電壓 或不施加電壓。這表示進行老化測試的時間等於利用公式 4 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X2们公釐） (請先聞讀背面之注意事項再填寫本頁) 訂 ¢, A7 B7 45 彳 46 7 3036PIF.DOC/002 五、發明説明（J ) 評估出的時間’公式係等於將施加電壓在所有位元線的時 間，；fj卩上暫停施加電壓的時間’再乘以字元線的數量。支 援四百萬位元(Mega-bit)的動態隨機存取記憶體，有2〇48 個字元線及2048個位元線；而支援在所有位元線上施加 電壓的時間’與暫停供應電壓的時間爲一分鐘，對於一個 四百萬位元的動態隨機存取記憶體進行一個老化測試，所 需要的時間大約爲34小時。因爲時間太長，所以需要縮 短對半導體元件進行老化測試的時間；基於此要求，發展 暑有內置式電路，用以進行老化測試或是加速測試的半導 體元件，對業界是很有吸引力的。 因此，本發明的主要目的就是在提供一種具有內置式 電路，用以進行老化測試或加速測試的半導體元件。 爲達本發明的上述目的，一種具有內置式電路，用以 進行老化測試或加速測試的半導體元件係架構在一個槪念 下。此槪念即一個寄元線測試電路，或位元線測試電路具 有一功能，可以供應第一電壓，比如較其他每一個字元線， 或較其他每一條位元線的額定電壓爲高或低的電壓；供應 第二電壓，比如零電壓在原來的字元線或位元線上；而供 應第三電壓，比如零電壓在所有的位元線，或所有的字元 線上。 更具體的說，根據本發明第一實施例，提出一.種半導 體元件，包括：複數個字元線，彼此之間平行排列；一個 行解碼器(Decoder)，用以接收行位址訊號，解讀行位址訊 號’並選擇由每一個行位址訊號指定的字元線之一；複數 5 本紙張又度適用中國國家標率（CNS > A4規格（210Χ297公釐） ——^----r^·-— (請先閱讀背面之注意事項再填寫本頁) 訂- 經濟部中央椟準局負工消費合作社印製 經濟部中央標準局負工消费合作社印繁 4 5 1 4b 7 3036PIF·DOC/002 A7 B7 發明説明θ ) 個位元線，彼此間平行排列，並橫跨那些字元線；一個列 解碼銮，用以接收列位址訊號，解讀列位址訊號，並選擇 由每一個列位址訊號指定的位元線之一；複數個記憶儲存 格(Memory Cell)，係由字元線與位元線交錯的點定義出來 的；以及一個裝置，用以讀寫由記憶儲存格構成的電容器 被充電或放電的位置，該位置係由每一個行位址訊號，與 .每一個列位址訊號的組合所選擇出的記憶儲存格其中之 一。更進一步的包括：一個字元線測試電路，用以將第一 電壓，比如較原本電壓爲高或低的電壓，施加在其他的每 一字元線上，並以第二電壓，比如接地電位，施加在原來 的字元線之一上，此時所有的位元線均被施以第三電壓， 比如接地電位；第一電壓、第二電壓與第三電壓除了其中 之一是接地電位以外，其他每一個係由半導體元件中的一 個電壓產生器產生。 根據本發明的第二實施例，提出一種半導體元件，包 括：複數個字元線，彼此互相平行排列：一個行解碼器， 用以接收行位址訊號，解讀行位址訊號，並選擇由每一個 行位址訊號指定的字元線之一；複數個位元線係互相平行 排列，並與字元線互相交錯；一個列解碼器，用以接收列 位址訊號，解讀列位址訊號，並選擇由每一個列位址訊號 指定的位元線之一；複數個記憶儲存格，係由字元.線與位 元線交錯的點定義出來的；以及一個裝置，用以讀寫由記 憶儲存格構成的電容器被充電或放電的位置，該位置係由 每一個行位址訊號，與每一個列位址訊號的組合所選擇出 6 本紙張尺度適用中國國家標準（CNS > ΑΟλ格（210X297公嫠） : n ^^^1 - -i :κ^^, ^^^1 . (锖先閱讀背面之注意事項再填寫本頁 訂 經濟^6-央標準局貝工消費合作社印笨 4 5 1 4 6 7 3036PIF.DOC/002 A7 B7 五、發明説明（f) 的記憶儲存格其中之一。更進一步的包括：一個位元線測 試電髂’用以將第一電壓，比如較原本電壓爲高或低的電 壓’施加在其他的每一位元線上，並以第二電壓，比如接 地電位，施加在原來的位元線之一上，此時所有的字元線 均被施以第三電壓，比如接地電位；第一電壓、第二電壓 與第三電壓除了其中之一是接地電位以外，其他的每一個 係由半導體元件中的一個電壓產生器產生。 更具體的說，根據本發明第三實施例，提出一種半導 體元件，包括：複數個字元線，彼此之間平行排列；一個 行解碼器，用以接收行位址訊號，解讀行位址訊號，並選 擇由每一個行位址訊號指定的字元線之一；複數個位元 線，彼此間平行排列，並橫跨那些字元線；一個列解碼器， 用以接收列位址訊號，解讀列位址訊號，並選擇由每一個 列位址訊號指定的位元線之一；複數個記憶儲存格，係由 字元線與位元線交錯的點定義出來的；以及一個裝置，用 以讀寫由記憶儲存格構成的電容器被充電或放電的位置， 該位置係由每一個行位址訊號，與每一個列位址訊號的組 合所選擇出的記憶儲存格其中之一。更進一步的包括：一 個字元線測試電路，用以將第一電壓，比如較原本電壓爲 高或低的電壓，施加在其他的每一字元線上，並以第二電 壓，比如接地電位，施加在原來的字元線之一上，.此時所 有的位元線均被施以第三電壓，比如接地電位。第一電壓、 第二電壓與第三電壓，係透過排列在字元線測試電路上， 用以接收來自元件外部的第一、第二與第三電壓的一個端 7 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注^Wh項再填寫本頁)

鯉濟部中央標率局貞工消费合作社印装 Λ5、λ6Ί 3〇36PIF.D〇C/002 A7 B7 五、發明説明（> ) 子供應。 稂據本發明的第四實施例，提出一種半導體元件，包 括：複數個字元線，彼此互相平行排列；一個行解碼器， 用以接收行位址訊號，解讀行位址訊號，並選擇由每一個 行位址訊號指足的字元線之一；複數個位元線係互相平行 排列，並與字元線互相交錯；一個列解碼器，用以接收列 位址訊號，解讀列位址訊號，並選擇由每一個列位址訊號 指定的位元線之一；複數個記憶儲存格，係由字元線與位 元線交錯的點定義出來的；以及一個裝置，用以讀寫由記 憶儲存格構成的電容器被充電或放電的位置，該位置係由 每一個行位址訊號，與每一個列位址訊號的組合所選擇出 的記憶儲存格其中之一。更進一步的包括：一個位元線測 試電路，用以將第一電壓，比如較原本電壓爲高或低的電 壓，施加在其他的每一位元線上，並以第二電壓，比如接 地電位，施加在原來的位元線之一上，此時所有的字元線 均被施以第三電壓，比如接地電位。第一電壓、第二電壓 與第三電壓，係透過排列在位元線測試電路上，用以接收 來自元件外部的第一、第二與第三電壓的一個端子供應。 在前述的任何一個實施例中，第二電壓與第三電壓的 電位可以選擇使用相同電壓。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉實施例，並配合所附圖式，作詳細說明如下： 圖式之簡單說明： 第1圖繪示依照本發明第一實施例的半導體元件方塊 8 本紙張尺度適用中國國家標準（CNS ) A4规格（21〇Χ297公釐） -a (諳先閱讀背面之注意事項再填寫本頁)

經濟？央標準局貝工消費合作社印製 ^5146? 3036P工F.DOC/002 A7 B7 五、發明説明（>) I BJ.I · 圖， 结2圖繪示依照本發明第二實施例的半導體元件方塊 圖； 第3圖繪示依照本發明第三實施例的半導體元件方塊 圖； 第4圖繪示依照本發明第四實施例的半導體元件方塊 圖； 第5圖繪示爲第一實施例與第三實施例的半導體元件 中’字元線測試電路與一部份的字元線驅動器的電路圖； 以及 第6圖繪示爲一部份感應放大器、一部份的數據匯流 排裝置、以及一部份的位元線測試電路的方塊圖β 皇一實施例 提供一個半導體元件，具有字元線測試電路，用以對 其他的每一個字元線施加高於原本電壓的電壓，此較高的 電壓係來自於半導體元件單元的內部電路，此時所有的位 元線均處於接地電位。 請參照第1圖，m(比如2048)條字元線(WLD至（WLJ， 以及η(比如2048)對位元線（BL,)至(BLn)與（J3L,)至（i3Ln ) 位元線係互相交錯。須注意的是，無論如何，位元線中（BL,) 至(BLn)與（ΈΓΓ)至（D的每一條，均連接到其他_字元線 (WL,)至(WLJ的每一條，如第1圖所示。每一個記憶儲存 格(MC)或（30,,至30^)係位於字元線（WLJ與位元線（BL; 或D的交錯點上，因爲每一條（BLt)至（BLn)或（ΉΓ「)至 9 本紙張尺度逋用中國國家標準（CNS > Α4说格（210Χ297公釐） rn __n -.-, - (請先聞讀背面之注意事項再填寫本頁) 言 經濟$央標準局貝工消費合作社印簟 l\ g3|3 34@nF^.DOC/0O2 A7 B7 五、發明説明（1 ) (BLn )均與其他每一條字元線（WL,)至（WLm)相接，所以記 憶儲#格(1^〇或（30M至30^)的數量爲4,194,304。 每一個記憶儲存格係由一個電晶體構成，此電晶體的 閘極與字元線相連，.源極與位元線相連，而汲極與電容器 的一個端子相接，此電容器的其他端子接地，此種型態稱 爲單電晶體&單電容器結構，故每個記憶儲存格具有一個 功能，就是透過在選定的字元線與選定的位元線上施加的· 訊號被選擇出來。每一個記憶儲存格並不需要參照上面所 述之結構。 字元線(WLJ至（WLm)的每一條係連往一個字元驅動器 (25)，此字元驅動器（25)連接字元線測試電路(20)，而此字 元線測試電路（20)包含有一個測試端子(21)，用以接收開 始進行老化測試的命令訊號；包含有一個第一端子，用以 接收第一字元線測試電壓(VT,);更包含有一個第二端子， 用以接收第二字元線測試電壓(VT2)。字元線測試電路(20)

更進一步的連接至，被施以行位址解碼訊號(RAD)的行位 址解碼器（〖〇)。每一對位元線(BL,)至(BLn)與(D至（D 係連接至一感應放大器(40D至(40m) (Sense Amplifier)，此 感應放大器(40,)至(40m)則與數據匯流排裝置（50)(Data Bus Means)相接。數據匯流排裝置（5〇)連接用以接收列位址解 碼訊號（CAD)的列位置解碼器（60)，並連接一個鼠寫放大 器（110)，此讀寫放大器（Π0)自每一個記憶儲存格(MC)或 (3〇u至30^)讀取數據，並向外輸出數據’而且將來自外 部的數據寫入每一個記憶儲存格(MC)或(30M至30mn)。 本紙張尺度適用中國國家標率（CNS ) A4規格（210X2们公嫠） (請先閱讀背面之注意事項再填寫本頁)

經濟部中央榇準局貝工消費合作社印製 46^ δ61 3 0 3 6 PIF, DOC/〇 〇2 A7 B7 五、發明説明（？） 每一個行位址解碼訊號(RAD)由比如第一 11位元，係 來自比如具有22位元的位址訊號。當接收到一個行位址 解碼訊號（RAD)時’行位址解碼器（10)會給一個訊號，到 由行位址解碼訊號(RAD)指定的訊號選擇字元線(WLi)。 每一個列位址解碼訊號(CAD)由比如最後11位元，係 來自於比如具有22位元的位址訊號。當接收到一'個列位 址解碼訊號（CAD)時，列位址解碼器(60)會給一個訊號， 到由列位址解碼訊號（CAD)指定的訊號選擇位元線對(BL! 與卫Γ7)。 以此方法，根據位址訊號選擇一個記憶儲存格。 假若測試端子(21)被施以一高階指令訊號(TEST)，藉 以避免進行老化測試，此半導體元件會變成如記憶體的工 作狀態。換句話說，讀寫放大器（110)與數據匯流排裝置（50) _的組合，被用以將一段二元資料寫入選定的記憶體儲存格 (MC)或（3(^)，並被用以將其他段二元資料自其他選定的 (MC)或（300讀取。 假若測試端子（21)被施以一低階指令訊號（TEST)，藉 以開始進行老化測試，字元線測試電路(20)會將所有（WLJ 至(WLm)字元線中，每一條奇數或偶數的字元線連接到第 一端子(22)，施以第一字元線測試電壓(VT,)，比如爲7V ; 而字元線測試電路(20)會將所有(WLt)至(WLm)字元.線中， 每一條偶數或奇數的字元線連接到第二端子(23)，施以第 二字元線測試電壓(VT2)，比如接地電位。 換句話說，第一字元線測試電壓(VTj，比如爲7V， 本紙張尺度適用中國國家標準（CNS ) A4規格（210><297公釐） (請先閱讀背面之注意事項再填寫本頁) -r^·· 訂- 經濟部中央標準局負工消費合作社印製

45 V 3036PIF.DOC/002 A7 ____B7_ 五、發明説明（彳） 被施加在所有字尾爲奇數或偶數的字元線（WL,)至（WLm); 而第土字元線測試電壓（VT2)，比如接地電位，被施加在 所有字尾爲偶數或奇數的字元線(WL,)至（WLm)。 以此方法’高於原本電壓的電壓値會被施加在其他所 有的字元線上。 在進行老化測試的期間，所有的位元線均保持接地電 位，此接地電位係透過排列在數據匯流排裝置（50)上的一 個端子(未顯示)供給。 請參照第5圖，第1圖中繪示的一部份字元線驅動器(25) 與字元線測試電路(20)的內部電路圖，說明敘述如下。 上述的字元線測試電路（20)包括有m個P通道 (Channel)，平常時開啓的薄膜場效電晶體（24〇至（24 J (FET)(以下可以參照P-MOS電晶體），並包括m個N通道， 平常時關閉的電晶體(26^至（26m)(可以參照N-MOS電晶 體）。每一個N-MOS電晶體(26〇的汲極連接至，行位址解 碼器（10)的每一個輸出線路相接；每一個N-MOS電晶體(26J 的閘極，與每一個閘極與汲極，係連接至端子(21);而每 —個P-MOS電晶體(2七)的源極，與每一個N-MOS電晶體 (26;)的源極，係連接到字元線驅動器(25)中每一個字元線 馬區動電路(25J的閘極。

奇數的字元線驅動電路(25J的P-MOS電晶體之.汲極， 係連接至一個N-MOS電晶體(27)與一個P-MOS電晶體(28) 的源極；而偶數的字元線驅動電路(25〇的P-MOS電晶體 之汲極，係連接至一個P-MOS電晶體(29)與一個N-MOS ----------- .广 t (請先聞讀背面之注意事項再填寫本頁) 訂 本紙张尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局貝工消費合作社印笨 為每 1·4β 了 Α7 3 03 6ΡΙΡ . DOC/ 0 02 A/ _B7_ 五、發明説明（β ) 電晶體（30)的源極。N-MOS電晶體（27)與（30)的閘極與測 試端宇(21)相接，其汲極與”字元線驅動訊號”相接；P-MOS 電晶體(28)與(29)的閘極與測試端子（21)連接，其汲極則分 別連往VT!端子(22)與¥1：2端子(23)。 進行老化測試的過程將敘述於下。 首先，將半導體元件放置在一個固定溫度的爐子中， 將半導體元件的溫度，保持在較最高的環境許可溫度還要 高的溫度下，比如125°C。 接著，將一個低階電位設置在字元線測試電路的測試 端子（21)上；字元線測試電路的VTt端子（22)被施以高於 原本電壓，比如7V的較高電壓；而接地電位係被施加在 字元線測試電路的¥丁2端子(23)。 之後，藉著施加接地電位在設置在數據匯流排裝置(50) 上的一個端子（未顯示）上，將所有位元線施以接地電位。 接著，將前述的電壓狀態維持一分鐘，直到老化測試 〇 此後，將施加在測試端子的電位移至到高階’以 轉移至正常狀態下。假若預定資料設計被寫入半導體元 件，以及由半導體元件被讀取出來’那麼一個操作測試會 在正常的溫度與正常的電源供應電壓下進行。 測試沒有發現錯誤，那麼此半導體元件就會被判定是 正常與可接受的。 第二實施gj 提供一個半導體元件，具有位元線測試電路，用以對 13 本紙張尺度適用中國國家樣準（CNS) A4規格（210x297公釐） (請先閲讀背面之注項再填寫本頁)

經濟部中央標準局負工消費合作社印装 51 467 3 03 6PIF.DOC/0 02 A7 _______B7__ 五、發明説明（If ) 其他的每一個位元線施加高於原本電壓的電壓，此較高的 電壓係來自於半導體元件單元的內部電路，此時所有的字 元線均處於接地電位。 請參照第2圖，與第1圖不同點如下所述： 1.字元線測試電路(20)被移走。 2·加入位元線測試電路(90)。 因此，位元線測試電路(90)的說明如下。 放置在列解碼器（60)，與數據匯流排裝置（50)之間的位 元線測試電路（90)，具有一個測試端子（21)，用以接收開 始進行老化測試的命令訊號；具有第三端子（91)，用以接 收第一位元線測試電壓（VT3);並具有第四端子（92)，用以 接收第二位元線測試電壓(VT4)。 與第一實施例相似，在進行老化測試時，其他的每一 個位元線被施以較正常電壓，比如7V還要高的電壓値， 此時剩下的位元線與所有的字元線均維持在接地電位。 請參照第6圖，一部份感應放大器單元(40)、數據匯 流排裝置（50)與位元線測試電路（90)的內部電路說明如 下。 上述感應放大器單元(40)、數據匯流排裝置(5〇)與位元 線測試電路(90)的組合具有中斷列解碼器（6〇)的功能’在 進行老化測試的期間，透過VT3端子(91) ’供應其他的每 一個位元線一個較正常電壓，比如7V爲高的電壓値；並 透過VT3端子（92)供應所有剩下的位元線接地電位。在此 期間，所有的位元線均保持在接地電位。 本紙張尺度適用中國國家操準（CNS ) A4規格（2I0X297公釐） (請先閲讀背面之注意事項再填寫本頁)

DOC/0 02 A7 B7 五 '發明説明（p) 第三實施例 撻供一個半導體元件，具有字元線測試電路，用以對 其他的每一個字元線施加高於原本電壓的電壓，此較高的 電壓係來自於半導體元件昀外部’此時所有的位元線均處 於接地電位。 請參照第3圖，與第一實施例在第1圖中所敘述不同 的地方在於，第三實施例中的端子（122)與（123)，分別取 代第一實施例中的端子(22)與(23)。 此實施例的優點在於，VT^電壓的選擇是完全自由的， 而且沒有進行老化測試的結構，不可能被施以較高的電 壓。 第四實施例 提供一個半導體元件，具有位元線測試電路，用以對 其他的每一個位元線施加高於原本電壓的電壓，此較高的 電壓係來自於半導體元件的外部，此時所有的字元線均處 於接地電位。 請參照第4圖，與第二實施例在第2圖中所敘述不同 的地方在於，第四實施例中的端子（191)與（192)，分別取 代第一實施例中的端子(91)與(92)。 此實施例相對於第二實施例的優點，與第三實施例相 同。 . 前面的敘述說明的很淸楚，本發明在提供半導體元件 時，特別是對作爲記憶體的平常基本構件，與一單元用以 對半導體元件，成功的進行更快速的老化測試，或是絕緣 本紙張尺度適用中國國家標率（CNS ) Α4規格（210Χ297公釐） (諳先閱讀背面之注意事項再填寫本頁) 裝- 訂 經濟部中央標準局員工消费合作社印製 5 14-6 7 3〇36PIF.D〇C/〇〇2 A 7 _B7 五、發明説明（θ ) 測試。此方法係在較正常環境溫度爲高的溫度下，透過在 其他的每一條字元線或位元線上供給較正常電壓爲高的電 壓，此時其他原本線路的電位均維持在接地電位。 或許可以結合第一實施例與第二實施例的槪念，以更 進一步的縮短老化測試所需要的時間。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者’在不脫離本發明之精神 和範圍內，當可作各種之更動與潤飾’因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 1__ .-I ^------ 裝 II C請先閲讀背面之注意事項再填寫本頁) -& •d·' 經濟部中央標準局工消費合作社印裝 本紙張从適财關家標準（CMS ) A4錄（21GX297公f )

Claims (1)

1. 6PIF.DOC/0 02 經濟部中央標準局員工消費合作社·印製 A8 B8 C8 D8 申請專利範圍 1. 一種半導體元件，包括： 癀數個字元線，彼此係互相平行排列； —行解碼器，用以接收複數個行解碼訊號，譯解該些 行解碼訊號，以及選擇由每一個該些行解碼訊號指定的該 些字元線之一； 複數個位元線，彼此互相平行排列;，並與該些字元線 相互交錯； 一列解碼器，用以接收複數個列解碼訊號，譯解該些 列解碼訊號，以及選擇由每一個該些列解碼訊號指定的該 些位元線之一； 複數個記憶儲存格，由該接字元線與該些位元線交錯 之複數個點定義出來；以及 一用以讀寫一位置之裝置，利用每一個該些行解碼訊 號與每一個該些列解碼訊號的組合，選擇該些記憶儲存格 之一，其中構成該些記憶儲存格之一的一電容器被充電或 放電； 更進一步的包括： 一字元線測試電路，用以對其他的該些字元線之每一 供應一第一電壓，並對原本之該些字元線之每一供應一第 二電壓，此時所有該些位元線被施以一第三電壓。 2. —種半導體元件，包括： _ 複數個字元線，彼此係互相平行排列； —行解碼器，用以接收複數個行解碼訊號，譯解該些 G解碼訊號，以及選擇由每一個該些行解碼訊號指定的該 ~~"~~( CNS ) A4赌(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)

   經濟部中央標準局員工消費合作社印製 451467 1 A8 3036PXF.DOC/002 BS D8 六、申請專利範圍 些字元線之一； 複數個位元線，彼此互相平行排列，並與該些字元線 相互交錯； 一列解碼器，用以接收複數個列解碼訊號，譯解該些 列解碼訊號，以及選擇由每一個該些列解碼訊號指定的該 些位元線之一； 複數個記憶儲存格，由該接字元線與該些位元線交錯 之複數個點定義出來；以及 一用以讀寫一位置之裝置，利用每一個該些行解碼訊 號與每一個該些列解碼訊號的組合，選擇該些記憶儲存格 之一，其中構成該些記憶儲存格之一的一電容器被充電或 放電； 更進一步的包括： 一位元線測試電路，用以對其他的該些位元線之每一 供應一第一電壓，並對原本之該些位元線之每一供應一第 二電壓，此時所有該些字元線被施以一第三電壓。 3. 如申請專利範圍第1項所述之半導體元件，其中除 了該第一電壓，該第二電壓與該第三電壓之任一爲接地電 位外，該第一電壓，該第二電壓與該第三電壓係透過位於 該半導體元件內之一電壓產生器供應。 4. 如申請專利範圍第2項所述之半導體元件：其中除 了該第一電壓，該第二電壓與該第三電壓之任一爲接地電 位外，該第一電壓，該第二電壓與該第三電壓係透過位於 該半導體元件內之一電壓產生器供應。 (請先閲讀背面之注意事項再填寫本頁) 訂 -<- 本紙張尺度逋用中國國象標準（CNS ) A4規格（210X297公釐） ABCD 45 1 46 7 3 Ο 3 6 PIF.D〇c)0 0 2 六、申請專利範圍 5. 如申請專利範圍第1項所述之半導體元件，其中該 第一_壓，該第二電壓與該第三電壓之每一個係經由該字 元線測試電路上，用以自該半導體電路外部接收該第一電 壓，該第二電壓與該第三電壓之一端子供應。 6. 如申請專利範圍第2項所述之半導體元件，其中該 第一電壓，該第二電壓與該第三電壓之每一個係經由該位 元線測試電路上，用以自該半導體電路外部接收該第一電 壓，該第二電壓與該第三電壓之一端子供應。 7. 如申請專利範圍第1項所述之半導體元件，其中該 第二電壓與該第三電壓之電位彼此係完全相同。 8. 如申請專利範圍第2項所述之半導體元件，其中該 第二電壓與該第三電壓之電位彼此係完全相同。 9. 如申請專利範圍第3項所述之半導體元件，其中該 第二電壓與該第三電壓之電位彼此係完全相同。 10. 如申請專利範圍第4項所述之半導體元件，其中該 第二電壓與該第三電壓之電位彼此係完全相同。 11. 如申請專利範圍第5項所述之半導體元件，其中該 第二電壓與該第三電壓之電位彼此係完全相同。 12. 如申請專利範圍第6項所述之半導體元件，其中該 第二電壓與該第三電壓之電位彼此係完全相同。 19 I紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） (請先間讀背面之注意事項再填寫本頁) 訂_ 經濟部中央標準局員工消費合作社印製