TW447125B - Method of fabricating silicon-on-insulator device - Google Patents

Description

447125 —- -- 一— " . 五、發明說明（1) 5-1發明領域： 本發明係關於一種製作絕緣層上有矽（311“011-011-Insulator)元件的方法，特別是一種有關於製作具有淺通 道（Shal low Channel)之絕緣層上有矽元件的方法。 5 - 2發明背景： 絕緣層上有矽結構為一種利用一絕緣層（Insulat in§ Layer)隔離半導體元件的技術，該半導體元件可為一金屬 氧化物半導體場效應電晶體（M0SFET)。絕緣層上有矽結 構可以氧饰楂法（Implanted Oxygen Method)、晶圓黏著 法（Bonded Wafer Method)及介電隔離法（Dielectric Isolation Method)形成。其原理為在接近石夕底材表面之 處形成一隔離層，此隔離層通常為二氧化矽（Silicon Dioxide)層，以提供電性上的隔.離。亦即絕緣層上有矽結 構提供金屬氧化物半導體場效應電晶體大為改進的元件隔 離，使接合（Junction)電容有效地減少，並避免源極與 汲極漏電流（Leakage Current)的產生。 第一圖為一傳統N型金氧半場效應電晶體位於一絕緣 層上有矽結構上之剖面圖。製作N型金氧半場效應電晶體 的方法包含先提供一包含一 p型石夕層1 〇 〇、一二氧化石夕層

第5頁 44712 5 五、發明說明（2) 1 0 2及一石夕膚1 0 4。其次，形成一閘極11 0位於砂層1 〇 〇上， 且形成一輕掺雜没極結構11 4於石夕層1 0 0内。然後形成兩間 隙壁112a、112b分別緊鄰於閘極11 0之兩側壁。最後以離 子佈植法及回火步驟形成一源極11 6 a與一沒極11 6 b於石夕層 1 0 0内。此位於一絕緣層上有矽結構上之N型金氣半場效應 電晶體具有以上所描述的優點’儘管如此，由於積體電路 元件之積集度（Integration)持續地增加，閘極之線 見必須隨之縮小。此外，為了使元件能以高逮可靠地運作 ’源極1 1 6a與汲極11 6b之電阻值必須儘可能降低，即“時 間延遲可減小。另外，為了要減少此N型金氧半場效應電 晶體高速運作所產生的散熱問題，用以控制閘極π 〇之電 壓必/頁要降低，然而閘極11 〇控制通道的能力卻將因此而 減弱° —種解決的方法是減少通道、源極1丨6a與汲極i丨6b 之接合深度（Junctidn Depth) ’但如此便增加源極η 6a //及極11 6 b之電阻值及r c時間延遲（T i m e D e 1 a y)。因此 種在控制閘極之電壓不斷降低的同時，能增加閉極 制通道的能力並維持源極與汲極之低電阻值及低RC時間 延遲 6^1 、 4 万法是十分必要的，這即是本發明提出的目的。 概述 3發明目的及 通道的為增加間極控制通道的能力藉由減少

447125 五、發明說明（3) 本發明之另一目的為增加閘極控制通道的能力，同時 並維持源極與汲極之接合深度，以及源極與汲極之低電阻 值。 本發明之又一目的為增加閘極控制通道的能力，並且 不增加元件的RC時間延遲。 本發明之又一目的為控制閘極的電壓可降低，同時不 減損閘極對通道的控制能力。 為了達成上述之目的，本發明利用一作為罩幕的介電 層 '一次氧佈植及一次加熱製程以形成一二氧化矽層於絕 緣層上有石夕（Silicon_On - Insulator)底材内*在形成閘 極於絕緣層上有矽底材上之前。亦即減少了通道之接合深 度（Junction Depth)。首先，提供一絕緣層上有砂底材 ，該絕緣層上有石夕底材至少包含一矽層（Silicon Layer) 及一絕緣層。其次，沈積一介電層於矽層上。再者，轉移 一閘極區的圖案至該介電層以形成一溝渠並曝露出矽層。 接著，佈植氧至矽層内，並加熱絕緣層上有矽之底材以形 成一二氧化矽層於矽層内。接著，填滿該溝渠以一導體層 。再者，轉移一閘極之圖案至導體層以形成一閘極。此外 ，形成一輕摻雜汲極於矽層内。並且，移除該介電層。最 後，依序形成緊鄰該閘極之間隙壁及源極與汲極於矽層内

第7頁 447 彳 2 5 五、發明說明（4) 。依據上述之步驟，可達成本發明的目的。 上述有關發明的簡單說明及以下的詳細說明僅為範例 並非限制。其他不脫離本發明之精神的等效改變或修飾均 應包含在的本發明的專利範圍之内。 5 Μ發明的詳細說明： 本發明利用一作為罩幕的介電層、一次氧（佈植 及一次加熱製程以形成一二氧化發層於絕緣層上有矽（ Silicon-On-Insulator)底材内，在形成閘極於絕緣層上 有石夕底材上之前。亦即減少了通道之接合深度（juncti〇n D e p t h) ’並維持源極與汲極之接合深度。因此增加閘極控 制通道的能力’同時可降低控制閘極的電壓，並維持源極 與沒極之低電阻值及低RC時間延遲，使元件具有良好的高 逮運作性能。

參考第二圖所示’顯示一絕緣層上有矽底材包含一矽 、e 20〇、一二氧化矽層20 2及一矽層204，其中一介電層206 沈積在矽層2 0 0上。矽層2 〇 〇可為p型、频矽層，且以具< 10 〇>結晶方向的p型矽層較佳。介電層2 〇 6以二氧化矽層 $，’並可以一傳統之化學氣相沈積（CVD)法沈積。舉例 “说’可為一傳統之低壓化學氣相沈積（LpcVD)法，其沈

第8頁 447125 五、發明說明（5) 積溫度為4 0 0°C至4 5 0°C之間。此外，此低壓化學氣相沈積 (LPCVD)法之前驅物為矽甲烷氣（以以及氧氣（00 。 參考第三圖所示’一位於介電層2〇6a、206 b之間之溝 渠是藉由轉移一閘極區之圖案至介電層2〇6以曝露出矽層 2 0 0而形成。此溝渠可藉由傳統之微影及蝕刻製程形成。 其中敍刻製程是以乾式蝕刻法較佳，舉例來說，一反應離 子飾刻（RIE)法’使用一四氟化碳（CF 〇電漿及射頻頻 率 13.56MHz。 參考第四圖所示，執行一氧（〇2)佈植製程至第三圖 所示絕緣層上有矽底材。氧佈植至矽層2〇 〇内—預定的深 ，。通道之接合深度（Junction Depth)可藉由改變佈植 能量來調整。而佈植能量，可為2〇keV至9〇〇keV之間，取 ^於=需之佈植深度。亦即越小的佈植能量造成較淺的氡 佈植深度，即越淺的通道。而佈植劑量，可為〇· 5χ丨〇 1T至 i〇i8/cm迻間，取決於所需之通道接合的深度。 參考第五圖所示，一二氧化矽層2 0 8藉由θ火（ rntng)絕緣層上有石夕之底材形成於紗層2〇〇内。此回 二：驟將佈植的氧分佈在周圍石夕原子之間，同時修復梦 二=佈植損壞。為了獲得較佳的材料品質，絕緣層上 二=以在一溫度為8。〇。至12。叱之間回火較佳。此 外’回火的步驟需花費六小時以上。另夕卜，二

447725 五、發明說明（6) 2 0 8亦可以一快速加熱（Rapid Thermal Processing)製.程 在一溫度為650C至850°C之間及氬氣（Ar)中形成，以獲 得低熱預算及較佳產能。此外’此快速加熱製程僅須花費 3 0至9 Of少。 參考第六圖所示’一作為閘極之導.體層2丨〇填滿位於 介電層2 0 6 a、2 0 6 b之間之溝渠。導體層2 1 〇以多晶矽層較 佳，並以傳統之低壓化學氣相沈積法沈積。此低壓化學氣 相沈積法之前驅物為矽甲烷氣（SiHj 1於一壓力介於〇. 31:〇1'1'至0.61;〇1*1'之間，加熱矽甲烷（“|14)氣於一溫度介 於600C至650C之間，使矽甲烷氣分解形成多晶矽及氫（ Μ氣。此外，導體層21〇可藉由一傳統之蝕刻法蝕刻，舉 例來說’一使用硝酸（HN〇a)及氫氟酸（Η 合溶 式蝕刻法。 “ Ρ造舰ΐ第七圖所示，—閘極210 a藉由轉移一閘極圖案 _ 2 1 0而形成。閘極2 1 〇 a可以傳統之微影及蝕刻製 :7 此韻刻製程以乾式飯刻法較佳’例如使用四氯化 1 1 〇及氯（C丨J電漿之反應離子蝕刻（RIE)法。 〉圖/斤、示，一輕摻雜没極（Ligh1:ly Doped ，對於二w彳it以佈植離子至矽層2 0 0而形成。舉例來說 佈植屬氧化物半導體電晶體（NM0SFET)而言， 佈植離子可為鱗離子及钟離子。鱗離子佈植能量可為介於

447 彳 2 5 五、發明說明（υ 2 01^¥至801^¥之間’而佈植劑量可為1)<1〇13至2/1〇13/(：1112 之磷離子。經佈植後的矽層2 0 〇接著在一溫度介於9 0 (TC至 100 (TC 之間回火（Annealing)，以驅入（Drive_i η)佈植 離子並修復離子佈植所造成的損壞。 參考第九圖所示’兩間隙壁2 1 2 a及2 1 2 b分別形成於閘 極2 1 0 a之兩侧壁。首先，第八圖中所示之介電層2 〇 6 a、 2 0 6 b是以傳統之蝕刻法移除，舉例來說，一使用氟化兹（ NΗ/)及氫氟酸（HF)混合溶液為蚀刻液，以餘刻二氧化 矽之濕式蝕刻法。接著’一介電層，舉例來說，—氮化矽 (Si D層’/間隙壁21 2a及212b可藉由沈積及非等向性蝕刻 該介電層形成。該氮化破層以—低壓化學氣相沈積（LpcVD )法沈積較佳，其前驅物為二氣矽烷（Sicl 氣及氨（Nh3) 氣，而其沈積溫度為650C至80(Tc之間，壓力為〇.itorr 至ltorr之間。此外，該氮化矽層是以使用三氟化氮（Nf3) 電漿之反應離子蝕刻（r I E)法非等向性蝕刻。

U 參考第十圖所示，顯示執行一離子佈植步驟至矽層 2 00以形成源極與汲極216a、216b。對於一賭金屬氧化物 半導體電晶體（NM0SFET)與P型矽層2〇〇而言，佈植離子可 為填離子及㈣離子。㈣子佈植能量可為介於2Gkem 之間，而佈植劑量可為〇5χ 1〇^ ix i〇,5/cm乏填 離子1接在離子佈植步驟之後的是1火步驟於—溫度 J丨於800C至1 200C之間，以驅入佈植離子並修復離子佈

第11頁 447125 五、發明說明（8) 植所造成的損壞。 上述有關發明的簡單說明及以下的詳細說明僅為範例 並非限制。其他不脫離本發明之精神的等效改變或修飾均 應包含在的本發明的專利範圍之内。

第12頁 ^ 447125 圖式簡單說明 第一圖為一製作在絕緣層上有矽底.材上的傳統之金屬 氧化物半導體場效應電晶體的剖面圖； 第二圖顯示沈積一介電層於一絕緣層上有矽底材上之 結果； 第三圖顯示轉移一閘極區圖案至第二圖中之介電層， 以形成一溝渠並曝露出絕緣層上有矽底材； 第四圖顯示一執行於第三圖中所示之絕緣層上有矽底 材上的氧佈植製程； 第五圖顯示加熱第四圖中所示之絕緣層上有矽底材， 以形成一二氧化矽層於該絕緣層上有矽底材内的結果； 第六圖顯示以一導體層填滿該溝渠的結果； 第七圖顯示轉移一閘極圖案至第六圖所示之導體層， 以形成一閘極的結果； 第八圖顯示一執行於第七圖中所示之絕緣層上有矽底 材上之離子佈植製程，以形成一輕摻雜汲極於絕緣層上有 秒底材内的結果；

第13頁 底有 矽上 有層 上緣 層絕 緣於 絕區 之極. 示汲 所與 中極 圖源 九成 第形 於以 行’ 執程 一製· 示植 顯佈 圖子。 十離内 第之材 上底 材矽 447 彳 2 5 圖式簡單說明 第九圖顯示移除該介電層並形成兩間隙壁分別緊鄰於 閘極之兩側壁的結果；及

主要部分之代表符號： 100 矽層 102 二氧化矽層 104 矽層 11 0 閘極 112a 間隙壁 112b 間隙壁 114 輕摻雜没極 116a 源極 116b 汲極 200 矽層 202 二氧化矽層 204 矽層 206 介電層 20 6a 介電層 2 0 6b 介電層 210 導體層

第14頁 447125 圖式簡單說明 2 1 0 a間極 212a間隙壁 212b間隙壁 2 1 4 輕摻雜汲極結構 2 1 6 a源極 2 1 6 b汲極

第15頁

Claims (1)

1. '447 1 2 5 六、申請專利範圍 1. 一種製作一絕緣層上有矽元件的方法，至少包含下列步 驟： 提供一絕緣層上有矽底材，該絕緣層上有矽底材至少 包含一矽層及一絕緣層，其中該矽層位於該絕緣層上； 沈積一介電層於該矽層； 轉移一閘極區圖案至該介電層以形成一溝渠，並曝露 出該矽層； 佈植氧進入該矽層； 加熱該絕緣層上有矽底材，以形成一二氧化矽層於該 矽層内； 填滿該溝渠以一導體層； 轉移一閘極圖案至該導體層，以形成一閘極； 形成一輕摻雜汲極結構於該矽層内，該輕摻雜汲極結 構是位於該閘極與該二氧化矽層之間； 移除該介電層； 形成兩間隙壁，該兩間隙壁是分別側向緊鄰該閘極之 兩側壁；及 以該閘極與該間隙壁為一佈植遮罩，形成一源極與一 汲極於該矽層内。 2. 如申請專利範圍第1項所述之方法，其中上述之該介電 層為一二氧化矽層。 3. 如申請專利範圍第1項所述之方法，其中上述之該介電

   第16頁 4 47 彳 2 5 六 、申請專利範圍 層 是 以一低 壓 化 學 氣 相 沈 積 法 沈 積 Q 4. 如 申請專 利 範 圍 第 1 項 所 述 之 方 法 其 中 上 述 之 該 介 電 層 是 以一電 漿 促 進 化 學 氣 相 沈 積 法 沈 積 0 5.如 申請專 利 範 圍 第 1 項 所 述 之 方 法 5 其 中 上 述 之 該 介 電 層 是 以一乾 式 刻 法 钱 刻 〇 f 6 _如 申請專 利 範 圍 第 1 項 所 述 之 方 法 其 中 上 述 之 該 氧 化 矽 層是以 加 熱 該 絕 緣 層 上 有 矽 底 村 在 一 溫 度 為 約 8 0 0°C 至 約 1 2 0 0°C 之 間 形 成 0 7. 如 申請專 利 範 圍 第 1 項 所 述 之 方 法 其 中 上 述 之 該 | —* 氧 化 矽 層是以 一 快 速 加 数 1 i'N 製 程 在 -—' 溫 度 為 約 6 5 0°C 至約 8 5 0°C 之 間 形成。 8.如 申請專 利 範 圍 第 1 項 所 述 之 方 法 其 中 上 述 之 該 導 體 層 為 一多晶 矽 層 〇 9,如 申請專 利 範 圍 第 1 項 所 述 之 方 法 5 其 中 上 述 之 該 導 體 層 是 以一低 壓 化 學 氣 相 沈 積 法 沈 積 0 10.如申請專利範圍第1項 所 述 之 方 法 其 中 上 述 之 該 導 體 層 是 以一乾 式 钱 刻 法 蚀 刻 〇

   第17頁 447125

   第18頁 447125 六、申請專利範圍 形成兩間隙壁，該兩間隙壁是分別側向緊鄰該閘極之 兩側壁；及 以該閘極與該間隙壁為一佈植遮罩，形成一源極與一 汲極於該矽層内。 1 4.如申請專利範圍第1 3項所述之方法，其中上述之第一 二氧化珍層是以一低壓化學氣相沈積法沈積。 1 5.如申請專利範圍第1 3項所述之方法，其中上述之第一 二氧化矽層是以一電漿促進化學氣相沈積法沈積。 1 6,如申請專利範圍第1 3項所述之方法，其中上述之第一 二氧化石夕層是以一乾式飯刻法银刻。 1 7.如申請專利範圍第1 3項所述之方法，其中上述之第二 二氧化矽層是以加熱該絕緣層上有矽底材在一溫度為約 8 0 0°C至約1 2 0 0°C之間形成。 i 8 .如申請專利範圍第1 3項所述之方法，其中上述之第二 二氧化矽層是以一快速加熱製程在一溫度為約6 5 0°C至約 8 5 CTC之間形成。 1 9 .如申請專利範圍第1 3項所述之方法，其中上述之第一 二氧化矽層是以一濕式蝕刻法移除。

   第19頁 447125 六、申請專利範圍 2 0 .如申請專利範圍第1 3項所述之方法，其中上述之第一 二氧化矽層是以一乾式钱刻法移除。 2 1. —種製作一絕緣層上有矽元件的方法，至少包含下列 步驟： 提供一絕緣層上有矽底材，該絕緣層上有矽底材至少 包含一矽層及一絕緣層，其中該矽層位於該絕緣層上； 沈積一第一二氧化矽層於該矽層以一低壓化學氣相沈 積法； 轉移一閘極區圖案至第一二氧化矽層以一乾式蝕刻法 ，以形成一溝渠並曝露出該矽層； 佈植氧進入該矽層； 加熱該絕緣層上有矽底材，以形成一第二二氧化矽層 於該矽層内； 填滿該溝渠以一多晶矽層，以一低壓化學氣相沈積法 9 轉移一閘極圖案至該多晶矽層，以形成一閘極，以一 乾式蝕刻法； 形成一輕摻雜汲極結構於該矽層内，該輕摻雜汲極結 構是位於該閘極與第二二氧化矽層之間； 移除第一二氧化矽層以一濕式蝕刻法； 形成兩間隙壁，該兩間隙壁是分別側向緊鄰該閘極之 兩側壁；及

   第20頁 447125 六、申請專利範圍 以該閘極與該間隙壁為一佈植遮罩，形成一源極與一 汲極於該矽層内。 2 2 .如申請專利範圍第2 1項所述之方法，其中上述之第二 二氧化矽層是以加熱該絕緣層上有矽底材在一溫度為約 8 0 0°C至約1 2 0 0°C之間形成。 2 3 .如申請專利範圍第2 1項所述之方法，其中上述之第二 二氧化矽層是以一快速加熱製程在一溫度為約6 5 0°C至約 8 5 0°C之間形成。