TW437180B - Memory address generator in convolutional interleaver/deinterleaver - Google Patents

Memory address generator in convolutional interleaver/deinterleaver Download PDF

Info

Publication number
TW437180B
TW437180B TW087107883A TW87107883A TW437180B TW 437180 B TW437180 B TW 437180B TW 087107883 A TW087107883 A TW 087107883A TW 87107883 A TW87107883 A TW 87107883A TW 437180 B TW437180 B TW 437180B
Authority
TW
Taiwan
Prior art keywords
variable
counting
memory address
value
memory
Prior art date
Application number
TW087107883A
Other languages
English (en)
Inventor
Jong-Seob Baek
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW437180B publication Critical patent/TW437180B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276Interleaving address generation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)

Description

4371 8 Ο 經濟部中央標違局貝工消费合作社印" A 7 Η'五、發明説明(/ ) 駱明背暑 ΐ.發明領域 本發明之發明領域係有關一種用於修正通訊条統之數 據傳輪中所發生之錯誤的迴旋式插入器/插出器,尤其 是與迴旋式插入器/插出器中的記憶體位址産生器有關。 2 .柑關技術説明 一般,条統中的编碼部位具有一插入器且解瑪部位具 有一插出器以修正通訊条統之數據傳输中所産生的叢訊 (burst)錯誤。該插入器及插出器将一數據延遲一段預 定的時間長度,且應用記億體裝置調整數據之顒序後, 輪出該數據。 第1圖之觀念圖偽說明插人器/插出器。現在請參考 第1圖,插人器包含列(K=12)且單位胞元10為列方 向中具有” I ”位址的記億體。插入器的第一列包括一 ” 單位胞元,第二列包含一” 1單位胞元,a最後一列包 括"11 單位胞元。卽第K列包括H K -1 ”軍位晦元(在第1 圖中,κ = 12)β對於在上逑插入器中解碼插入的數據而 言,插出器也包括” Κ ”列β插出器的第一列包括"κ - 1 ”單 位胞元,第二列包括” Κ - 2 ”單位胞元,且最後一列包括 單位胞元β因此,插出數據的顒序與插入之前數據 的順序相同,此係因為各列相同的定義時間。且在插入 及插出的例子中,在通訊期間,相鄰的數據之間的傳輸 存茌某些延遲β 上逑插人器/插出器中配置有記億體。第2圖之方塊 对先閱讀背面之注意事項再填艿本頁 袈_ '1Τ 本紙張尺度適用中S國家標卑(CNS )八4圯枯(2l〇x2y7公疗) 經濟部中央標隼局員工消費合作社印^ Γ 4371 8 Ο A' Η'五、發明$明(> ) 圖顯示一傳統之捅入器/插出器中的記博醴位址産生器 ^現在請參考第2圖,傳統記億體位址産生器包括多徧 計數器,此計數器可對各列産生記憶體位址,且包括多 工器,以選擇從計數器中輸出的記億體位址中的一位址 ,以回應一指標。各列中計數器輸出且産生記慊贈位址 。多工器接收從計數器輪出的記億體位址且選擇記億體 位址中之一位址以回應該指標。卽,遴擇的記億臞位址 為迺旋式插入器/插出器中的記憶體位址。 上述傳統之插入器/插出器中之記慊體位址産生器需 要一多输入多工器及大量的計數器以産生各列的記億體 位址。因此,由於大量的計數器及由多工器産生長的開 鍵路徑,因此上述記億體位址産生器具有大量的閛。 琎明槪抹 因此本發明的目的在於提供一種可在迺旋式插人器/ 插出器中滅少晶Η大小及_鍵(critical)路徑的記憶體 位址產生器。 根據本發明,掲示有一種記億體位址産生器,此記億 體位址産生器包含一第一計數機構,用於計數第一變數 U),此變數(y>表示的迺旋式插入器/插出器的記憶體 各列中之一列的位置,以回應一時脈信號;一笫二計數 機構,用於計數一第二變數(z),此變數(z)表示在迴旋 式插人器/插出器之記憶體中,總行中之一行的位置; 一第三計數機構,用於計數一第三變數(X),此變數(X) 表示在一單元記憶體咆元中記憶體位址的位置,該胞元 — — (請先閱讀背而之注意事項再填寫本頁) 裝 I -5 本紙張尺度適用中®國家招:準(CNS ) (. 2I0X 297公赴) 4371 8 Ο Λ 7 Π7 明 説'明發 % 五 産數二 值變第 償一的 補第出 一 該輪 •,應構 址回機 位以數 體值計 憶償二 記補第 値的從 多數將 有變於 具一用 生 變 第,數 生構計 産機三 於加第 用相從 ,一 入 構第加 機 I 數 第第 自的 來出 將输 ,中 構構 機機 加生 相産 二值 第償 一 補 及從 以入 ;加 數值 變加 三相 第的 的構 出機 輸加 構柑 機一 記 的 器 出 -U 插/ 器 入 "&3 插 式 旋 迺 出 輸 旦 中 值 償 補 。 的址 敦 立 M3- J4] 變體 三億 說 里 簡 式 圈 的 百 的 明 發 本 解 瞭 : 步中 一 其 近 , 更圖 可附 明考 説參 例請 施號 實時 M的讀 中閲 文 , 下點 由觀 及 憶 記 之 器 出 itm 捅 / 器 入 —-♦W 捅 生 器産 入於 插用 1 1 明明 説説 圖匯 念塊 觀方 之的 圖圖 請先閱讀背面之注意事項#填寫本頁 裝. 置 裝 统 傳 的 11 2 址 第第位 體 圖SB 址中 位器 體出 億插 記之 之明 器發 出本 插生 的産 明於 發用 本 一 明明 說説 圖圖 意塊 示方 的的 圖圖 3 4 第第 值 償 補 之 值 y 搛 根 明 說 圈 置意 装示 的的 址画 位 5 體第 憶 及 以 訂 經濟部中央標準局員工消费合作社印製 生 Jin! 莛 址 位 的 明 發 本 明 説明 圖說 意钿 示詳 的例 圖胞 6 窗 第佯 0 因結 , 的 圖器 附出 考插 參似 誚類 並構 時結 讀的 閲器 ,生 明産 發址 本位 明體 説億 細記 詳中 將器 中入 文插 下在 為 圖 〇 址 器位 出體 插憶 於記 限之 僅器 明出 説插 的明 例發 施本 實明 佳説 較圖 明意 發一不 本的 文圖 下 3 ,第 構 的 中 圈 址 位 體 慊 記 之 器 出 rGM 捅 為 義 定 I 圖 3 考 褰 在 本紙張尺度適州中國國家標隼(CNS ) Λ4况#, ( 2丨ΟκΜΜΜ;.) 1 4371 8 Ο ΙΠ 經濟部中央標準局員工消t合作.社印" 五、發明4明 ( 4 ) 1 1, π 1 7,, S 且 R 定 義 成 記 億醱 位 址 對映 中 的 "1 2 " β 記億體 位 [ 1 1 址 定 義 成 變 數 X , y 及 ζ以在各循琿中産生記億體位址。 1 1 箩 數 y 定 義 成 "1 2 11 列 中之 —- 列 之位 置 的 表 示* 旦為一 在 請 1 I 先 1 各 循 環 中 從 ,r 0 ”至” 11 "重複並轉動的數倌。 即, 列Α的 閲 讀 ! It 循 環 值 為 p, 0 Μ > 則列B 之值為” 1 , 且 列 L之值為” 1 1 "。 而 1 而 a 1 變 數 X 定 義 為 在列 方 向 中, 具 有 "1 7 "位 址之單 位 注 意 事 1 胞 元 1 0 中 記 億 體 位 址 之位 置 的 表示 〇 卽 該 變數 之值介 於 項 ! ” 0 u及" 16 ”之間。 且各列具有從” 0 ” 至 "1 1 " 之對 應的不 同 4 本 裝 j 單 位 胞 元 數 〇 變 數 2 定義 所 有 各行 中 一 行 之位 置的表 示 1Γ 1 i ο 卽 列 A 的 Ζ 值 為 介 於’,〇 、'及” U "中之- -值,而列B之 τ 1 1 值 介 於 f, 0 "及,, 10 M之間,列K之 ζ值介於η 0 " 及"1 ”之間, 1 1 旦 列 L 之 值 澳 是 為 〇。 因此, Z 值輿y 相關。本發明中 1 玎 使 用 上 逑 X , y > ζ之值産生插出器的記憶體位址。 1 | 現 在 請 參 考 第 3 園 ,在 插 出 器之 記 憶 饅 位址 _中的 指 1 1 標 榡 示 A , B C, * •- .,J 9 κ, L (y值 )的顢序且重複榡 1 1 示 0 即 先 m 用 此 顒 序 (A, B , C > · * • * J, Κ, L),如 列 1 ! A 中 第 單 位 胞 元 之 第一 記 億 體位 址 ♦ 列 Β中第一翬位 丁 胞 元 的 第 一 記 億 m 位 址, 列 C 中第 一 單 位 跑元 的第一 記 1 憶 體 位 址 * 指 標 標 示 一記 憶 體 位址 & 其 次 ,應 用此一 順 1 序 y 如 列 A 中 第 一 單 位胞 元 的 it£t — 弟一 記 憶 m 位址 ,列B 中 Ϊ 1 第 -- 單 位 胞 元 的 第 二 記憶 體 位 址, 列 C 中 第一 單位胞 元 的 第 二 記 億 體 位 址 > 指標 標 示 記憶 體 位 址 〇重 複此程 序 1 1 i 以 相 同 的 順 序 標 示 記億 體 位 址。 在 標 示 列Κ 之最後 記 1 I 憶 體 位 址 a 加 以 讀 取 後, 標 6 示 列A 中 第 單位 胞元的 第 I 1 1 I 1 本紙張尺度適川中®囹家標準(CNS ) Λ4坭焓(2l():x 公#} 經濟部中央標嗥局員工消費合作社印策 ' 4371 8 Ο Λ' ΙΓ五、發明説/月(f ) 一記憶體位址,且根據相同的順序重複此步驟。且在標 示列Α中最後單位胞元之最後記憶體位址且方向之後, 再標示列A中第一單位胞元的第一記憶鱧位址,且依據 上述順序重複標示。因此,插出器具有根據上述順序標 示的記憶體位址。 為了産生插出器的記憶體位址,本發明從各列中的y 值産生一補償值及一基礎位址,且將補償值産生單元加 入X值中,以産生各記億體位址。因為由固定的長度 (本發明中為"1 7 ”)增加各列中的記億體位址,各單位胞 元中記憶體位址的位置表示成X軸,且各值中各單位胞 元的位置表示成z軸。 因此,本發明具有下列方程式以産生一記慊體位址。 位址=補償值(y) + x+ l7x z n(y) = (12-y)x 17 +補償值(y-l),補僂值(0)=0 卽從"0 "到1 1 ”重複且轉動y值,且只要y值轉動一次 ,X值增加” 1 ”。此時,X值的初值為” 0 ",且在M 1 6 "之 後,X值為"0 ”》當各列中的X值從” 1 6 H轉動到"0”時, z值單獨增加”厂’,且在最大值之後返回” (T。而且,在 没有延遲之下旁通列因此列L的記億膣位址並不重 要,但是必需不將此位址寫入記億體中β 第4圖之方塊匾説明本發明之插出器中的記馆讎位址 産生器。該記億體位址産生器包含多個計數器20, 30及 0 0, —補償值皙存器40,及一補償值産生單元50,二楠 加法器7 fl , 8 計數器6 0計數變數y以回應時脯信號,-Ί — (誚先間請背而之注意事項再填寫本頁) 本紙张尺度適用中國國家栉準(CNS ) Λ4规格(2Ι0Χ2Ν公泠)
五、發明説明(匕) «> a計數器20及3Π計算變數z及x之數目以回應從計數器 60中输出的y值^向計數器20輸出X值,向計數器20, 〔舁先閱讀·背面之注意事項再填艿本頁) 3 0及記憶體位址産生單元5 (1輪出y值以回應對應的指檫 。而且,向加法器7 〇輸出z值以回應指標。尤其是,z 值增加"1 7 ”以計數。記億體位址産生單元5 Q接收從計數 器6G輸出的y值,且産生y值的補償值(補償值(y))。補 償值暫存器40儲存從記億體位址産生單元5G中输出的補 償值(yU加法器70將從計數器20中輪出的z值加入從 計數器30中輪出值》加法器80將從記億體位址産生器40 中輸出的補償值(y )加入從加法器7 0中輸出的加總值, 且輪出插入器或插出器的記億體位址。現在請參考第4 圖,由y值控制補償值(y)及X值,且計數Z值,以回應 y值及X值,例如,在列C中産生第五單位胞元11之第 四記憶體位址的例子(第3圖)中,在大部份的情況下, 從計數器20, 30,40中由對應的指標輪出z = 4, x = 3,及 y = 2。且基於上述方程式,記億體位址産生單元5Q産生 補度值(2 ),且指標補償值(2 > = " 3 5 7 '因此經兩加法器 70及80所输出之記億體位址M 395 ”。 經濟部中央楳準局員工消費合作社印^ 第5圖説明根據用於産生記億體位址之y值的補償值 (y ),且第C圖説明根據本發明的X , y , z值,補償值(y ) 及記億體位址。現在請參考第5及6圖,在X =: 1 5 , z = 1 , 且補償值(y) = 187的例子中,插出器的記億體位址為 "219 " „ 上述之本發明可有效地減少晶片的尺寸。 -8 - 本紙張尺度適州中國國家標準(CNS ) Λ4規枋(210X 公及) Λ371 8 0 Λ 7 五、發明説明( 卽,表1説明傳統記憶體位址産生器及本發明中的閛 數目,其僳使用相同狀態下SYN0PSYS公司的通輯分析工 具。如下表1所示,本發明中,以比傳統記億體位址産 生器中數目還小的閘數配置本發明。表一的單位為NAND (反及)閘的數目。 〈表1> 閘數 閛數 (傅統的位址産生器) (本發明位址産生器) 儲存裝置 719 非儲存装置 1069 總數 1788 4 2 7 4 7 2 899 ΐ,] 先 閱 讀 背 而 之 注 意 事 項 再 填 窍 本 頁 器 Η 多 的 入 輪。 多徑 含路 要1) 需ca 不ti »1 中 Γ ©{C 發鍵 本關 在一 為少 因滅 , 明 外發 另本 以 術不 技而 本 , 熟代 嫺替 但及 -加 明添 發及 本改 明更 說以 例加 施例 實施 佳實 較述 窸上 已對 中可 文解 然 了 雖需 者 經濟部中央標準局員工消費合作社印製 點 觀 及 神 精 的 明明 發說 本號 離符 偏考 會參 元 器單 器存生 數暫産 計值值器 ‘ 償償法 : 補補加 本紙依尺度適用中國國家標準(CKS ) Λ4规格UlOXM7公处)

Claims (1)

  1. 4371 8 Ο 經濟部中央標隼局員工消費合作社印製 Λ8 BS CS 08 六、申請專利範圍 1-一種在迺旋式插人器/插出器中的記憶體位址産生器, 用以修正通訊条統中數據傳输中所發生的錯誤,該記 憶體位址産生器包含: 一第一計數機構,用於計數一第一變數(y),此變 數(y)表示的迴旋式插入器/插出器的記億體所有列中 之一列的位置,以回應一時腌信號; 一第二計數機構,用於計數一第二變數(z),此變 數(z)表示在娌旋式插人器/插出器之記憶體所有行中 之一行的位置; 一第三計數機構,用於計數一第三變數(X),此變 數U)表示在一單元記億體胞元中記億體位址的位 置,該胞元具有多餾記億體位址; 一補償值産生機構,用於産生一第一變數的補僂值 以回應該第一變數; —第一相加機構,用於將從第二計數機構输出的第 二變數加入從第三計數機構输出的第三變數;以及 一第二相加機構,將來自第一相加機構的相加值加 入從補僂值産生機構中輪出的第三變數的補償值中, 且輪出迴旋式插入器/捅出器的記憶體位址。 2. 如申請專利範園第1項之記憶體位址産生器,其中該 第二計數機構使第二變數增加一等於單位記憶體胞元 中記憶體位址的數目。 3. 如申請專利範圍第1項之記憶體位址産生器,其中補 償值産生機構包含: -1 0- (請先閱讀背面之注意事項再填寫本頁) 本纸张尺度適用中國國家標準(CNS ) Λ4現格(210X 297公釐) 4371 8 0 C8 D8 六、申請專利範圍 一減法機構,用於將(記億體中绝行數+1)滅去第一 變數(y); 一乘法機構,將該減去的數值乘上包括在單位記使 體胞元中記憶醱位址的數目;以及 一第三相加機構,將(第一變數M)的補償值加入相 乘的數值中,且输出第一變數的補償值。 4. 如申請專利範圍第1項之記憶體位址産生器,其中第 二計數機構及第三計數機構計數第二變數<ζ)及第三 變數(X),以回應從第一計數装置中所输出的第一變 數(y)e 5. 如申請專利範圍第4項之記億醴位址産生器,其中第 二計數機構計數第二變數,以回應從第三計數装置中 所輪出的第三變數〇 ---‘丨__----—裝------訂-----線 (諳先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中®國家標华(CNS ) Λ4規格(210X297公釐)
TW087107883A 1997-05-23 1998-05-21 Memory address generator in convolutional interleaver/deinterleaver TW437180B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970020474A KR100237745B1 (ko) 1997-05-23 1997-05-23 회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법

Publications (1)

Publication Number Publication Date
TW437180B true TW437180B (en) 2001-05-28

Family

ID=19506979

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087107883A TW437180B (en) 1997-05-23 1998-05-21 Memory address generator in convolutional interleaver/deinterleaver

Country Status (4)

Country Link
US (1) US6138262A (zh)
KR (1) KR100237745B1 (zh)
CN (1) CN1150457C (zh)
TW (1) TW437180B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6536001B1 (en) * 1999-03-11 2003-03-18 Globespanvirata, Inc. Circuit and method for convolutional interleaving using a single modulo operation
CA2333032C (en) * 1999-04-02 2005-11-29 Samsung Electronics Co., Ltd. Interleaving / deinterleaving apparatus and method for a communication system
US6957310B1 (en) * 1999-10-07 2005-10-18 Matsushita Electric Industrial Co., Ltd. Interleave address generation device and interleave address generation method
JP3399904B2 (ja) * 2000-03-17 2003-04-28 松下電器産業株式会社 インタリーブアドレス生成装置
EP1289154A1 (en) * 2000-05-22 2003-03-05 Yozan Inc. Address converter, interleaver and de-interleaver
US7024596B2 (en) * 2001-11-12 2006-04-04 Broadcom Corporation Efficient address generation for interleaver and de-interleaver
US6954885B2 (en) * 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
KR100518295B1 (ko) * 2003-03-14 2005-10-04 삼성전자주식회사 디지털 통신 시스템의 디인터리빙장치 및 그의디인터리빙방법
US6839870B2 (en) 2003-03-21 2005-01-04 Terayon Communications Systems, Inc. Error-correcting code interleaver
US7069398B2 (en) * 2003-06-20 2006-06-27 Industrial Technology Research Institute Apparatus and method for de-interleaving the interleaved data in a coded orthogonal frequency division multiplexing receiver
US7188231B2 (en) * 2003-06-30 2007-03-06 Intel Corporation Multimedia address generator
FR2857178B1 (fr) * 2003-07-04 2005-09-30 St Microelectronics Sa Entrelaceur et dispositif de decodage de signaux numeriques comportant un tel entrelaceur
US7114023B2 (en) * 2003-08-29 2006-09-26 Intel Corporation Non-sequential access pattern based address generator
US20070277064A1 (en) * 2006-05-02 2007-11-29 Mediatek Inc. Reconfigurable convolutional interleaver/deinterleaver using minimum amount of memory and an address generator
JP2010261768A (ja) * 2009-05-01 2010-11-18 Sony Corp 半導体集積回路、情報処理装置、および出力データ拡散方法、並びにプログラム
KR101355986B1 (ko) * 2012-07-05 2014-01-29 한국과학기술원 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치
KR20140082173A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 어드레스 카운팅 회로 및 이를 이용한 반도체 장치
TWI569587B (zh) 2015-02-06 2017-02-01 晨星半導體股份有限公司 解迴旋交錯器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2086229A1 (en) * 1990-06-27 1991-12-28 Warren Marwood Number theory mapping generator for addressing matrix structures
US5572532A (en) * 1993-12-29 1996-11-05 Zenith Electronics Corp. Convolutional interleaver and deinterleaver
JP2845115B2 (ja) * 1993-12-29 1999-01-13 ヤマハ株式会社 デジタル信号処理回路
US5537420A (en) * 1994-05-04 1996-07-16 General Instrument Corporation Of Delaware Convolutional interleaver with reduced memory requirements and address generator therefor
JP3240846B2 (ja) * 1994-08-12 2001-12-25 松下電器産業株式会社 光ヘッド
US5612974A (en) * 1994-11-01 1997-03-18 Motorola Inc. Convolutional encoder for use on an integrated circuit that performs multiple communication tasks
US5940863A (en) * 1996-07-26 1999-08-17 Zenith Electronics Corporation Apparatus for de-rotating and de-interleaving data including plural memory devices and plural modulo memory address generators

Also Published As

Publication number Publication date
KR100237745B1 (ko) 2000-01-15
CN1150457C (zh) 2004-05-19
CN1204892A (zh) 1999-01-13
US6138262A (en) 2000-10-24
KR19980084636A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
TW437180B (en) Memory address generator in convolutional interleaver/deinterleaver
TW478262B (en) Interleavers and de-interleavers
GB1536857A (en) Testing a digital memory
JPS59151246A (ja) エンコ−ダ検査装置
TW505926B (en) Memory burst operations in which address count bits are used as column address bits for one, but not both, of the odd and even columns selected in parallel
TW498626B (en) Chien's searching apparatus
US7363552B2 (en) Method and apparatus for convolutional interleaving/de-interleaving technique
Rivlin et al. Orthogonal integrity basis for N symmetric matrices
TW200534084A (en) Apparatus for accessing and outputting optical data
TW200403633A (en) Cross interleave reed-solomon code correction
JPH06204893A (ja) 符号化方法および装置
TW399204B (en) Synchronous dynamic random access memory architecture for sequential burst mode
Xintong Understanding AES mix-columns transformation calculation
JPH0290320A (ja) 擬似乱数発生回路
KR100243468B1 (ko) 듀얼 포트 메모리를 이용한 길쌈 인터리버 /디인터리버
Gow et al. Real 2-regular classes and 2-blocks
JP2827978B2 (ja) インターリーブ装置
RU2816550C1 (ru) Устройство хранения и считывания информации с коррекцией одиночных ошибок
TW201243603A (en) Memory system and memory controller
JPS58144952A (ja) 2重バイト誤り訂正回路
RU82974U1 (ru) Устройство криптографической защиты информации
CN109600195B (zh) 一种信息交织方法、信息解交织方法及相关装置
SU991421A1 (ru) Генератор случайных чисел
Cooper On the Classification of Groups of Order Less Than 32
SU1013955A1 (ru) Генератор псевдослучайных чисел

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent