KR19980084636A - 회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법 - Google Patents

회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법 Download PDF

Info

Publication number
KR19980084636A
KR19980084636A KR1019970020474A KR19970020474A KR19980084636A KR 19980084636 A KR19980084636 A KR 19980084636A KR 1019970020474 A KR1019970020474 A KR 1019970020474A KR 19970020474 A KR19970020474 A KR 19970020474A KR 19980084636 A KR19980084636 A KR 19980084636A
Authority
KR
South Korea
Prior art keywords
variable
deinterleaver
interleaver
memory
offset
Prior art date
Application number
KR1019970020474A
Other languages
English (en)
Other versions
KR100237745B1 (ko
Inventor
백종섭
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970020474A priority Critical patent/KR100237745B1/ko
Priority to TW087107883A priority patent/TW437180B/zh
Priority to US09/083,192 priority patent/US6138262A/en
Priority to CNB981154123A priority patent/CN1150457C/zh
Publication of KR19980084636A publication Critical patent/KR19980084636A/ko
Application granted granted Critical
Publication of KR100237745B1 publication Critical patent/KR100237745B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Error Detection And Correction (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
데이터 전송에 있어 회전형 인터리버/디인터리버를 쓰는 통신분야.
2. 발명이 해결하고자 하는 기술적 과제
면적의 감소와 크리티컬 패스를 줄일 수 있는 회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법을 제공하고자 함.
3. 발명의 해결 방법의 요지
메모리의 전체 행 중 행의 위치를 나타내는 제1변수(y),메모리의 전체 열 중 열의 위치를 나타내는 제2변수(z),하나의 메모리 셀당 포함된 주소 중 해당 주소 위치를 나타내는 제3변수(x)로 두고 이 세가지의 변수를 통해
주소 = 옵셋(y) + x + 17×z
옵셋(y) = (11-y)×17 + 옵셋(y-1), 옵셋(0) = 0
위의 방식으로 메모리 주소를 발생시키는 회전형 인터리버/디인터리버의 메모리 주소 발생장치를 제공하고자 함.
4. 발명의 중요한 용도
데이터 전송에 있어 오류정정을 위해 회전형 인터리버/디인터리버 방식을 쓰는 모든 통신 칩 설계에 이용됨.

Description

회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법
본 발명은 통신 시스템에서의 데이터 전송 중 발생한 오류를 정정하기 위해 사용되는 회전형 인터리버/디인터리버에 관한 것으로서 회전형 인터리버/디인터리버 구조를 갖는 모든 통신 시스템에 적용될 수 있다.
버스트 오류가 데이터의 전송 중에 발생한 경우 이를 효과적으로 오류정정하기 위해 통신 시스템의 부호기 부분에서는 인터리빙을 실시하고 복호기 부분에서는 이를 복호하기 위해 디인터리빙을 실시한다. 이때 인터리빙/디인터리빙을 실시하는 경우 어느 일정 길이동안 데이터를 지연시켜서 데이터의 선후를 조절하여 출력시키는 방식을 사용하는 데 이때 사용하는 방식은 메모리와 같은 소자를 이용하여 일정 길이 동안 지연 시킨다. 기존에 표준화된 인터리빙/디인터리빙 방식에는 블록 인터리빙/디인터리빙 방식과 회전형 인터리빙/디인터리빙 방식이 있다. 본 발명에서는 이 중 회전형 인터리빙/디인터리빙 방식에서 사용되는 비정규적으로 변화되는 메모리의 주소 발생 방식에 관한 것이다.
도1은 회전형 인터리버/디인터리버의 개념도로서, 인터리버는 크게 K(예시는 12)의 행으로 구성되어 있고, □는 하나의 셀로 행방향으로 I(예시는 17)개의 주소를 갖는 메모리이다. 도1의 인터리버의 경우 첫 번째의 행은 0개의 주소 셀을 가지고 있고, 두 번째 행은 1개의 주소 셀을 가지고 있고 맨 마지막 행은 11개(즉,K행은 K-1, 예제는 K = 12)의 주소 셀을 가지고 있다. 위와 같이 인터리빙된 데이터를 복호하기 위해서는 도면1의 오른편에 있는 그림과 같이 첫 번째 행은 K-1개의 주소 셀을 가지고 있고, 두 번째 행은 K-2개의 주소 셀을 가지고 있고, 마지막 행은 0개의 주소 셀을 가진 디인터리버가 필요하다. 이처럼 구성한 이유는 인터리버와 디인터리버를 단순하게 조립하면 각 행마다 동일한 지연 시간을 갖게 되어 인터리빙 하기 전과 디인터리빙 한 후의 데이터의 순차는 동일하게 되기 때문이다. 이처럼 인터리빙/디인터리빙을 실시하면 통신 중에는 인접한 데이터가 어느 정도의 길이를 갖고서 떨어져서 전송되어진다.
이때 인터리빙/디인터리빙을 구현하는 방법으로 대부분 메모리를 이용하여 구현하는데, 도2는 회전형 인터리버/디인터리버를 구현하기 위한 종래의 주소 발생장치 구조로서, 도면과 같이 회전형 인터리버/디인터리버의 종래 메모리 주소 발생장치 구현 방식은 사용되는 메모리의 주소발생을 위해서 각 주소 구성 행마다 적당한 카운터를 두어 알맞은 주소를 발생한 후 포인터가 그 행을 지칭할 때 마다 적당한 주소를 여러 행의 주소들에서 선택하는 방식이다. 이와 같은 방식은 도2와 같이 다입력의 선택기를 필요로 하며, 그로 인해 발생하는 연결선의 복잡성과 각 행의 주소를 발생키 위한 카운터를 각기 가지고 있어야 하므로 전체적인 필요 게이트 개수가 많아 지고, 후반부에 다입력 선택기의 사용으로 인해 전체적인 타이밍 크리티컬 패스가 길어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 면적의 감소와 크리티컬 패스를 줄일 수 있는 회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법을 제공하는 데 그 목적이 있다.
도1은 회전형 인터리버/디인터리버의 개념도,
도2는 회전형 인터리버/디인터리버를 구현하기 위한 종래의 주소 발생장치 구조,
도3은 본 발명에 따른 디인터리버 메모리의 주소 맵,
도4는 본 발명에서 제시한 주소 발생장치의 구현 예,
도5는 y값에 따른 옵셋(y) 값,
도6은 주소 발생의 실제 예.
상기 목적을 달성하기 위한 본 발명은 데이터 전송시 버스트 오류 정정을 위해 사용되는 회전형 인터리버/디인터리버의 메모리 주소 발생을 위한 방법에 있어서, 인터리버/디인터리버 메모리의 전체 행 중 행의 위치를 나타내는 제1변수를 설정하는 단계; 인터리버/디인터리버 메모리의 전체 열 중 열의 위치를 나타내는 제2변수를 설정하는 단계; 및 하나의 메모리 셀 당 포함된 주소 중 해당 주소 위치를 나타내는 제3변수를 설정하는 단계를 구비하여,상기 제1변수,제2변수,제3변수를 3차원 축으로 두어 회전형 인터리버/디인터리버의 메모리 주소를 발생시키는 방법을 포함하는 것을 특징으로 한다.
또한,본 발명의 인터리버/디인터리버의 메모리 주소 발생장치는 인터리버/디인터리버 메모리의 전체 열 중 열의 위치를 나타내는 제2변수를 카운팅하는 제1카운팅 수단; 하나의 메모리 셀당 포함된 주소 중 해당 주소 위치를 나타내는 제3변수를 카운팅하는 제2카운팅 수단; 인터리버/디인터리버 메모리의 전체 행 중 행의 위치를 나타내는 제1변수를 카운팅하는 제3카운팅 수단; 상기 제1변수의 옵셋값을 연산하는 옵셋 연산 수단; 상기 옵셋 연산 수단 제1변수의 옵셋값을 저장하고 있는 옵셋값 저장수단; 상기 제1카운팅 수단의 출력과 상기 제2카운팅 수단의 출력을 가산하는 제1가산기; 및 상기 제1가산기의 출력과 상기 옵셋값 저장수단의 출력을 가산하여 최종 인터리버/디인터리버의 메모리 주소를 출력하는 제2가산기를 구비하는 것을 특징으로 하는 회전형 인터리버/디인터리버의 메모리 주소 발생장치를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.
인터리버와 디인터리버의 주소 발생장치 구조는 비슷하므로, 이하 모든 설명은 디인터리버용 주소 발생장치를 중심으로 기술한다.
도3은 본 발명에 따른 디인터리버 메모리의 주소 맵으로서, 디인터리버 메모리의 주소 맵에서 I = 17, K = 12로 정의한다. 이와 같이 결정한 메모리의 주소를 정상적으로 매 사이클마다 발생시키기위해서 메모리의 주소를 메모리의 전체 행 중 행의 위치를 나타내는 제1변수(y)를 정의하고, 디인터리빙의 특성상 매 사이클마다 y의 값은 0에서 11까지 반복적으로 순환하는 값을 갖게한다. 즉, A행은 y=0,B행은 y=1,L행은 y=11의 값을 갖게한다. 또한 도3에서와 같이 한 셀은 행 방향으로 17개의 주소를 갖는 저장요소인데 해당 주소의 위치를 나타내는 값으로 제3변수(x)를 정의한다. 즉, x의 값은 0-16까지의 값을 가질 수 있다. 또한 각 행은 각기 0에서 11개까지 각기 다른 셀의 개수를 가지고 있으며, 메모리의 전체 열 중 열의 위치를 나타내는 지표로 제2변수(z)를 정의한다. 즉,A행은 z의 값이 0에서 11까지 가능하고, B행은 0에서 10까지 가능하다. 그리고 k행은 0에서 1까지 가능하고, L행의 z값은 항상 0이다. 그러므로 z의 값은 y의 값에 의존하는 값이다. 본 발명은 전술한 x,y,z의 3차원의 변수 값을 이용하여 디인터리버의 메모리 주소를 발생시키는 방식을 사용한다.
본 발명의 도3 디인터리버 메모리 주소 맵에서의 포인터는 A,B,C,…,J,K,L(y축의 값)의 순서로 순차적으로 주소 구성을 지칭하고 나서 다시 A,B,C,…,J,K,L의 순서로 계속 반복하여 순서적으로 주소 구성을 지칭한다. 이때 초기에는 각 주소 구성의 행 맨처음 주소가 사용되어지고 반복적으로 주소 구성의 행이 지칭되어 질때마다 사용되는 주소는 증가하고, 사용되어지는 행의 모든 주소가 읽혀지고 나면 다시 그 행의 맨 처음 주소가 지칭되어지고 이와 같은 동작을 반복함으로써 디인터리빙 주소 지칭을 수행한다.
본 발명은 위와 같은 디인터리버의 주소를 발생시키기 위해서 우선 각 행을 지칭할 때 마다 각 행의 y의 값은 베이스 주소에서 옵셋 주소를 발생시켜서 각 주소에서마다 가산하여 주고, 각 행은 인터리빙 방식의 특성상 일정 길이(본 발명의 예에서는 17)의 단위로 각 행마다 커지므로 현재 각 셀의 위치를 x축(0-16)으로 생각하고, 현재 각 행에서 몇번째 셀을 지칭하는 지를 나타내는 지는 z축으로 나타낸다. 이때 발생되는 주소의 방식은 아래의 수학식 1과 같다.
[수학식 1]
주소 = 옵셋(y) + x + 17×z
옵셋(y) = (11-y)×17 + 옵셋(y-1), 옵셋(0) = 0
즉,매번 y의 값은 0에서 11까지 순환반복되고, y값이 11에서 0로 순환될 때마다 x의 값이 1씩 증가한다. 이때 x의 초기값은 0이고 x의 값은 16 이후에는 0로 순환한다. z의 값은 역시 각기 행의 x의 값이 16에서 0으로 순환되는 사이클에 각 행 마다 독립적으로 1씩 증가하고 각 행의 최대값 이후에는 0으로 반복 순환된다. 또한 L행은 지연소자를 갖지 않는 특성 때문에 실질적으로 입력이 출력으로 바이패스된다. 그러므로 이때의 메모리 주소값이 어떠한 값이라도 상관없지만 메모리에 라이트(write)되는 것을 방지하여야 한다.
도4에 본 발명에서 제시한 주소 방식에 의한 주소 발생장치의 구현 예가 있다.
세 가지 변수의 값을 각각 카운트하는 제1카운팅 수단(z),제2카운팅 수단(x),제3카운팅 수단(y)과 제1변수(y)값의 옵셋값을 연산하는 옵셋 연산 수단,옵셋 연산 수단의 출력값인 제1변수의 옵셋값을 저장하고 있는 옵셋 저장수단(옵셋(y)) , 제1카운팅 수단의 출력과 제2카운팅 수단의 출력을 가산하는 제1가산기, 제1가산기의 출력과 옵셋 저장수단의 출력을 가산하여 최종 인터리버/디인터리버의 메모리 주소를 출력하는 제2가산기로 이루어지며, 도4에 나타난 바와 같이 옵셋(y)나 제2카운팅 수단의 x값은 제3카운팅 수단 y값에 의해서 조절되고 제1카운팅 수단 z값은 y와 x의 값에 의해서 조절된다.
하나의 예로 x = 15, z = 1, 옵셋(y) = 187 의 디인터리버 주소는 203이 되는 것이다.
또한 도5에는 메모리 주소 발생에 필요한 y값에 따른 옵셋(y)의 값이 있다.
도6은 순차적으로 발생되는 메모리 주소값과 그때의 x,y,z의 값과 옵셋(y)값의 변화에 대해서 예시한 것이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 종래의 방식으로 주소 발생장치를 구현하였을 때에 비해 면적면에서 큰 효과가 있으며, 실제 동일한 조건에서 시높시스(Synopsys) 사의 로직 합성 툴을 사용해 나온 결과인 아래 표1에서 보듯 단순 면적 비교에서 종래 방식의 50%의 게이트 개수로 구현 가능해지는 효과가 있다.
[표 1]
시높시스 사의 로직 합성 툴을 사용한 결과 비교.
구분 종래의 방식 본 발명의 방식
저장 소자 719 427
비저장 소자 1069 472
총계 1788 899
상기 표1의 각 단위는 NAND 게이트의 개수이다.
또한, 이와 같은 단순 비교 이외에 다수 입력의 선택기를 사용하는 종래의 방식에 비해 다 입력 선택기를 사용하지 않는 본 발명은 크리티컬 패스에 있어서도 큰 효과가 있다.

Claims (7)

  1. 데이터 전송시 버스트 오류 정정을 위해 사용되는 회전형 인터리버/디인터리버의 메모리 주소 발생을 위한 방법에 있어서,
    인터리버/디인터리버 메모리의 전체 행 중 행의 위치를 나타내는 제1변수를 설정하는 단계;
    인터리버/디인터리버 메모리의 전체 열 중 열의 위치를 나타내는 제2변수를 설정하는 단계;및
    하나의 메모리 셀 당 포함된 주소 중 해당 주소 위치를 나타내는 제3변수를 설정하는 단계를 구비하여,상기 제1변수,제2변수,제3변수를 3차원 축으로 두어 회전형 인터리버/디인터리버의 메모리 주소를 발생시키는 방법.
  2. 제 1 항에 있어서, 상기 제1변수 설정단계는,
    인터리버/디인터리버 메모리 전체 열의 개수에서 상기 제1변수를 감산한 값에 메모리 셀당 포함된 주소 개수를 곱하여 상기 제1변수보다 1작은 값의 옵셋을 가산하여 상기 제1변수의 옵셋값을 구하는 단계를 더 포함하는 것을 특징으로 하여 회전형 인터리버/디인터리버의 메모리 주소를 발생시키는 방법.
  3. 제 2 항에 있어서,
    상기 제1변수의 옵셋값과 상기 제3변수값, 상기 제2변수값에 메모리 셀당 포함된 주소 개수를 곱하여 얻은 값을 최종 가산하여 회전형 인터리버/디인터리버의 메모리 주소를 발생시키는 방법.
  4. 인터리버/디인터리버 메모리의 전체 열 중 열의 위치를 나타내는 제2변수를 카운팅하는 제1카운팅 수단;
    하나의 메모리 셀당 포함된 주소 중 해당 주소 위치를 나타내는 제3변수를 카운팅하는 제2카운팅 수단;
    인터리버/디인터리버 메모리의 전체 행 중 행의 위치를 나타내는 제1변수를 카운팅하는 제3카운팅 수단;
    상기 제1변수의 옵셋값을 연산하는 옵셋 연산 수단;
    상기 옵셋 연산 수단 제1변수의 옵셋값을 저장하고 있는 옵셋값 저장수단;
    상기 제1카운팅 수단의 출력과 상기 제2카운팅 수단의 출력을 가산하는 제1가산기; 및
    상기 제1가산기의 출력과 상기 옵셋값 저장수단의 출력을 가산하여 최종 인터리버/디인터리버의 메모리 주소를 출력하는 제2가산기를 구비하는 것을 특징으로 하는 회전형 인터리버/디인터리버의 메모리 주소 발생장치.
  5. 제 4 항에 있어서,
    상기 옵셋값 저장수단은 인터리버/디인터리버 메모리 전체 열의 개수에서 상기 제1변수를 감산한 값에 메모리 셀당 포함된 주소 개수를 곱하여 상기 제1변수보다 1작은 값의 옵셋을 가산하여 구해진 상기 제1변수의 옵셋값을 저장하는 것을 특징으로하는 회전형 인터리버/디인터리버의 메모리 주소 발생장치.
  6. 제 4 항에 있어서,
    상기 제3카운팅 수단은 상기 제1카운팅 수단과 상기 제2카운팅 수단에서 필요한 카운팅 제어 신호를 생성하는 것을 특징으로 하는 회전형 인터리버/디인터리버의 메모리 주소 발생장치.
  7. 제 4 항에 있어서,
    상기 제2카운팅 수단은 상기 제1카운팅 수단에서 필요한 카운팅 제어 신호를 생성하는 것을 특징으로 하는 회전형 인터리버/디인터리버의 메모리 주소 발생장치.
KR1019970020474A 1997-05-23 1997-05-23 회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법 KR100237745B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970020474A KR100237745B1 (ko) 1997-05-23 1997-05-23 회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법
TW087107883A TW437180B (en) 1997-05-23 1998-05-21 Memory address generator in convolutional interleaver/deinterleaver
US09/083,192 US6138262A (en) 1997-05-23 1998-05-22 Memory address generator in convolutional interleaver/deinterleaver
CNB981154123A CN1150457C (zh) 1997-05-23 1998-05-23 连环交错器/解交错器中的存储器地址发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970020474A KR100237745B1 (ko) 1997-05-23 1997-05-23 회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR19980084636A true KR19980084636A (ko) 1998-12-05
KR100237745B1 KR100237745B1 (ko) 2000-01-15

Family

ID=19506979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970020474A KR100237745B1 (ko) 1997-05-23 1997-05-23 회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법

Country Status (4)

Country Link
US (1) US6138262A (ko)
KR (1) KR100237745B1 (ko)
CN (1) CN1150457C (ko)
TW (1) TW437180B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101355986B1 (ko) * 2012-07-05 2014-01-29 한국과학기술원 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6536001B1 (en) * 1999-03-11 2003-03-18 Globespanvirata, Inc. Circuit and method for convolutional interleaving using a single modulo operation
CA2333032C (en) * 1999-04-02 2005-11-29 Samsung Electronics Co., Ltd. Interleaving / deinterleaving apparatus and method for a communication system
US6957310B1 (en) * 1999-10-07 2005-10-18 Matsushita Electric Industrial Co., Ltd. Interleave address generation device and interleave address generation method
JP3399904B2 (ja) * 2000-03-17 2003-04-28 松下電器産業株式会社 インタリーブアドレス生成装置
EP1289154A1 (en) * 2000-05-22 2003-03-05 Yozan Inc. Address converter, interleaver and de-interleaver
US7024596B2 (en) * 2001-11-12 2006-04-04 Broadcom Corporation Efficient address generation for interleaver and de-interleaver
US6954885B2 (en) * 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
KR100518295B1 (ko) * 2003-03-14 2005-10-04 삼성전자주식회사 디지털 통신 시스템의 디인터리빙장치 및 그의디인터리빙방법
US6839870B2 (en) 2003-03-21 2005-01-04 Terayon Communications Systems, Inc. Error-correcting code interleaver
US7069398B2 (en) * 2003-06-20 2006-06-27 Industrial Technology Research Institute Apparatus and method for de-interleaving the interleaved data in a coded orthogonal frequency division multiplexing receiver
US7188231B2 (en) * 2003-06-30 2007-03-06 Intel Corporation Multimedia address generator
FR2857178B1 (fr) * 2003-07-04 2005-09-30 St Microelectronics Sa Entrelaceur et dispositif de decodage de signaux numeriques comportant un tel entrelaceur
US7114023B2 (en) * 2003-08-29 2006-09-26 Intel Corporation Non-sequential access pattern based address generator
US20070277064A1 (en) * 2006-05-02 2007-11-29 Mediatek Inc. Reconfigurable convolutional interleaver/deinterleaver using minimum amount of memory and an address generator
JP2010261768A (ja) * 2009-05-01 2010-11-18 Sony Corp 半導体集積回路、情報処理装置、および出力データ拡散方法、並びにプログラム
KR20140082173A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 어드레스 카운팅 회로 및 이를 이용한 반도체 장치
TWI569587B (zh) 2015-02-06 2017-02-01 晨星半導體股份有限公司 解迴旋交錯器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2086229A1 (en) * 1990-06-27 1991-12-28 Warren Marwood Number theory mapping generator for addressing matrix structures
US5572532A (en) * 1993-12-29 1996-11-05 Zenith Electronics Corp. Convolutional interleaver and deinterleaver
JP2845115B2 (ja) * 1993-12-29 1999-01-13 ヤマハ株式会社 デジタル信号処理回路
US5537420A (en) * 1994-05-04 1996-07-16 General Instrument Corporation Of Delaware Convolutional interleaver with reduced memory requirements and address generator therefor
JP3240846B2 (ja) * 1994-08-12 2001-12-25 松下電器産業株式会社 光ヘッド
US5612974A (en) * 1994-11-01 1997-03-18 Motorola Inc. Convolutional encoder for use on an integrated circuit that performs multiple communication tasks
US5940863A (en) * 1996-07-26 1999-08-17 Zenith Electronics Corporation Apparatus for de-rotating and de-interleaving data including plural memory devices and plural modulo memory address generators

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101355986B1 (ko) * 2012-07-05 2014-01-29 한국과학기술원 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치

Also Published As

Publication number Publication date
KR100237745B1 (ko) 2000-01-15
CN1150457C (zh) 2004-05-19
CN1204892A (zh) 1999-01-13
US6138262A (en) 2000-10-24
TW437180B (en) 2001-05-28

Similar Documents

Publication Publication Date Title
KR100237745B1 (ko) 회전형 인터리버/디인터리버의 메모리 주소 발생장치 및 그 방법
US6035427A (en) Convolutional interleaver and method for generating memory address therefor
RU2217864C2 (ru) Устройство и способ перемежения обращенного перемежения для системы связи
EP0167627A1 (en) Method and apparatus for decoding error correction code
EP1125366B1 (en) Generalized convolutional interleaver/deinterleaver
US5276827A (en) Data buffer for the duration of cyclically recurrent buffer periods
EP0600137A1 (en) Method and apparatus for correcting errors in a memory
US5022031A (en) Semiconductor memory comprising an on-chip error correction device, and integrated circuit comprising such a semiconductor memory
US4371949A (en) Time-shared, multi-phase memory accessing system having automatically updatable error logging means
US5297151A (en) Adjustable weighted random test pattern generator for logic circuits
US20080301400A1 (en) Method and Arrangement for Efficiently Accessing Matrix Elements in a Memory
US4534029A (en) Fault alignment control system and circuits
US4234918A (en) Time-shared, multi-phase memory system with error checking and data correcting
AU608690B2 (en) Method and apparatus for decoding error correction code
JP2001332980A (ja) インタリーブ装置及びインタリーブ方法
TWI551062B (zh) 時間及單元解交錯電路及執行時間及單元解交錯處理之方法
Salmela et al. Parallel memory access in turbo decoders
JP2827978B2 (ja) インターリーブ装置
JPH0352694B2 (ko)
KR100459114B1 (ko) 디지털 방송의 디인터리버장치 및 방법
CA1316269C (en) Interleaving method and apparatus
JPH08335887A (ja) 複数インタリーブ・マトリクスのインタリーブアドレス生成回路
JP2000286722A (ja) インターリーバ
KR100925429B1 (ko) 터보 코더
WO1996005598A1 (en) Method and system for storing data blocks in a memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 18

EXPY Expiration of term