JPH06204893A - 符号化方法および装置 - Google Patents
符号化方法および装置Info
- Publication number
- JPH06204893A JPH06204893A JP5204117A JP20411793A JPH06204893A JP H06204893 A JPH06204893 A JP H06204893A JP 5204117 A JP5204117 A JP 5204117A JP 20411793 A JP20411793 A JP 20411793A JP H06204893 A JPH06204893 A JP H06204893A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- symbols
- parity
- data
- codeword
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 規則的なＢＣＨ符号によるマルチシンボルデ
ータ語を符号化する。 【構成】 最初に、すべてのデータシンボルが降順に連
続的に与えられ、その与えられることに基づいてパリテ
ィの符号語への各シンボルの寄与が決定される。次に、
直列転置が仮りのパリティシンボルに対して実行され、
その結果、連続するパリティシンボルがデータシンボル
の２個のそれぞれの行間の連続として生じる。ブロック
２４は、受信した各シンボルに対して１ポジション進め
られた逆結合シフトレジスタ２６に与えるために、デバ
イス２８の制御のもとにデータソース２０またダミーシ
ンボルソース２２からの適切なシンボルを選択する。ラ
ンダムアクセス メモリ３０は書込みのための第１の分
離したアドレス メカニズム３２と読出しのための第２
のそれ３４を有している。読出し時に、符号語のシンボ
ルは出力３６に現われる。
ータ語を符号化する。 【構成】 最初に、すべてのデータシンボルが降順に連
続的に与えられ、その与えられることに基づいてパリテ
ィの符号語への各シンボルの寄与が決定される。次に、
直列転置が仮りのパリティシンボルに対して実行され、
その結果、連続するパリティシンボルがデータシンボル
の２個のそれぞれの行間の連続として生じる。ブロック
２４は、受信した各シンボルに対して１ポジション進め
られた逆結合シフトレジスタ２６に与えるために、デバ
イス２８の制御のもとにデータソース２０またダミーシ
ンボルソース２２からの適切なシンボルを選択する。ラ
ンダムアクセス メモリ３０は書込みのための第１の分
離したアドレス メカニズム３２と読出しのための第２
のそれ３４を有している。読出し時に、符号語のシンボ
ルは出力３６に現われる。
Description
【０００１】
【産業上の利用分野】本発明は、広くはＢＣＨ符号の符
号化に関するものである。
号化に関するものである。
【０００２】
【従来の技術】シンボルの幅は１ビットで、このケース
ではシンボルの部分体はガロア域ＧＦ（２）である。そ
のような符号は、光ファイバ通信において起きるような
シングル−ビット誤りに対する誤り保護に優れている。
１ビットシンボルのＢＣＨ符号に対する他の選択はマル
チビットシンボルのＢＣＨ符号である。一般に、それぞ
れ特別のＢＣＨ符号は最大語長を有している。実際の目
的に対しては、短縮符号が使用され、その中ではあらか
じめ定められたシンボルは零値が割り当てられ、そして
それは事実上蓄えられないし、また伝送されないしさも
なければ使われない。以下においては、そのような短縮
符号もまたＢＣＨ符号と呼ぶ。フルレングスＢＣＨ符号
は周期的であり、その中でシンボルに関する符号語の周
期的転置は別の符号語を生成する。そのような周期的転
置はランダム誤りの訂正能力を不変に保つが、バースト
誤りの訂正能力は、もし短縮符号が使われるなら影響さ
れる。
ではシンボルの部分体はガロア域ＧＦ（２）である。そ
のような符号は、光ファイバ通信において起きるような
シングル−ビット誤りに対する誤り保護に優れている。
１ビットシンボルのＢＣＨ符号に対する他の選択はマル
チビットシンボルのＢＣＨ符号である。一般に、それぞ
れ特別のＢＣＨ符号は最大語長を有している。実際の目
的に対しては、短縮符号が使用され、その中ではあらか
じめ定められたシンボルは零値が割り当てられ、そして
それは事実上蓄えられないし、また伝送されないしさも
なければ使われない。以下においては、そのような短縮
符号もまたＢＣＨ符号と呼ぶ。フルレングスＢＣＨ符号
は周期的であり、その中でシンボルに関する符号語の周
期的転置は別の符号語を生成する。そのような周期的転
置はランダム誤りの訂正能力を不変に保つが、バースト
誤りの訂正能力は、もし短縮符号が使われるなら影響さ
れる。
【０００３】マルチビットシンボルＢＣＨ符号の下位分
類はＲｅｅｄ−Ｓｏｌｏｍｏｎ符号であり、それに対し
ては最大符号語長はＮ＝２m-1 で与えられる（ここに、
ｍはシンボル当りのビット数）。Ｒｅｅｄ−Ｓｏｌｏｍ
ｏｎ（ＲＳ）符号はバースト誤りに対する保護において
優れている。Ｒｅｅｄ−Ｓｏｌｏｍｏｎ符号の使い方に
ついてよく書かれている文書は、ソニー株式会社に与え
られた米国特許第４，４１３，３４０に開示されている
“コンパクト ディスク”にある。そこで使われている
誤り保護は、（３２，２８，５）符号のＣ１符号語と
（２８，２４，５）符号のＣ２符号語で構成している。
類はＲｅｅｄ−Ｓｏｌｏｍｏｎ符号であり、それに対し
ては最大符号語長はＮ＝２m-1 で与えられる（ここに、
ｍはシンボル当りのビット数）。Ｒｅｅｄ−Ｓｏｌｏｍ
ｏｎ（ＲＳ）符号はバースト誤りに対する保護において
優れている。Ｒｅｅｄ−Ｓｏｌｏｍｏｎ符号の使い方に
ついてよく書かれている文書は、ソニー株式会社に与え
られた米国特許第４，４１３，３４０に開示されている
“コンパクト ディスク”にある。そこで使われている
誤り保護は、（３２，２８，５）符号のＣ１符号語と
（２８，２４，５）符号のＣ２符号語で構成している。
【０００４】
【発明が解決しようとする課題】以下において、実施例
はＲｅｅｄ−Ｓｏｌｏｍｏｎ符号に対してのみ与えられ
ているが、他のＢＣＨ符号に対しても動作は同等にもた
らされる。さて慣習的には、コンシューマ（消費者）の
ＣＤ−システムは復号器だけのものである。しかしなが
ら、特にコンパクトディスクの初版や改訂版、そしてま
た他の出願人のものについての序文を考えるに、必要性
はハードウェア的に能率のよい符号器に対して感じられ
る。本発明は、概念的な分類がデータシンボルと冗長や
パリティシンボルとの間に存在するような、シンボルレ
ベルについてシステマテックである符号に限られる。
はＲｅｅｄ−Ｓｏｌｏｍｏｎ符号に対してのみ与えられ
ているが、他のＢＣＨ符号に対しても動作は同等にもた
らされる。さて慣習的には、コンシューマ（消費者）の
ＣＤ−システムは復号器だけのものである。しかしなが
ら、特にコンパクトディスクの初版や改訂版、そしてま
た他の出願人のものについての序文を考えるに、必要性
はハードウェア的に能率のよい符号器に対して感じられ
る。本発明は、概念的な分類がデータシンボルと冗長や
パリティシンボルとの間に存在するような、シンボルレ
ベルについてシステマテックである符号に限られる。
【０００５】さて、本発明の目的は、まず第１に、１ビ
ットまたは複数ビットシンボルに基づいたＢＣＨ符号、
特に符号語がフルレングスか短縮のいずれかの符号語で
あるようなＲｅｅｄ−Ｓｏｌｏｍｏｎ符号を符号化する
ための符号化方法と装置を提供することにある。特に、
本発明は連続するパリティシンボルがデータシンボルの
１行目と２行目の間にさしはさまれているような符号化
を考えている。本発明の第２の目的は、本発明のハード
ウェアについてはパリティシンボルが最後の位置にある
“標準”符号語に対して使われるハードウェアとほとん
ど同じであるということである。特にＣＤの環境におい
ては、本発明は同じハードウェアを用いて両方の符号を
符号化することを許すであろう。
ットまたは複数ビットシンボルに基づいたＢＣＨ符号、
特に符号語がフルレングスか短縮のいずれかの符号語で
あるようなＲｅｅｄ−Ｓｏｌｏｍｏｎ符号を符号化する
ための符号化方法と装置を提供することにある。特に、
本発明は連続するパリティシンボルがデータシンボルの
１行目と２行目の間にさしはさまれているような符号化
を考えている。本発明の第２の目的は、本発明のハード
ウェアについてはパリティシンボルが最後の位置にある
“標準”符号語に対して使われるハードウェアとほとん
ど同じであるということである。特にＣＤの環境におい
ては、本発明は同じハードウェアを用いて両方の符号を
符号化することを許すであろう。
【０００６】
【課題を解決するための手段】さて、特に第１の見方に
よれば、本発明の目的は、前記連続するパリティシンボ
ルが１行目のデータシンボルと２行目のデータシンボル
の間にさしはさまれているようにするために、前記方法
は前記データシンボルに関して前記パリティシンボルの
直列転置を含み、それによって前記１行目のデータシン
ボル、前記連続するパリティシンボルおよび前記２行目
のデータシンボルのシーケンスを有するようにしたこと
において実現される。
よれば、本発明の目的は、前記連続するパリティシンボ
ルが１行目のデータシンボルと２行目のデータシンボル
の間にさしはさまれているようにするために、前記方法
は前記データシンボルに関して前記パリティシンボルの
直列転置を含み、それによって前記１行目のデータシン
ボル、前記連続するパリティシンボルおよび前記２行目
のデータシンボルのシーケンスを有するようにしたこと
において実現される。
【０００７】特に、−直列転置−なる用語は一般にシフ
トレジスタタイプの解決法またはそれのエミュレーショ
ンが使用されることを意味するが、処理環境におけるマ
トリックス乗算ではない。特に存在しないデータシンボ
ルや意図したパリティシンボルについての意図した順番
が零や他のダミーシンボルを与えることで簡単に実現さ
れる限りは、それらの組み合わされた順番に従ってデー
タシンボルを与えることは非常にハードウェアの能率が
よい。すべてのデータシンボルが実際に与えられた後
に、それらのパリティへの寄与が十分に知られる。その
とき直列転置のメカニズムは、パリティが正しく位置し
ている意図した符号語の構成に達するようにパリティシ
ンボルの内容を再構成することだけが要求される。
トレジスタタイプの解決法またはそれのエミュレーショ
ンが使用されることを意味するが、処理環境におけるマ
トリックス乗算ではない。特に存在しないデータシンボ
ルや意図したパリティシンボルについての意図した順番
が零や他のダミーシンボルを与えることで簡単に実現さ
れる限りは、それらの組み合わされた順番に従ってデー
タシンボルを与えることは非常にハードウェアの能率が
よい。すべてのデータシンボルが実際に与えられた後
に、それらのパリティへの寄与が十分に知られる。その
とき直列転置のメカニズムは、パリティが正しく位置し
ている意図した符号語の構成に達するようにパリティシ
ンボルの内容を再構成することだけが要求される。
【０００８】前記方法は前記符号語に零データシンボル
を詰め込むことおよび交代したシーケンスにおいてそれ
についてのどんなシンボルをも与えることを含み、それ
によってどんなデータシンボルに続くシンボル位置に前
記連続するパリティシンボルを直列転置するようにして
いる。このことは、直列転置はきわめて単純である。さ
らに、交代の制御を実行するハードウェアを除いて付加
的なハードウェアを必要としないという点で有利であ
る。この手続きの唯一の欠点は、特に符号語の中間にパ
リティの位置を有する組み合わせの場合に生じる極度に
短縮した符号語に対して比較的時間がかかることであ
る。
を詰め込むことおよび交代したシーケンスにおいてそれ
についてのどんなシンボルをも与えることを含み、それ
によってどんなデータシンボルに続くシンボル位置に前
記連続するパリティシンボルを直列転置するようにして
いる。このことは、直列転置はきわめて単純である。さ
らに、交代の制御を実行するハードウェアを除いて付加
的なハードウェアを必要としないという点で有利であ
る。この手続きの唯一の欠点は、特に符号語の中間にパ
リティの位置を有する組み合わせの場合に生じる極度に
短縮した符号語に対して比較的時間がかかることであ
る。
【０００９】前記方法は前記連続するパリティシンボル
の代わりに位置したダミーシンボルを有する符号語を与
え、そしてどんな与えられたデータシンボルの後に位置
しているどんなデータシンボルにも一致しないような転
置された連続するパリティシンボルを発生させた後に、
前記転置された連続するパリティシンボルのどんなシン
ボルをも前記ダミーシンボルに加算するため前記ダミー
シンボルの位置に直列逆転置することを含んでいる。こ
のことは、短縮されない符号語のほぼ半分の長さよりも
終りに近いパリティシンボルを有する符号語に対して、
通常これは従来の構成よりも時間をとらないという点で
有利である。しかしながら逆方向シフトは、高度なパイ
プライン構成についてのケースにあるように、シフトそ
れ自体ならびに符号化器の環境の両方に関して付加的な
ハードウェアと付加的な制御とを必要とする。
の代わりに位置したダミーシンボルを有する符号語を与
え、そしてどんな与えられたデータシンボルの後に位置
しているどんなデータシンボルにも一致しないような転
置された連続するパリティシンボルを発生させた後に、
前記転置された連続するパリティシンボルのどんなシン
ボルをも前記ダミーシンボルに加算するため前記ダミー
シンボルの位置に直列逆転置することを含んでいる。こ
のことは、短縮されない符号語のほぼ半分の長さよりも
終りに近いパリティシンボルを有する符号語に対して、
通常これは従来の構成よりも時間をとらないという点で
有利である。しかしながら逆方向シフトは、高度なパイ
プライン構成についてのケースにあるように、シフトそ
れ自体ならびに符号化器の環境の両方に関して付加的な
ハードウェアと付加的な制御とを必要とする。
【００１０】本発明はまた記述した方法を実行するため
の装置にも関係する。さらに有利な見方が従属クレーム
（特許請求の範囲中請求項４および５）に記述されてい
る。そのような符号化器はフレキシブルであり、最小の
ハードウェアでよいことが分かる。特に符号化能力に関
しては、とりわけ以下の目的とパラメータが適切であ
る。
の装置にも関係する。さらに有利な見方が従属クレーム
（特許請求の範囲中請求項４および５）に記述されてい
る。そのような符号化器はフレキシブルであり、最小の
ハードウェアでよいことが分かる。特に符号化能力に関
しては、とりわけ以下の目的とパラメータが適切であ
る。
【００１１】♯１．ほかにおけると同様慣例のコンパク
トディスクにおいても、それらのパリティチェック マ
トリックスが互いに密接に類似しているならば、異った
符号を実行するために同一のハードウェアを使用するこ
とが望ましい。 ♯２．特に、それらの位置が隣接しているという制限の
もとに、パリティシンボルを符号語内の任意の位置に配
置できるようにすることが望ましい。 ♯３．選択されたシンボルの長さにかんがみて符号語の
最大長Ｎと符号語の実際長ｎが与えられると、第１の可
変パラメータは短縮していない符号（Ｎ−ｎ）に関して
符号語の短縮である。 ♯４．第２のパラメータは、データシンボルが装置の入
力端子に与えられているテンポラルシーケンスである。
トディスクにおいても、それらのパリティチェック マ
トリックスが互いに密接に類似しているならば、異った
符号を実行するために同一のハードウェアを使用するこ
とが望ましい。 ♯２．特に、それらの位置が隣接しているという制限の
もとに、パリティシンボルを符号語内の任意の位置に配
置できるようにすることが望ましい。 ♯３．選択されたシンボルの長さにかんがみて符号語の
最大長Ｎと符号語の実際長ｎが与えられると、第１の可
変パラメータは短縮していない符号（Ｎ−ｎ）に関して
符号語の短縮である。 ♯４．第２のパラメータは、データシンボルが装置の入
力端子に与えられているテンポラルシーケンスである。
【００１２】本発明によれば、目的１はパラメータ♯４
の適切な選択を通じて達成される。他方、比較的短い符
号語（パラメータ♯３が大）に対しては動作が遅く、特
に、短縮していないコードワードに対してほど遅い。
の適切な選択を通じて達成される。他方、比較的短い符
号語（パラメータ♯３が大）に対しては動作が遅く、特
に、短縮していないコードワードに対してほど遅い。
【００１３】
【実施例】以下に添付図面を参照し実施例により本発明
を詳細に説明する。図１ａ〜１ｅは種々の符号や符号化
の構成を示している。図１ａは図式的に符号語を示して
いる。一般に、システマティックな符号であるブロック
符号において、パリティシンボルは低次の位置Ｃj …Ｃ
0 （ここにｊ≪ｎ−１）にある。コンパクトディスクで
は、これはいわゆるＣ１符号に対して真で、Ｃ２符号に
対してそうでない。本発明による規則的でない符号化に
おいては、パリティの位置は低次の位置にはないが、そ
れにもかかわらず符号化は容易かつ簡単であり、特に並
列マトリックス乗算を必要としない。特に後者は必要な
ゲート数で表わされるように複雑で高価であることが分
かってきた。
を詳細に説明する。図１ａ〜１ｅは種々の符号や符号化
の構成を示している。図１ａは図式的に符号語を示して
いる。一般に、システマティックな符号であるブロック
符号において、パリティシンボルは低次の位置Ｃj …Ｃ
0 （ここにｊ≪ｎ−１）にある。コンパクトディスクで
は、これはいわゆるＣ１符号に対して真で、Ｃ２符号に
対してそうでない。本発明による規則的でない符号化に
おいては、パリティの位置は低次の位置にはないが、そ
れにもかかわらず符号化は容易かつ簡単であり、特に並
列マトリックス乗算を必要としない。特に後者は必要な
ゲート数で表わされるように複雑で高価であることが分
かってきた。
【００１４】図１ｂは、本発明によって符号化しようと
している符号語フォーマットを図式的に示している。ｍ
−ビットシンボルのＲｅｅｄ−Ｓｏｌｏｍｏｎ符号に対
して、符号語の最大長は２m −１シンボルである。Ｃ2
m -2…Ｃ0 から番号を付されたシンボルについて、部分
ＡおよびＢはデータシンボルからなり、中間の部分Ｐは
パリティシンボルからなっている。以下においてＡ，
Ｐ，Ｂの長さはＡ＋Ｂ＋Ｐ≦２m −１に任意に決められ
る。他の個所で説明したように、短縮されない符号語は
循環的であり、符号語のどんな交代（シンボルベース上
での）も再び符号語を作る。結果として、図１ｃはその
ような符号語に対する第１の符号化の概略を示し、その
符号語はパリティシンボルＰが最後の位置を占めるよう
に交代されている。コンパクトディスクのＣ２符号で
は、部分ＢがシンボルＣ11…Ｃ0 を、部分Ａがシンボル
Ｃ27…Ｃ16を、部分ＰがシンボルＣ15…Ｃ12を有してい
る。使われていない部分は２５５−２８＝２２７シンボ
ルを有している。この方法において、符号化は２５５個
のクロックパルスを必要とするが、しかしハードウェア
は非常に少ししか必要としない。部分Ｂが与えられた後
に、連続する２２７個のダミー零が符号化装置に与えら
れる。
している符号語フォーマットを図式的に示している。ｍ
−ビットシンボルのＲｅｅｄ−Ｓｏｌｏｍｏｎ符号に対
して、符号語の最大長は２m −１シンボルである。Ｃ2
m -2…Ｃ0 から番号を付されたシンボルについて、部分
ＡおよびＢはデータシンボルからなり、中間の部分Ｐは
パリティシンボルからなっている。以下においてＡ，
Ｐ，Ｂの長さはＡ＋Ｂ＋Ｐ≦２m −１に任意に決められ
る。他の個所で説明したように、短縮されない符号語は
循環的であり、符号語のどんな交代（シンボルベース上
での）も再び符号語を作る。結果として、図１ｃはその
ような符号語に対する第１の符号化の概略を示し、その
符号語はパリティシンボルＰが最後の位置を占めるよう
に交代されている。コンパクトディスクのＣ２符号で
は、部分ＢがシンボルＣ11…Ｃ0 を、部分Ａがシンボル
Ｃ27…Ｃ16を、部分ＰがシンボルＣ15…Ｃ12を有してい
る。使われていない部分は２５５−２８＝２２７シンボ
ルを有している。この方法において、符号化は２５５個
のクロックパルスを必要とするが、しかしハードウェア
は非常に少ししか必要としない。部分Ｂが与えられた後
に、連続する２２７個のダミー零が符号化装置に与えら
れる。
【００１５】図１ｄは符号化の問題についての第２の解
（符号化の概略）を図式的に示している。部分Ａの前の
シンボルが本質的に零であるから、それらはパリティに
寄与しない。その結果、まず第１に、部分Ａが符号化装
置に与えられる。次に、各予定したパリティシンボルに
対して、ダミーシンボル（例えば、零）が符号化装置に
与えられる。次に、部分Ｂが与えられる。部分Ｂが与え
られた後、パリティが低次の位置にある規則的な符号化
におけるように、概念的な位置Ｐ′のパリティシンボル
Ｐが与えられることになる。さて、しかしながら、これ
らの位置は予定したパリティの位置に関してオフセット
していて、そのオフセットはすべてのデータシンボルの
位置に関して一定である。例えば、もしパリティシンボ
ルが１シンボル期間遅れて発生したとすると、これはた
だオフセットが１シンボル位置高いことを意味する。さ
て、パリティシンボルの発生は、ｘ-(B+P)ｍｏｄ ｇ
（ｘ）（ここに、Ｂ＋Ｐは図中右方向へのオフセット、
ｇ（ｘ）は符号の生成多項式）を乗算することを通して
仮のパリティシンボルを更新し煮詰める。これは、結合
されている部分Ｐ′およびＢの長さにわたって符号化装
置を後方にシフトさせることによって実行される。コン
パクトディスクにおいて、これは１２＋４＝１６シンボ
ル位置にわたる後方シフトを意味する。すなわち、P＝
(x-16 i(x)mod g(x))mod g(x) ＝ x-16P′mod g(x)以下
に説明するように、これは２つの方法、すなわち一つの
方法は単純な後方シフト（図５）により、他の一つは有
限のステートマシン（図６）の使用によってなされる。
両方の方法はそれらなりの利点をそれぞれ実現する。
（符号化の概略）を図式的に示している。部分Ａの前の
シンボルが本質的に零であるから、それらはパリティに
寄与しない。その結果、まず第１に、部分Ａが符号化装
置に与えられる。次に、各予定したパリティシンボルに
対して、ダミーシンボル（例えば、零）が符号化装置に
与えられる。次に、部分Ｂが与えられる。部分Ｂが与え
られた後、パリティが低次の位置にある規則的な符号化
におけるように、概念的な位置Ｐ′のパリティシンボル
Ｐが与えられることになる。さて、しかしながら、これ
らの位置は予定したパリティの位置に関してオフセット
していて、そのオフセットはすべてのデータシンボルの
位置に関して一定である。例えば、もしパリティシンボ
ルが１シンボル期間遅れて発生したとすると、これはた
だオフセットが１シンボル位置高いことを意味する。さ
て、パリティシンボルの発生は、ｘ-(B+P)ｍｏｄ ｇ
（ｘ）（ここに、Ｂ＋Ｐは図中右方向へのオフセット、
ｇ（ｘ）は符号の生成多項式）を乗算することを通して
仮のパリティシンボルを更新し煮詰める。これは、結合
されている部分Ｐ′およびＢの長さにわたって符号化装
置を後方にシフトさせることによって実行される。コン
パクトディスクにおいて、これは１２＋４＝１６シンボ
ル位置にわたる後方シフトを意味する。すなわち、P＝
(x-16 i(x)mod g(x))mod g(x) ＝ x-16P′mod g(x)以下
に説明するように、これは２つの方法、すなわち一つの
方法は単純な後方シフト（図５）により、他の一つは有
限のステートマシン（図６）の使用によってなされる。
両方の方法はそれらなりの利点をそれぞれ実現する。
【００１６】ここで理論的背景について説明する。コン
パクトディスク システムは２つの符号Ｃ１，Ｃ２を有
し、それらはＧＦ（２8 ）上で両方とも短縮されたＲｅ
ｅｄ−Ｓｏｌｏｍｏｎ（ＲＳ）符号で、またそれらは同
じ生成多項式 g(x)＝(x-1)(x-α)(x-α2) (x-α3)＝x4+ α75x3+ α249x2+α78x+α6 を有している。原子多項式はp(x)＝x8+x4+x3+x2+1 とし
て選ばれ、そしてｐ（ｘ）のルートとしてのαは原始要
素である。
パクトディスク システムは２つの符号Ｃ１，Ｃ２を有
し、それらはＧＦ（２8 ）上で両方とも短縮されたＲｅ
ｅｄ−Ｓｏｌｏｍｏｎ（ＲＳ）符号で、またそれらは同
じ生成多項式 g(x)＝(x-1)(x-α)(x-α2) (x-α3)＝x4+ α75x3+ α249x2+α78x+α6 を有している。原子多項式はp(x)＝x8+x4+x3+x2+1 とし
て選ばれ、そしてｐ（ｘ）のルートとしてのαは原始要
素である。
【００１７】両符号は次の構成のパリティチェック マ
トリックスをもっている。 １ １ … １ １ １ Ｈn ＝ αn-1 αn-2 … α2 α １ （α2)n-1 （α2)n-2 … （α2)2 α2 １ （α3)n-1 （α3)n-2 … （α3)2 α3 １
トリックスをもっている。 １ １ … １ １ １ Ｈn ＝ αn-1 αn-2 … α2 α １ （α2)n-1 （α2)n-2 … （α2)2 α2 １ （α3)n-1 （α3)n-2 … （α3)2 α3 １
【００１８】ここに、Ｃ１に対してｎ＝３２、およびＣ
２に対してｎ＝２８である。長さｎを有するベクトル
２に対してｎ＝２８である。長さｎを有するベクトル
【外１】 は、もしそして唯一もし
【外２】 ならば、符号Ｃ１（ｎ＝３２のとき）または符号Ｃ２
（ｎ＝２８のとき）における符号語である。ベクトル
〔外１〕は、〔外１〕＝〔Ｃn-1 Ｃn-2 …Ｃ2 Ｃ
1 Ｃ 0 〕（ここにＣn-1 は最初に送られ、Ｃ0 は最後に
送られる）のように順序づけられているコンポーネント
からなっている。この表記法はＣＤに関する刊行物で慣
例的に使われている表記法と異なっているが、厳密に同
じ機能をカバーしている。さて、両方の符号は最小距離
ｄ＝５を有し、そこで符号語は各４個のパリティシンボ
ルを含んでいる。Ｃ１においては、それらは４個の低次
のシンボルの符号語Ｃ3 ，Ｃ2 ，Ｃ1 ，Ｃ0 である。Ｃ
2 においては、それらは４個の中位の次数のシンボルの
符号語すなわちＣ15，Ｃ14，Ｃ13，Ｃ12である。以下に
おいて、シンボルの次数は短縮されていない符号語にお
けるランクとして理解されるべきである。他のどんなシ
ーケンスの表示も慣例のメモリアクセス技術によって影
響される。さらに、以下に考えられるすべての方法と装
置において、符号化は主に符号の生成多項式を実行する
逆結合シフトレジスタに基づいている。さらに、種々の
異った符号語の構成も可能であり、そこではパリティシ
ンボルは接しているが、ただし低次のシンボルの符号語
だけは除いている。そのような規則的な符号語は、フル
レングスまたは短縮したＢＣＨ符号他において、Ｒｅｅ
ｄ−Ｓｏｌｏｍｏｎ符号の場合のようにそれら符号の一
部を形成している。
（ｎ＝２８のとき）における符号語である。ベクトル
〔外１〕は、〔外１〕＝〔Ｃn-1 Ｃn-2 …Ｃ2 Ｃ
1 Ｃ 0 〕（ここにＣn-1 は最初に送られ、Ｃ0 は最後に
送られる）のように順序づけられているコンポーネント
からなっている。この表記法はＣＤに関する刊行物で慣
例的に使われている表記法と異なっているが、厳密に同
じ機能をカバーしている。さて、両方の符号は最小距離
ｄ＝５を有し、そこで符号語は各４個のパリティシンボ
ルを含んでいる。Ｃ１においては、それらは４個の低次
のシンボルの符号語Ｃ3 ，Ｃ2 ，Ｃ1 ，Ｃ0 である。Ｃ
2 においては、それらは４個の中位の次数のシンボルの
符号語すなわちＣ15，Ｃ14，Ｃ13，Ｃ12である。以下に
おいて、シンボルの次数は短縮されていない符号語にお
けるランクとして理解されるべきである。他のどんなシ
ーケンスの表示も慣例のメモリアクセス技術によって影
響される。さらに、以下に考えられるすべての方法と装
置において、符号化は主に符号の生成多項式を実行する
逆結合シフトレジスタに基づいている。さらに、種々の
異った符号語の構成も可能であり、そこではパリティシ
ンボルは接しているが、ただし低次のシンボルの符号語
だけは除いている。そのような規則的な符号語は、フル
レングスまたは短縮したＢＣＨ符号他において、Ｒｅｅ
ｄ−Ｓｏｌｏｍｏｎ符号の場合のようにそれら符号の一
部を形成している。
【００１９】以下に好ましい実施例について説明する。
図２は符号化装置の全般的なセットアップを示してい
る。ブロック２０は、ゼネラルコントロール デバイス
２８（制御接続は簡潔のため示していない）からの要求
に応じてデータシンボルを与えるデータソースを表わし
ている。ブロック２２はダミーシンボルのソースであ
り、ゼネラルコントロール デバイス２８は、ダミーシ
ンボルについて出現の瞬時と情報内容の両方を知るであ
ろう。特に簡単な解はすべてのダミーシンボルが値零を
有していることであるが、これは厳密な要求ではない。
ブロック２４は、受信した各シンボルに対して１ポジシ
ョン進められた逆結合シフトレジスタ２６に与えるため
に、デバイス２８の制御のもとにソース２０または２２
からの適切なシンボルを選択する。ある状況のもとに、
受信したシンボルに対して複数のシンボルシフトが作動
され、一方では後述するように後方シフトもまた可能で
あろう。シフトレジスタの出力にランダムアクセス メ
モリ３０が接続されていて、そのランダムアクセス メ
モリは書込みのための第１の分離したアドレス メカニ
ズム３２と読出しのための第２のそれ３４を有してい
る。読出し時に、符号語のシンボルは出力３６に現われ
る。同様に、ブロック２０はダブル アクセス メモリ
として実行されることも可能であり、外部からの図示さ
れない入力端子を有している。プロダクト符号化および
／またはインターリーブ符号化の場合には、最初の符号
化動作の後に出力３６はブロック２４に逆結合され、そ
の結果、ブロック２０と３０が単独のブロックでありう
るという事実において、最終的な符号語を出力するため
の出力端子とブロック２４への内部接続だけを備えてい
る。勿論、その場合にもまたブロック２２はランダムア
クセス メモリの一部を形成し得る。
図２は符号化装置の全般的なセットアップを示してい
る。ブロック２０は、ゼネラルコントロール デバイス
２８（制御接続は簡潔のため示していない）からの要求
に応じてデータシンボルを与えるデータソースを表わし
ている。ブロック２２はダミーシンボルのソースであ
り、ゼネラルコントロール デバイス２８は、ダミーシ
ンボルについて出現の瞬時と情報内容の両方を知るであ
ろう。特に簡単な解はすべてのダミーシンボルが値零を
有していることであるが、これは厳密な要求ではない。
ブロック２４は、受信した各シンボルに対して１ポジシ
ョン進められた逆結合シフトレジスタ２６に与えるため
に、デバイス２８の制御のもとにソース２０または２２
からの適切なシンボルを選択する。ある状況のもとに、
受信したシンボルに対して複数のシンボルシフトが作動
され、一方では後述するように後方シフトもまた可能で
あろう。シフトレジスタの出力にランダムアクセス メ
モリ３０が接続されていて、そのランダムアクセス メ
モリは書込みのための第１の分離したアドレス メカニ
ズム３２と読出しのための第２のそれ３４を有してい
る。読出し時に、符号語のシンボルは出力３６に現われ
る。同様に、ブロック２０はダブル アクセス メモリ
として実行されることも可能であり、外部からの図示さ
れない入力端子を有している。プロダクト符号化および
／またはインターリーブ符号化の場合には、最初の符号
化動作の後に出力３６はブロック２４に逆結合され、そ
の結果、ブロック２０と３０が単独のブロックでありう
るという事実において、最終的な符号語を出力するため
の出力端子とブロック２４への内部接続だけを備えてい
る。勿論、その場合にもまたブロック２２はランダムア
クセス メモリの一部を形成し得る。
【００２０】さて、図３はコンパクトディスク標準によ
る上述のＣ２符号語を符号化し、図１Ｃに関し議論した
手続を実行するためのシフトレジスタの配置を示してい
る。図示のように、逆結合シフトレジスタは蓄積要素お
よびＥＸＯＲゲート１０２…１１６を交互に含んでい
て、ＥＸＯＲゲートはシフトレジスタ内部にある。ＥＸ
ＯＲゲートがシフトレジスタの外部にある実施例は後に
示される。入力端子は１００である。フィードバックは
図示のようにガロア（Ｇａｌｏｉｓ）のフィールド乗算
器１１８…１２４の手段によってであり、その手段は生
成多項式の各項の係数に等しい乗数を有している。さ
て、Ｃ２符号語を符号化するために、システムは回路の
入力端子に各シンボルを、最初にＣ11，…Ｃ0 、次に２
２７個の零、そして最後にシンボルＣ27，…，Ｃ16とい
う順序で与える。この与えている間、スイッチ１０３は
ずっと閉じている。シンボルＣ16がクロックインした後
にスイッチ１０３が開かれる。その時点において、シフ
トレジスタは左から右にバリティシンボルＣ15，…，Ｃ
12を容れる。結果として、シフトレジスタの構成要素に
沿ってこれらパリティシンボルをシフトアウトすること
が別の用途のためそれらをして利用できるようにする。
簡単にするためには、クロックとリセットの特徴が省略
できる。符号語において生じている正しいシーケンス
は、図２について説明したように選択的なメモリアクセ
スによって達成される。乗算要素１１８…１２４におけ
るαの累乗は符号の生成多項式で発生しているのと正確
に一致している。
る上述のＣ２符号語を符号化し、図１Ｃに関し議論した
手続を実行するためのシフトレジスタの配置を示してい
る。図示のように、逆結合シフトレジスタは蓄積要素お
よびＥＸＯＲゲート１０２…１１６を交互に含んでい
て、ＥＸＯＲゲートはシフトレジスタ内部にある。ＥＸ
ＯＲゲートがシフトレジスタの外部にある実施例は後に
示される。入力端子は１００である。フィードバックは
図示のようにガロア（Ｇａｌｏｉｓ）のフィールド乗算
器１１８…１２４の手段によってであり、その手段は生
成多項式の各項の係数に等しい乗数を有している。さ
て、Ｃ２符号語を符号化するために、システムは回路の
入力端子に各シンボルを、最初にＣ11，…Ｃ0 、次に２
２７個の零、そして最後にシンボルＣ27，…，Ｃ16とい
う順序で与える。この与えている間、スイッチ１０３は
ずっと閉じている。シンボルＣ16がクロックインした後
にスイッチ１０３が開かれる。その時点において、シフ
トレジスタは左から右にバリティシンボルＣ15，…，Ｃ
12を容れる。結果として、シフトレジスタの構成要素に
沿ってこれらパリティシンボルをシフトアウトすること
が別の用途のためそれらをして利用できるようにする。
簡単にするためには、クロックとリセットの特徴が省略
できる。符号語において生じている正しいシーケンス
は、図２について説明したように選択的なメモリアクセ
スによって達成される。乗算要素１１８…１２４におけ
るαの累乗は符号の生成多項式で発生しているのと正確
に一致している。
【００２１】図４は前方向と後方向へのシフトの準備を
有している第２のシフトレジスタの実施例を示してい
る。さらに、実施例はシフトレジスタにとって外部にあ
るＥＸＯＲゲートを有している。前方向シフトに対し
て、シンボル（８ビット幅の）の移動は示されているよ
うになっている。情報語が入力端子Ｉに到来すると、残
余を発生させるために、スイッチはそのとき上の位置に
なる。後方向シフトの後、もし正しい残余の値が作られ
たならば、スイッチＳは下の位置にある。ＥＸＯＲゲー
トの乗算器および遅延器は図３におけるように描かれて
いる。後方シフト期間中は、セットアップは図５に示さ
れるようになっている。さて、両方の図は全く似ている
（乗数ｇｏがｇｏ-1に置き換えられていることを別とし
て）けれども、上の３個のＥＸＯＲゲートおよびすべて
の４個の遅延段は動作方向を逆転している。それ故、図
６はハードウエアを少ししか必要としない一層直接的な
解を示している。ここでは、ＥＸＯＲゲートと遅延段の
両方が一方向に動作する。前方向シフトの場合はすべて
の乗算器を左側の位置に置くことによってなされる。後
方向シフトの場合は４個のすべての乗算器を右側の位置
に置く。スイッチＳの動作は図３，４におけると同じで
ある。３個の乗算器は唯一回のみ生じ、ｇ1 ，ｇ 3 につ
いての乗算器のみが２度準備されなければならない。
有している第２のシフトレジスタの実施例を示してい
る。さらに、実施例はシフトレジスタにとって外部にあ
るＥＸＯＲゲートを有している。前方向シフトに対し
て、シンボル（８ビット幅の）の移動は示されているよ
うになっている。情報語が入力端子Ｉに到来すると、残
余を発生させるために、スイッチはそのとき上の位置に
なる。後方向シフトの後、もし正しい残余の値が作られ
たならば、スイッチＳは下の位置にある。ＥＸＯＲゲー
トの乗算器および遅延器は図３におけるように描かれて
いる。後方シフト期間中は、セットアップは図５に示さ
れるようになっている。さて、両方の図は全く似ている
（乗数ｇｏがｇｏ-1に置き換えられていることを別とし
て）けれども、上の３個のＥＸＯＲゲートおよびすべて
の４個の遅延段は動作方向を逆転している。それ故、図
６はハードウエアを少ししか必要としない一層直接的な
解を示している。ここでは、ＥＸＯＲゲートと遅延段の
両方が一方向に動作する。前方向シフトの場合はすべて
の乗算器を左側の位置に置くことによってなされる。後
方向シフトの場合は４個のすべての乗算器を右側の位置
に置く。スイッチＳの動作は図３，４におけると同じで
ある。３個の乗算器は唯一回のみ生じ、ｇ1 ，ｇ 3 につ
いての乗算器のみが２度準備されなければならない。
【００２２】図７は、図１ｄに示される手順を実現する
ための特別のシーケンサ タイプへのアプローチにおけ
る、別のシフトレジスタの実施例を示している。このセ
ットアップは、３つのバスＡ（１９０）、Ｂ（１９２）
およびＣ（１９４）、４つの８ビット３−状態レジスタ
１６０−１６６、１つの８ビット幅ＥＸＯＲゲート１９
８、図示のような乗数を有する４つの乗算器１７０−１
７６、外部入力１９６を有する１つの８ビット幅の５対
１マルチプレクサ１８０、１つの８ビットの２対１のマ
ルチプレクサまたはスイッチ２０２および１つの別の乗
算器２００を有している。前述例のように、制御線また
は同期用の線は示されていない。セットアップは、事
実、図４，５と同じ乗算係数で動作する。もしスイッチ
２０２が下の位置にあれば、下のバス１９２の段ｒ0 …
ｒ3 から受信したシンボルはＥＸＯＲゲート１９８によ
って加算され、そしてバス１９４を通してその前段の蓄
積位置に直接に送り返される。もしスイッチ２０２が上
の位置にあれば、付加的な乗算係数ｇ0 が導入される。
ＥＸＯＲゲート１９８への上の入力はマルチプレクサ１
８０から生じている。これは受信した信号に係数
ｇ0 -1，ｇ1 ｇ0 -1，ｇ2 ｇ 0 -1，ｇ3 ｇ0 -1のいずれ
かを選択的に乗ずるようにしている。乗算器２００との
組合せはそれぞれ乗算係数１，ｇ1 ，ｇ2 ，ｇ3 を生じ
る。適切な蓄積要素（３−状態レジスタ）１６０…１６
６の選択とともに、マルチプレクサ１８０とスイッチ２
０２の適切な制御を通して、図４〜６に対応するすべて
の動作が実行される。必要事項として装置の入力はＢに
あり、装置の出力はＣにある。簡単のために、マルチプ
レクサ（またはスイッチ）２０２は、制御信号Ｓでもっ
て非常に概念的に書かれているにすぎない。
ための特別のシーケンサ タイプへのアプローチにおけ
る、別のシフトレジスタの実施例を示している。このセ
ットアップは、３つのバスＡ（１９０）、Ｂ（１９２）
およびＣ（１９４）、４つの８ビット３−状態レジスタ
１６０−１６６、１つの８ビット幅ＥＸＯＲゲート１９
８、図示のような乗数を有する４つの乗算器１７０−１
７６、外部入力１９６を有する１つの８ビット幅の５対
１マルチプレクサ１８０、１つの８ビットの２対１のマ
ルチプレクサまたはスイッチ２０２および１つの別の乗
算器２００を有している。前述例のように、制御線また
は同期用の線は示されていない。セットアップは、事
実、図４，５と同じ乗算係数で動作する。もしスイッチ
２０２が下の位置にあれば、下のバス１９２の段ｒ0 …
ｒ3 から受信したシンボルはＥＸＯＲゲート１９８によ
って加算され、そしてバス１９４を通してその前段の蓄
積位置に直接に送り返される。もしスイッチ２０２が上
の位置にあれば、付加的な乗算係数ｇ0 が導入される。
ＥＸＯＲゲート１９８への上の入力はマルチプレクサ１
８０から生じている。これは受信した信号に係数
ｇ0 -1，ｇ1 ｇ0 -1，ｇ2 ｇ 0 -1，ｇ3 ｇ0 -1のいずれ
かを選択的に乗ずるようにしている。乗算器２００との
組合せはそれぞれ乗算係数１，ｇ1 ，ｇ2 ，ｇ3 を生じ
る。適切な蓄積要素（３−状態レジスタ）１６０…１６
６の選択とともに、マルチプレクサ１８０とスイッチ２
０２の適切な制御を通して、図４〜６に対応するすべて
の動作が実行される。必要事項として装置の入力はＢに
あり、装置の出力はＣにある。簡単のために、マルチプ
レクサ（またはスイッチ）２０２は、制御信号Ｓでもっ
て非常に概念的に書かれているにすぎない。
【図１】Ａ〜Ｅは与えられた語フォーマットの符号化の
基礎をなす原理を説明している。
基礎をなす原理を説明している。
【図２】符号化装置の全般的なセットアップを示してい
る。
る。
【図３】符号化用シフトレジスタの実施例を示してい
る。
る。
【図４】シフトレジスタの第２の実施例を示している。
【図５】シフトレジスタの第３の実施例を示している。
【図６】シフトレジスタの第４の実施例を示している。
【図７】シーケンサー タイプの実施例を示している。
２０ データソース ２２ ダミーシンボルのソース ２４ セレクタ ２６ 逆結合シフトレジスタ ２８ ゼネラルコントロール デバイス ３０ ランダムアクセス メモリ ３２ 書込み用アドレス メカニズム ３４ 読出し用アドレス メカニズム ３６ 出力 １００ 入力端子 １０２，１０６，１１０，１１４ ＥＸＯＲゲート １０３ スイッチ １０４，１０８，１１２，１１６ 蓄積要素 １１８，１２０，１２２，１２４ ガロアのフィールド
乗算器 １６０，１６２，１６４，１６６ ３−状態レジスタ １７０，１７２，１７４，１７６ 乗算器 １８０ ５対１マルチプレクサ １９０，１９２，１９４ バス １９６ 外部入力端子 １９８ ＥＸＯＲゲート ２００ 乗算器 ２０２ ２対１マルチプレクサまたはスイッチ Ａ 部分Ａのシンボル Ｂ 部分Ｂのシンボル Ｐ パリティシンボル Ｐ′ 概念的な位置のパリティシンボル α 原始要素 Ｉ 入力端子 Ｓ スイッチ（接点） Ｒ 接点 ｇ 乗数
乗算器 １６０，１６２，１６４，１６６ ３−状態レジスタ １７０，１７２，１７４，１７６ 乗算器 １８０ ５対１マルチプレクサ １９０，１９２，１９４ バス １９６ 外部入力端子 １９８ ＥＸＯＲゲート ２００ 乗算器 ２０２ ２対１マルチプレクサまたはスイッチ Ａ 部分Ａのシンボル Ｂ 部分Ｂのシンボル Ｐ パリティシンボル Ｐ′ 概念的な位置のパリティシンボル α 原始要素 Ｉ 入力端子 Ｓ スイッチ（接点） Ｒ 接点 ｇ 乗数
フロントページの続き (72)発明者 エリック ウィレム ハル オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ１
Claims (6)
- 【請求項１】 連続するクロックサイクルの中にあっ
て、クロックサイクルと組み合わされ降順に符号語のす
べてのデータシンボルを与え、かつ各クロックサイクル
中に、連続するパリティシンボルのうちの各パリティシ
ンボルへのどんなデータシンボルの寄与をも計算するよ
うな規則的なＢＣＨ符号語を符号化する方法において、
前記連続するパリティシンボルが１行目のデータシンボ
ルと２行目のデータシンボルの間にさしはさまれている
ようにするために、前記方法は前記データシンボルに関
して前記パリティシンボルの直列転置を含み、それによ
って前記１行目のデータシンボル、前記連続するパリテ
ィシンボルおよび前記２行目のデータシンボルのシーケ
ンスを有するようにしたことを特徴とする符号化方法。 - 【請求項２】 請求項１記載の方法において、前記符号
語に零データシンボルを詰め込むことおよび交代したシ
ーケンスにおいてそれについてのどんなシンボルをも与
えることを含み、それによってどんなデータシンボルに
続くシンボル位置に前記連続するパリティシンボルを直
列転置するようにしたことを特徴とする方法。 - 【請求項３】 請求項１記載の方法において、前記連続
するパリティシンボルの代わりに位置したダミーシンボ
ルを有する符号語を与え、そしてどんな与えられたデー
タシンボルの後に位置しているどんなデータシンボルに
も一致しないような転置された連続するパリティシンボ
ルを発生させた後に、前記転置された連続するパリティ
シンボルのどんなシンボルをも前記ダミーシンボルに加
算するため前記ダミーシンボルの位置に直列逆転置する
ことを含んでいることを特徴とする方法。 - 【請求項４】 請求項３記載の方法において、１シンボ
ル期間にわたっての前記直列逆転置は、生成多項式の逆
数になる割り算のシンボルワイズエミュレーションによ
って実行されることを特徴とする方法。 - 【請求項５】 請求項１から４のいずれか１項に記載の
方法を実行するための装置であることを特徴とする符号
化装置。 - 【請求項６】 請求項５記載の装置において、固定係数
による排他的乗算手段、排他的論理和手段（ＥＸＯＲゲ
ート）およびシンボル蓄積手段で構成されていることを
特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL92202562:2 | 1992-08-21 | ||
| EP92202562 | 1992-08-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204893A true JPH06204893A (ja) | 1994-07-22 |
| JP3285428B2 JP3285428B2 (ja) | 2002-05-27 |
Family
ID=8210875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20411793A Expired - Fee Related JP3285428B2 (ja) | 1992-08-21 | 1993-08-18 | 符号化方法および装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5471486A (ja) |
| JP (1) | JP3285428B2 (ja) |
| KR (1) | KR200141094Y1 (ja) |
| DE (1) | DE69315018T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5850482A (en) * | 1996-04-17 | 1998-12-15 | Mcdonnell Douglas Corporation | Error resilient method and apparatus for entropy coding |
| KR100686623B1 (ko) * | 1998-07-27 | 2007-02-23 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 워드식의 인터리빙에 의한 다중워드 정보의 인코딩 |
| US6327691B1 (en) * | 1999-02-12 | 2001-12-04 | Sony Corporation | System and method for computing and encoding error detection sequences |
| US20020104053A1 (en) * | 2000-12-15 | 2002-08-01 | Mike Lei | In-band FEC encoder for sonet |
| US7571372B1 (en) | 2005-06-23 | 2009-08-04 | Marvell International Ltd. | Methods and algorithms for joint channel-code decoding of linear block codes |
| JP4679345B2 (ja) * | 2005-11-17 | 2011-04-27 | 株式会社東芝 | 誤り訂正処理装置及び誤り訂正処理方法 |
| JP4909824B2 (ja) * | 2007-06-29 | 2012-04-04 | 株式会社東芝 | 誤り訂正処理装置及び誤り訂正処理方法 |
| US8949703B2 (en) * | 2012-03-26 | 2015-02-03 | Xilinx, Inc. | Parallel encoding for non-binary linear block code |
| RU2591474C1 (ru) * | 2015-07-21 | 2016-07-20 | Открытое акционерное общество Научно-производственный центр "Электронные вычислительно-информационные системы" | Параллельный реконфигурируемый кодер бчх кодов |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS574629A (en) * | 1980-05-21 | 1982-01-11 | Sony Corp | Data transmitting method capable of correction of error |
| US5226043A (en) * | 1990-12-27 | 1993-07-06 | Raytheon Company | Apparatus and method for data error detection and correction and address error detection in a memory system |
-
1993
- 1993-08-17 DE DE69315018T patent/DE69315018T2/de not_active Expired - Fee Related
- 1993-08-18 JP JP20411793A patent/JP3285428B2/ja not_active Expired - Fee Related
- 1993-08-20 KR KR2019930016143U patent/KR200141094Y1/ko not_active IP Right Cessation
-
1995
- 1995-02-07 US US08/385,397 patent/US5471486A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69315018D1 (de) | 1997-12-11 |
| US5471486A (en) | 1995-11-28 |
| KR940006615U (ko) | 1994-03-25 |
| KR200141094Y1 (ko) | 1999-04-01 |
| DE69315018T2 (de) | 1998-04-30 |
| JP3285428B2 (ja) | 2002-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0066618B1 (en) | Bit serial encoder | |
| US4649541A (en) | Reed-Solomon decoder | |
| US4777635A (en) | Reed-Solomon code encoder and syndrome generator circuit | |
| EP0781470B1 (en) | Versatile error correction system | |
| US4637021A (en) | Multiple pass error correction | |
| JP2824474B2 (ja) | 誤り訂正方式及びこの誤り訂正方式を用いた復号器 | |
| KR930008683B1 (ko) | 리드-솔로몬 에러 보정 코드 엔코더 | |
| US4504948A (en) | Syndrome processing unit for multibyte error correcting systems | |
| US4527269A (en) | Encoder verifier | |
| US5473620A (en) | Programmable redundancy/syndrome generator | |
| JPH06204893A (ja) | 符号化方法および装置 | |
| US4868827A (en) | Digital data processing system | |
| US5471485A (en) | Reed-solomon decoder using discrete time delay in power sum computation | |
| KR100305618B1 (ko) | 다목적에러교정계산회로 | |
| EP0438907A2 (en) | Improved error trapping decoding method and apparatus | |
| US6536009B1 (en) | Technique for generating single-bit error-correcting, two-bit burst error-detecting codes | |
| EP0584864B1 (en) | A hardware-efficient method and device for encoding BCH codes and in particular Reed-Solomon codes | |
| EP1624583A2 (en) | Method and apparatus for constructing low-density parity check (LDPC) Matrix | |
| US4809275A (en) | Parity signal generating circuit | |
| EP0341851A2 (en) | Method and apparatus for interleaved encoding | |
| JP3812983B2 (ja) | エラー評価多項式係数計算装置 | |
| JP2002237756A (ja) | 符号化方法、復号方法、符号化回路、復号回路、記憶装置、記憶媒体、通信装置 | |
| RU29816U1 (ru) | Кодирующее устройство помехоустойчивого кода | |
| KR100192803B1 (ko) | 에러 정정 신드롬 계산 장치 | |
| JPH09162753A (ja) | 符号語の復号方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |