TW437091B - SOI semiconductor device and manufacturing method thereof - Google Patents
SOI semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- TW437091B TW437091B TW088122226A TW88122226A TW437091B TW 437091 B TW437091 B TW 437091B TW 088122226 A TW088122226 A TW 088122226A TW 88122226 A TW88122226 A TW 88122226A TW 437091 B TW437091 B TW 437091B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive layer
- forming
- patent application
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000001764 infiltration Methods 0.000 claims 1
- 230000008595 infiltration Effects 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 238000010297 mechanical methods and process Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
437U91 五、發明說明α) - 《發明之範圍》 本發明係關於SOI半導體元件者，尤其是關於一種能 夠避免浮體效應的so I半導體元件及其製造方法。 《發明之背景》 由於半導體元件具有高性能，SOI基板（下文中稱SOI 元件）乃顯著的受歡迎來代替由大型矽製成的矽基板。 基板包括一操持晶元做為支持部，一埋入絕緣層與一將於 後續過程中形成元件的半導體層。形成於s〇][基板上的S〇 J 元件係完全為埋入氧化物層與場氧化物層所隔離，尤其是 接合電容量的降低而達成低消耗功率與快速運作的效果。 第1圖所示者為傳統S 0 I元件的剖面圖，其中有一電晶 體的形成。如圖所示’ SOI基板1 0包括一個操持晶元丨！， 一埋入絕緣層1 2與一半導體層1 3。一場氧化物層丨4係形成 於SOI基板10的半導體層13選定部位上，藉此界定一主動 區。場氧化物層1 4的底部係接觸於埋入絕緣層1 2。一具有 閘絕緣層1 5的閘電極1 6係形成於半導體層丨3的選定部位， 且有一.側壁隔離片1 7係由一絕緣層形成於閘電極丨6的兩側 壁。接合區1 8 a，1 8 b係形成於閘電極丨6兩側壁的半導體層 1 3 11接合18b的底部係接觸於埋入絕緣層1 2。 在形成於如此的SOI基板上的電晶體中，由於接合區 1 8a，1 8b係接觸於埋入絕緣層1 2而接合電容係低於大^ ^ 元件因而可完成快速運作。尤其半導體層13的厚度低於 1 0 0 nm，電晶體的承載電流可以增加。 又—、 然而，假如以後形成電晶體的半導體層13被場氧化物
第5頁 ,，43 70 9 ί 五、發明說明（2) 層1 4與埋入絕緣層1 2分離，而半導體層1 3係由薄膜形成， 然則當通道層完全空乏時，通道區以内的電位乃高於傳統 M0S電晶體内的電位。加之，源極區與通道區間之位障降 低。在空乏層的離子衝擊所產生於汲極侧的電洞暫時儲存 於通道區。依此做法，通道區的電位乃得提高而電子迅速 的自源極區射入於通道區。於是，浮體效應，即源極區與 汲極區間的電壓降低乃得減少。當發生這種浮體效應時， 半導體元件的誤動作也就發生。 《發明之總論》 本發明之目的乃在提供一種能夠形成半導體的薄層同 時避免浮體效應的S0 I元件，及其製造方法。 在一形態中，本發明提供的S0 I元件包括一基板；一 形成於基板上的埋入絕緣層；一形成於埋入絕緣層上的導 電層；一形成於導電層上的半導體層；一形成於半導體層 選定部位上的隔離層，並界定一主動區；一電晶體包括一 形成於半導體層主動區的選定部位的閘電極，並形成於閘 電極兩·側主動區的源極區與汲極區；及一形成於隔離層内 而用以與該導電層接觸的電極體，而施加一選定等級的電 壓於導電層。 在另一形態中本發明提供一種S0 I元件的製造方法， 其步驟包括：形成一隔離層於第一矽基板上；形成一導電 層於隔離層與第一矽基板上；形成一埋入絕緣層於導電層 上；接合第二矽基板藉此接觸於埋入絕緣層；以選定厚度 除去第一矽基板的背側來曝露隔離層藉此界定一半導體
4370 9 1 五 '發明說明（3) 層，藉形成一闡番ϋ 的選定部位來开4二：極區，及一汲極區於半導體層 以曝露導電厂Ϊ Γ %曰曰體；餘刻隔離層的一選定部位藉 電層^ S ，夂形成一電極體於隔離層内用以接觸於導 《車父佳具體實施例之詳細描述》 :文中參照附圖詳細描述本 較佳實 一選定邱&圖，有—光阻圖案21形成於第一矽基板20的 :’因此曝露將於後續過程中形成的隔離區。 笛一石;5第2β圖’藉使用先阻圖案21做為光罩，經曝露的 依-環=的深度曝露後藉此形成一壕溝22。此時 在：實可選定形成元件的半導體層的厚度。 ' =列中’壕溝22的厚度決定為大約小於1 00 ηηι。 第2〔圖所$ ’ -熱氧化物層2 3以已知的加熱氧化過 / 第一矽基板20上。再以化學汽相沈 積法（CVD)形成一充填壕溝用氧化物層24，其厚度 填壕溝22。 & 、，次’參照第2D圖’壕溝充填用氧化物層24經倒蝕刻 或以化學機械磨光過程直到第一矽基板2〇表面曝露為止， 藉此形成一壕溝隔離層25於壕溝22内。 如第2E圖所示，用以避免浮體效應的導電層26以小於 100 mi的厚度形成於具有壕溝22的第一矽基板2〇上。導電 層26係由例如一種滲雜矽層或滲雜聚矽層形成。此時導電 層2 6係以低壓力化學汽相沈積法（LpcVD)，電漿加強化學 汽相沈積法（PECVD)，電子氣旋諧振器（ECR)，大氣壓力化
第7頁 437091 五、發明說明（4) r 學汽相沈積法（APCVC)，或光化學汽相沈積法（ph〇t〇 CVD) 形成。此外’當導電層2 6係以滲雜石夕層或滲雜.聚石夕層形成 時’參入物可在導電層26沈積同時注入。又，導電層26 可由本徵性矽層或本徵性聚矽層形成，然後更注入p〇 或不純物。此時注入於導電層26的不純物型式最好以與3將 於後來要形成的S 0 I元件相反為宜。例如假定想要形成一 NMOS，則可以P型不純物，g卩β離子注入於導電層26，又假 定想要形成一PMOS ’則可以ρ離子注入於導電層26。 如第2F圖所示，有一埋入絕緣層27 #CVD法或熱氧化 過程沈積於導電層2 6上。 ‘' 其次，如第2G圖所示，操持用第二矽基板3〇的一面接 合於第一矽基板20的埋入絕緣層27 ^第二矽基板30與第一 發基板2 0係以選定溫度加熱附著。
如第2 Η圖所示，第一矽基板2 〇經研磨並磨光以曝露壕 f隔離層25的表面，藉此形成半導體層“ο。此時一主動 區被壕溝隔離層25界定於半導體層内^由是完成一 s〇I 基板。 然後，參照第2 I圖，一開極氧化物層31與一開電極3 2 形成於半導體層2 0 0的一選定部位。此時閘電極32係由一 芩雜聚矽層形成。不純物係注入於閘電極32與壕溝隔離層 / 5間的半‘體層2 〇 〇藉此形成源極區與没極區3 4 a，3 4乜^然 忮，壕溝隔離層2 5的一選定部位被蝕刻因而曝露導電層2 6 的—選定部位。其次，電極體35形成於壕溝隔離層25内藉 此接觸於曝露的導電層26。於此，導電層26係接觸於半導
第8頁 4370 9 1 五、發明說明C5) " 體層200，藉以避免半導體層2〇〇的浮動。 S 0 I元件的運作情形如下。 當高於臨界電壓的電壓施加於閘電極3 2時，電流則流 通於源極區與汲極區3 4 a，3 4 b。此時流動於通道的電子能 量（NMOS元件時）在電壓施加於汲極區34b時增加。因此具 有高能的電子於汲極區34b與矽格子一同崩潰，藉此發生 衝擊離子化引起的電子與電洞的發生。此時產生的電子隨 依電場流入於汲極區，但電洞則自通道區集中至具有較低 電位的源極區3 4 a =然而本發明中由於半導體層2 〇 〇係接觸 於施加選定電壓的導電層26，形成於導電層26旁的半導體 層的通道區電位乃得以調整。意即由於例如大地電壓般低 電壓連續施加於電極體3 5，當電晶體點燃時’發生的電洞 (少數載子）向電極體35放電。藉此浮體效應乃得避免。 如上文討論’依照本發明，有導電層形成於半導體層 /、埋入絕緣層之間藉此調整通道層的電位。因此，後來要 Z成SOI元件的半導體層儘管只是屬於薄獏，通道區電位 乃可以調整，是以浮體效應可完全防止。 綜上所ϋ，為本發明之一較佳實施例 本發明實施之範圍α即凡依本發明申喑糞刹=用木限疋 # ^ Φ ώ, V* ^ °月專利乾圍所做之同 导k更與修飾’應皆為本發明專利範圍所涵笔。
43709 1 圖式簡單說明 上揭各種目的，形態與優點，請參照下示附圖參閱下 文之本發明較佳實施例之詳細描述而得以更加明瞭，附圖 為： 第1圖為傳統SOI元件的剖面圖；及 第2A至21圖為本發明SOI元件製造方法的剖面圖。 圖式中元件名稱與符號對照 21 :光阻圖案 2 2 :壕溝 2 4 :氧化物層 2 7 :埋入絕緣層 2 5 :壕溝隔離層 3 1 :閘氧化物層 3 4 a，源極區 3 5 :電極體 2 0 :第一 $夕基板 2 3 :熱氧化物層 26 :導電層 3 0 :第二矽基板 2 0 0 :半導體層 3 2 :閘電極 3 4 b :汲極區
第10頁
Claims (1)
- 4370 9 1 \、申請專利範圍 1. 一種S 0 I半件，包括 一基板； 一形成於該基板上的埋入絕緣層； 一形成於該埋入絕緣層上的導電層 一形成於該導電層上的半導體層； 一形成於該半導體層選定部位上的 主動區； 一電晶體包括一形成該半導體層主 電極，益形成於該問電極兩側主動區的 及 一形成於於該隔離層内而用以與該 體，而施加一選定等級的電壓於該導電 2 .如申請專利範圍第1項之SO I半導 導電層係由一滲雜矽層或滲雜聚矽層所 3.如申請專利範圍第1項之SO I半導 注入於該導電層的不純物型式係與注入 與没择區的不純物型式相反° 4 .如申請專利範圍第1項之SO I半導 隔離層為一壕溝形式者。 5 .如申請專利範圍第1項之SO I半導 半導體層之厚度係小於大約1 0 0 ηηι。 6 . —種SO I半導體元件之製造方法， 為· 形成一隔離層於第一矽基板上； 隔離層，並界定一 動區選定部位的閘 源極區與汲·極區， 導電層接觸的電極 層 。 體元件，其中所述 形成者。 體元件，其中所述 於該電晶體源極區 體元件，其中所述 體元件，其中所述 所包括的步驟第11頁 4370 9 1 六、申請專利範圍 形成一導電層於該隔離層與該第一矽基板上； 形成一埋入絕緣層於該導電層上； 接合第二矽基板藉此接觸於該埋入絕緣層； 以選定厚度除去該第一矽基板的背側來曝露該隔離層 藉此界定一半導體層； 藉形成一閘電極，一源極區，及一汲極區於該半導體 層的選定部位來形成一電晶體； 蝕刻該隔離層的一選定部位藉以曝露該導電層；及 形成一電極體於該隔離層内用以接觸於該導電層。 7. 如申請專利範圍第6項之方法，其争所述形成隔離 層的步驟更包含的步驟有： 藉蝕刻一後來將要形成的隔離區來形成一選定深度的 壕溝於該第一矽基板； 形成一熱氧化物層於該壕溝的表面上； 形成一氧化物層用以充填於該熱氧化物層上；及 以化學機械法磨光該充填用氧化物層，直到曝露該第 一矽基'板表面為止D 8. 如申請專利範圍第6項之方法，其中所述導電層係 由一滲雜矽層或一滲雜半導體層所形成。 9. 如申請專利範圍第8項之方法，其中所述注入於該 導電層之；梦入物具有從源極區自没極區之摩入物等不同型 式。 1 0,如申請專利範圍第9項之方法，其中所述導電層之 形成，係依照低壓力化學汽相沈積（LPCVD)，電漿加強化第12頁 Λ370 9 1 六、申請專利範圍 學汽相沈積（P E C V D )，電子氣旋I皆振器（E C R)，大氣壓力化 學汽相沈積（APCVD)，或光化學汽相沈積（photo-CVD)等方 法者。 11 ·如申請專利範圍第9項之方法，其中所述形成導電 層之步驟中，滲入物係與該導電層之沈積同時注入者。 1 2.如申請專利範圍第9項之方法，其中所述形成導電 層之步驟中更包括的步驟有：注入本微狀態之矽或聚矽； 及進一步注入不純物於矽或聚矽。 1 3.如申請專利範圍第6項之方法，其中所述埋入絕緣 物層係以C V D法或加熱氧化法沈積者。第13頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980058550A KR100294640B1 (ko) | 1998-12-24 | 1998-12-24 | 부동 몸체 효과를 제거한 실리콘 이중막 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW437091B true TW437091B (en) | 2001-05-28 |
Family
ID=19565632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088122226A TW437091B (en) | 1998-12-24 | 1999-12-17 | SOI semiconductor device and manufacturing method thereof |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6313507B1 (zh) |
| KR (1) | KR100294640B1 (zh) |
| TW (1) | TW437091B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100511896B1 (ko) * | 1999-06-24 | 2005-09-02 | 주식회사 하이닉스반도체 | 에스오아이 기판의 제조방법 |
| US6514809B1 (en) * | 2000-11-03 | 2003-02-04 | Advanced Micro Devices, Inc. | SOI field effect transistors with body contacts formed by selective etch and fill |
| DE10105725B4 (de) * | 2001-02-08 | 2008-11-13 | Infineon Technologies Ag | Halbleiterchip mit einem Substrat, einer integrierten Schaltung und einer Abschirmvorrichtung |
| US6468880B1 (en) * | 2001-03-15 | 2002-10-22 | Chartered Semiconductor Manufacturing Ltd. | Method for fabricating complementary silicon on insulator devices using wafer bonding |
| KR100373851B1 (ko) * | 2001-03-30 | 2003-02-26 | 삼성전자주식회사 | 소이형 반도체 장치 및 그 형성 방법 |
| US6372561B1 (en) * | 2001-06-01 | 2002-04-16 | Advanced Micro Devices, Inc. | Fabrication of fully depleted field effect transistor formed in SOI technology with a single implantation step |
| KR100529455B1 (ko) * | 2003-07-23 | 2005-11-17 | 동부아남반도체 주식회사 | 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법 |
| US7071047B1 (en) * | 2005-01-28 | 2006-07-04 | International Business Machines Corporation | Method of forming buried isolation regions in semiconductor substrates and semiconductor devices with buried isolation regions |
| US20070105295A1 (en) * | 2005-11-08 | 2007-05-10 | Dongbuanam Semiconductor Inc. | Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device |
| US20080028326A1 (en) * | 2006-07-26 | 2008-01-31 | Research In Motion Limited | System and method for adaptive theming of a mobile device |
| US7964467B2 (en) * | 2008-03-26 | 2011-06-21 | International Business Machines Corporation | Method, structure and design structure for customizing history effects of soi circuits |
| US8410554B2 (en) * | 2008-03-26 | 2013-04-02 | International Business Machines Corporation | Method, structure and design structure for customizing history effects of SOI circuits |
| US8420460B2 (en) * | 2008-03-26 | 2013-04-16 | International Business Machines Corporation | Method, structure and design structure for customizing history effects of SOI circuits |
| US8921190B2 (en) | 2008-04-08 | 2014-12-30 | International Business Machines Corporation | Field effect transistor and method of manufacture |
| CN102306644B (zh) * | 2011-08-29 | 2016-02-03 | 上海华虹宏力半导体制造有限公司 | Soi型mos晶体管的测试结构及其的形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4810664A (en) | 1986-08-14 | 1989-03-07 | Hewlett-Packard Company | Method for making patterned implanted buried oxide transistors and structures |
| US4974051A (en) * | 1988-02-01 | 1990-11-27 | Texas Instruments Incorporated | MOS transistor with improved radiation hardness |
| US5185280A (en) | 1991-01-29 | 1993-02-09 | Texas Instruments Incorporated | Method of fabricating a soi transistor with pocket implant and body-to-source (bts) contact |
| US5128733A (en) | 1991-05-17 | 1992-07-07 | United Technologies Corporation | Silicon mesa transistor structure |
| US5872044A (en) * | 1994-06-15 | 1999-02-16 | Harris Corporation | Late process method for trench isolation |
| US5674760A (en) | 1996-02-26 | 1997-10-07 | United Microelectronics Corporation | Method of forming isolation regions in a MOS transistor device |
| JP3159237B2 (ja) * | 1996-06-03 | 2001-04-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH1017001A (ja) | 1996-07-03 | 1998-01-20 | Shibasaki Seisakusho:Kk | 易開封キャップ |
| US5770881A (en) | 1996-09-12 | 1998-06-23 | International Business Machines Coproration | SOI FET design to reduce transient bipolar current |
| US5894152A (en) | 1997-06-18 | 1999-04-13 | International Business Machines Corporation | SOI/bulk hybrid substrate and method of forming the same |
-
1998
- 1998-12-24 KR KR1019980058550A patent/KR100294640B1/ko not_active IP Right Cessation
-
1999
- 1999-12-17 TW TW088122226A patent/TW437091B/zh not_active IP Right Cessation
- 1999-12-21 US US09/468,518 patent/US6313507B1/en not_active Expired - Lifetime
-
2001
- 2001-09-19 US US09/955,028 patent/US6455396B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020040998A1 (en) | 2002-04-11 |
| US6455396B1 (en) | 2002-09-24 |
| KR100294640B1 (ko) | 2001-08-07 |
| US6313507B1 (en) | 2001-11-06 |
| KR20000042385A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7018886B2 (en) | Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control | |
| US7442618B2 (en) | Method to engineer etch profiles in Si substrate for advanced semiconductor devices | |
| US6524903B2 (en) | Method of manufacturing a semiconductor device having two peaks in an impurity concentration distribution | |
| TW437091B (en) | SOI semiconductor device and manufacturing method thereof | |
| JP2008533705A (ja) | 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製 | |
| KR100738135B1 (ko) | 완전 공핍구조 ＳＯＩ(Ｓｉｌｉｃｏｎ ｏｎＩｎｓｕｌａｔｏｒ) 장치를 위한 ＬＯＣＯＳ 분리 | |
| US6784073B1 (en) | Method of making semiconductor-on-insulator device with thermoelectric cooler | |
| TW201501301A (zh) | 具有矽局部氧化之絕緣體上矽的積體電路及其製造方法 | |
| TW200529317A (en) | Semiconductor device with trench isolation structure and method for fabricating the same | |
| US5949108A (en) | Semiconductor device with reduced capacitance | |
| JPH10209445A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| US6225667B1 (en) | Leaky lower interface for reduction of floating body effect in SOI devices | |
| KR100950757B1 (ko) | 반도체 소자의 제조방법 | |
| KR960042931A (ko) | Soi 구조를 갖는 반도체장치의 제조방법 | |
| JPH06334146A (ja) | 半導体装置 | |
| JP2003142694A (ja) | Ｓｏｉデバイスの素子分離方法 | |
| JPH0481339B2 (zh) | ||
| TWI702687B (zh) | 未平面化的淺溝槽隔離形成 | |
| JP2001257346A (ja) | 半導体集積回路装置 | |
| KR100460756B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0334656B2 (zh) | ||
| JP2713940B2 (ja) | 半導体装置 | |
| KR100356793B1 (ko) | 비씨-에스오아이 소자의 제조방법 | |
| KR100361520B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100679833B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |