TW436979B - Method for eliminating the buried contact trench - Google Patents

Method for eliminating the buried contact trench Download PDF

Info

Publication number
TW436979B
TW436979B TW87108788A TW87108788A TW436979B TW 436979 B TW436979 B TW 436979B TW 87108788 A TW87108788 A TW 87108788A TW 87108788 A TW87108788 A TW 87108788A TW 436979 B TW436979 B TW 436979B
Authority
TW
Taiwan
Prior art keywords
layer
substrate
silicon layer
buried contact
gate
Prior art date
Application number
TW87108788A
Other languages
English (en)
Inventor
Shie-Lin Wu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW87108788A priority Critical patent/TW436979B/zh
Application granted granted Critical
Publication of TW436979B publication Critical patent/TW436979B/zh

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

>'436979 A7 B7 五、發明説明() 發明领域: 本發明係與一種半導體製程有關,特別是有關於—種 消除埋入式接觸之溝渠缺陷(buried contact trench)的結構 及其製造方法,可應用於如形成靜態隨機存取記·憶體(statie random access memory; SRAM)等的製程之中 〇 經濟部智慧財產局員工消費合作社印製 發明背景 自從第一個積體電路於西元1 9 60年首先發明 導體製程t單一晶片上的元件數目,即以爆炸性 速成長’隨著現階段的半導體製程技術已邁入極 電路(ultra large scale integration; ULSI)、甚至更 時代’單一晶片上的元件數目也由以往的數千個 加至數百萬個元件,甚至可達到單一晶片上製作 是更多個元件的密度。 單一晶片上元件數目的大幅增加,形成對半 技術的一大挑戰,每一個半導體元件皆必須在不 能的前提下*進一步縮減其尺寸或占用的面積, 的積集度(packing density)之下*整體元件或電路 不變、甚至必須具有更好的可靠度 '工作壽命、 率消耗及低發熱率的特性。因此半導體製程中的 技術,也就是包含微影、蝕刻、薄膜、及擴散的製 必須同時的研究與發展,以達成下一代積體電路 以來, 的速度 大型積 高密度 元件, 數千 半 體 増 萬或 導體 影響 而在 仍須 以及 四大 程技術 的發展 製
f請先閲竣背面之注意事項再镇寫本頁J
-、1T 線 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 436979 經濟部中央標浓妁··^工消费合作社印^ 五、發明説明() 標。 在記憶體元件的應用之中’靜態隨機存取記憶體 (SRAM)具有能將電位狀態長時間鎖定的特性,而能在電源 的持續供應下穩定維持所寫入的狀態,在記憶裝置的應用 上具有相當重要的角色。一般而言’靜態隨機存取記憶體 的記憶胞是由雙穩態的正反器(bistable filp-fl〇ps)所組 成,此正反器可由數個電晶體所構成,因此一個靜態隨機 存取的記德胞所使用的元件或是電晶趙數目,會較傳統使 用_個電晶體及一個電容器的動態隨機存取記憶體 (dynamic random access memory; DRAM)為多,也因此使用 更多的晶片面積’晶片上的積集度成為形成靜態隨機存取 ί己憶體陣列的重要考里及要求之一 ’以增加單一晶片上所 容納的記憶胞數目。 埋入式接觸的技術’是可用以增加元件積集度的有效 方法之一,利用形成如多晶矽或氮化鈦的導體層,可做為 元件間的區域性内連線(local interconnect)之用,以更有效 的利用晶片面積。在美國專利第4,701 ,423號中,N. J. Sz丨uk 提出了自行對準的互補式金氧半(complementary metal oxide semiconductor; CM OS)電晶體的製程1並表示埋入式 接觸或是自行對準的埋入式接觸是用以提昇元件效能及元 件密度的有效方法之一,然而在實際製程的應用上,要合 併應用埋^入JL荏及其他如樣Ali.極(lightly doped drain; LDD)、開择電_莪_摻_雜—及自行對準式接觸的技術,會有相當 ---------^------II------.^ (讀先間讀背&之^意亨項^^^巧本百二 本紙伕尺度適用中國國家標孪(CN'S ) A4規格(210X297公芨) 蛵濟部中央標卑局員工消f合作社印製 436979 A"五、發明说明() 的困難,而導致其製程步驟較為繁複,生產的良率也會下 降。 Μ. H. E-Downy等人於美國專利第5,082,796號中,揭 露有關利用.屋潼以形成的技術,應用於 具有金氧半電晶體或雙接面電晶體製程中的方法,並強調 由於在晶圓上之一區域内所能形成之有限的金屬層數目, 藉由HJ做為艮iH ,可使原來用以形成區 域性内連線的金屬層,轉而做為形成全面性的連線(g 1 〇 b a 1 connect)之用,並可由於元件雜散區域的減少而增加電晶體 的效能a 埋入式接觸可用以提供各交互連接之電晶體之閘極、 汲極間之連接,然而傳統的埋入式接觸製程,會由於蝕刻 時對基材的侵害,而於埋入式接觸區域内形成溝渠的缺 陷,而影響或阻斷元件間的電流,導致元件效能的降低或 受損等。 T. T. Chang等人於美國專利第5,58 0,806號中,亦揭 露有關應用埋入式接觸於靜態隨機存取記憶體的方法,於 使用金氧半電晶體之記憶胞中,會使用兩個負載電晶體及 兩個交互連接之金氧半電晶體,埋入式接觸用以提供交互 連接之金氧半電晶體之問極、汲極間之連接,其中並介紹 了傳統製程中溝渠缺陷形成的問題,而使得其電阻因摻雜 濃度的減少而增加。 在美國專利第5,705,437號中,Y.H.Wu等人提出傳统 ----^-------^------IX------^ (請先閱讀背面之.'χ意事項再.^3"頁) 本紙張尺度適用t國國家標準(CNS ) Λ4規格(2!0X297公f ) 4 3 6 9 7 9 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明() 製程中的溝渠缺陷問題,未摻雜的溝渠缺陷會導致如電阻 增加或是漏電等的問題,而若需解決溝渠缺陷問題,往往 需使用複雜的步驟,增加製程的負擔及成本。 因此,目前需要以更簡化的製程步驟,來消除溝渠的 產生,以形成無溝渠缺陷的埋入式接觸。 發明目的及概述: 本發明的目的為提供一種形成埋入式接觸的結構及其 製造方法。 本發明的另一目的為提供一種形成埋入式接觸的結構 及其製造方法,可消除溝渠缺陷之形成。 本發明的再一目的為提供一種消除埋入式接觸之溝渠 缺陷的結構及其製造方法,以簡化形成靜態隨機存取記憶 體所需的製程步騨。 本發明的再一目的為提供一種形成埋入式接觸的結構 及其製造方法,可提高元件的積集度。 本發明中形成埋入式接觸於半導體基材之方法,可包 含以下步驟:首先形成一閘極絕緣層於基材上;並形成一第 一矽層於閘極絕緣層上;再定義一埋入式接觸開口於第一 石夕層及閉極絕緣層内,並延伸至基材上;接著摻雜基材位於 埋入式接觸開口下方之區域,以形成一埋入式接觸區;之後 形成一第二矽層於基材及第一矽層之上;接著形成一罩幕 層於第二矽層之上;再去除部分之罩幕層及第二矽層,以定 -------1--^------1T------I (請先閲讀背面之注意事項再蟥寫本頁) 本紙張尺度適用中國國家標率(CNS ) A4規格(210 X 297公釐) 436979 A7 經濟部智慧財產局員工消費合作社印製 B7五、發明説明() 義一保護區域開口於罩幕層及第二矽層内,保護區域開口延 伸至部分之埋入式接觸區上,同時定義第二矽層成為一閘極 之上方電極及一内連線。 之後形成一保護層於保護區域開口下方之埋入式接觸 區上;接著去除部分之第一矽層以定義一閘極之下方電 極;然後去除罩幕層;再摻雜基材,以形成一第二摻雜區於 未被閘極之上方電極、内連線、及保護層覆蓋之基材内;並 形成側壁結構於閘極之上方電極及閘極之下方電極的側壁 上;之後摻雜基材,以形成一第三摻雜區於未被側壁結構覆 蓋之第二摻雜區内;最後進行一熱製程,以完成埋入式接觸 的結構。 除了由埋入式接觸形成的連線之外,並可加入後續的 製程,以形成全面性的導體連線。可先形成一介電層於基材 上;並進行一金屬化製程以形成連線結構。 本發明中之埋入式接觸結構可包含:一閘極絕緣層於 基材之部分區域上;一閘極電極於閘極絕緣層上;一閘極 側壁結構於閘極電極之側壁上;一輕摻雜接面區於閘極側 壁結構下方之基材内;一摻雜之接面區於基材内、輕摻雜接 面區之一側;一摻雜之埋入式接觸區於基材内、摻雜之接面 區之一側;及一内連線於埋入式接觸區之第一區域之上。 埋入式接觸結構並可包含一保護層於埋入式接觸區之 第二區域之上;進一步的,若需形成更多層的内連線,埋入 式接觸結構可包含一介電層於基材、内連線、閘極側壁 I--------^------,訂------線 (請先鬩·讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS M4規格(210X297公釐) 43B9 7 9 纪濟部中央#准局負工消费合作?ί印- A 7五、發明説明() 結構 '及閘極電極之上;以及連線結構於介電層内,並分 別與内連線及閘極電極形成電性相接。 圖式簡單說明: 第一圖 顯示本發明中形成一閘極絕緣層及第一矽 層於基材上之截面示意圖。 苐二圖 顯示本發明中定義一埋入式接觸開口及形 成一埋入式接觸區之裁面示意圖。 第三圖 顯示本發明中形成一第二矽層及一罩幕層 之截面示意圊。 第四圖 顯示本發明中定義一保護區域開口、一閘極 之上方電極、及一内連線之截面示意圖。 第五圖 顯示本發明中形成一保護層於保護區域開 口下方之埋入式接觸區上之截面示意圊。 第六圖 顯示本發明中去除部分之第一矽層以定義 一閘極之下方電極之截面示意圖。 第七圖 顯示本發明中去除罩幕層及形成一第二摻 雜區的截面示意圖。 第八圊 顯示本發明中形成側壁結構於閘極之上方 電極及閘極之下方電極的側壁上之截面示 意圖。 第九圖 顯示本發明中形成一第三摻雜區於未被側 壁結構覆蓋之第二摻雜區内之戴面示意 請先閱請背面之."意事項再Μ-Γ本頁 ----------装------II------#--- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) 經濟部智慧財產局員工消費合作社印製 436979 A7 B7五、發明説明() 圖。 第十圖 顯示本發明中進行一熱製程,以完成埋入式 接觸的結構之載面示意圖。 第十一圖顯示本發明中進行一金屬化製程以形成連 線結構後之截面示意圖。 發明詳細說明: 本發明令提供一種形成埋入式接觸的結構及其製造方 法,可消除溝渠缺陷之形成,並可簡化傳統製程中解決溝渠 缺陷問題的繁複步驟,利用一保護層的形成,可保護埋入式 接觸區,可防止其於後續的製程中受到蝕刻的傷害,並藉由 應用本發明的方法於形成靜態隨機存取記憶體的製程中,可 提高元件的積集度。 參見第一圖所示,首先提供一基材10,一般最常見的 材料是矽材質、晶向為< 1 〇〇>之半導體基材,亦可使用其他 材質或晶向的半導體材料。基材上方並有做為隔離區域 的場氧化層12形成於其上,以隔離基材10上方的各個元 件,隔離區域亦可使用其他的隔離製程來形成,如溝渠隔 離等。以場氣化隔離區域12而言,一般常應用的形成方式, 係以氧化層及氮化層將不須氧化的區域覆蓋之後,使基材 10於含氧環境中將其部分區域加熱氧化成長,而形成場氧 化隔離區域1 2。 接著形成一閘極絕緣層1 4於基材上,閘極絕緣層14 ----------杜衣------1T------.^ (請先閲it-背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS > Μ規格(2IOX297公釐) 經濟部中央標準局員工消費合祚.一印製 4369 7 9 Λ 7 B? _ _____ .... _—. - * 五、發明説明() 於本例中使用一氧化層,氧化層係由基材10加熱氣化成長 而成,其厚度可為50埃(angstroms)至4〇〇埃之間°之後开’ 成一第一矽層16於閘極絕緣層14上,第一矽層16可使用 一未摻雜之多晶矽層,此多晶矽層可以化學氣相沈積法 (chemical vapor deposition; CVD)或是低壓化學氣相沈積法 (low pressure CVD; LPCVD)形成。 參見第二圖所示,定義一埋入式接觸開口 20於第一石夕 層1 6及閘極絕緣層1 4内,埋入式接觸開口 2 0並延伸至基 材10表面處。埋入式接觸開口 20的定義方法,可使用一 圊索化製程,先形成一光阻層]8於第一矽層16之上,並 以微影製程將光罩上的圖案轉移至光阻層1 8,加以顯影之 後,再以光阻層1 8為罩幕,進行一非等向性蝕刻的製程, 本例中可利用反應性離子敍刻(r e a c t i v e i ο n e t c h i n g; RIE)的 方式’來去除部分之第一矽層1 6及閘極絕緣層1 4,以定義 埋入式接觸開口 20 » 接著摻雜基材10,以形成一埋入式接觸區22、位於埋 入式接觸開口 20下方之基材10内,氣入_式接直货22即為 一利用摻雜以降低其阻值而成為導·雷性鲂高._的區.诚’因此 可以植入含磷或含砷離子的方式來形成,植入時可以光阻 層18及場氧化層u為罩幕,植入之能量約為ioKeV至 100 KeV 之間,劑量約為 5E14 at〇ms/cm2 至 5E16 atoms/cm2 之間。 之後形成一第二矽層24於基材10及第—梦層16的上 本紙張尺度適用中國國家標準(CNS ) a4規格(210X297公釐) ----------\於------1T-------.課 (請先閱讀背面之;·ί意事項再ii--vvi·本頁) 經濟部智慧財產局員工消費合作社印製 436979 A7 B7五、發明説明() 方,如第三圖所示,同樣的,第二矽層2 4可使用一未摻雜 之多晶矽層,此多晶矽層可以化學氣相沈積法(CVD)或是低 壓化學氣相沈積法(LPCVD)形成。 接著形成一罩幕層26於第二矽層24之上,罩幕層26 用以於後續製程中做為蝕刻時的罩幕之用,以提供準確的定 義及良好的形狀,本例中罩幕層26可使用由化學氣相沈積 形成之氮化層。 參見第四圖所示,接著去除部分之罩幕層26及第二矽 層24,以定義一保護區域開口 28於罩幕層26及第二矽層 2 4内,保護區域開口 2 8即位於部分之埋入式接觸區2 2之 上,並延伸至埋入式接觸區22之表面處;同時並定義第二 矽層24成為一閘極之上方電極24a及一内連線24b。保護 區域開口 28、閘極之上方電極24a及内連線24b之定義, 同樣可使用包含微影製程及蝕刻製程的圖案化製程,其細節 即不多做介紹。 參見第五圖所示,形成一保護層30於保護區域開口 28 下方之埋入式接觸區22上,保護層30用以覆蓋於埋入式接 觸區2 2上,可防止其於後續的製程中受到蝕刻的傷害,因 此可消除蝕刻所形成的溝渠缺陷。本例中保護層3 0可使用 一氧化層,並可應用一熱氧化製程使保護層 3 0由基材1 0 氧化形成,在熱氧化製程中,第一矽層1 6外露之表面處亦 會氧化而形成一乳化層,如圖中所示,但由於埋入式接觸區 22處之基材10經過摻雜,其氧化之速率會較第一矽層16 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4369 7 9 A7 B7 五、發明説明() 經濟部智慧財產局員工消費合作社印製 快許多’因此保護層30會較由第一矽層16成長之氧化層厚 許多。 有關摻雜雜質對矽材質氧化速率的影響,可參考本發 明之發明人吳協霖(S‘ L. Wu)及其共同研究者所提出之論 文:“Characterization of Thin Textured Tunnel Oxide Prepared by Thermal Oxidation of Thin Polysilicon Film on Silicon”(IEEE Transactions on Electron Devices, vol. 43,p. 287,1996)’由他們的研究中,顯示經過捧雜之碎材質或基 材,其氡化的速率會較未摻雜者高出許多。 接著去除部分之第一矽層16以定義_閘極之下方電 極’如第六圖所示’閘極下方電極1 6的定義方式,可使用 罩幕層26做為餘刻罩幕,以反應性離子钮刻的方式(RIE) 加以定義而成,閘極下方電極1 6與閘極上方電極2 4 a共同 做為電晶體之閘極結構。 參見第七圖所示’接著去除罩幕層26,本例中可使用 濕触刻製程’以熱峨酸(phosphoric acid)溶液去除之。並掺 雜基材丨0’以形成一第二摻雜區32於未被閘極之上方電極 2 4a、内連線2 4b、及保護層30覆蓋之基材内。第二摻 雜區3 2為一摻雜劑量較低的區域,用以形成電晶體的低摻 雜汲極(LDD)及源極的結構,因此可藉由離子植入方式植入 含磷或含砷的離子’植入之能量約為10 KeV至80 KeV 之間,劑量約為 5E12 atoms/cm2 至 5E14 atoms/cm2 之 間,而植入形成第二摻雜區32的同時,閘極之上方電極24a 及内連線24b亦同樣會受到掺雜。 --------1^------1T------^ (請先閱请背面之注意事項再填离本頁) 本紙張尺度賴中國國家料(CNS ) ( 2j^97公廣) 436979 A7 —____B7 五、發明説明() 參見第八圖,形成側壁結構34於閘極之上方電極24a 及閘極之下方電極16的側壁上,側壁结構34可使用氧化層 間隙壁,氧化層間隙壁一般可由沈積並回蝕—氧化層而形 成,而由於氧化層的沈積及回蝕,也會有一較小的側壁結構 36形成於内連線24b的側壁上。 之後摻雜基材I 0,以形成一第三摻雜區3 8於未被側壁 結構34覆蓋之第二摻雜區32内,如第九圖所示,同時閘極 之電極及内連線24b亦同樣會受到摻雜,而提昇其導電性。 第三摻雜區38為一摻雜劑量較高的區域,用以做為電晶體 的源汲極接面區,因此可以離子植入方式植入含磷或含砷的 離子’植入之能置約為l〇KeV至lOOKeV之間,劑量約 為 5E14 atoms/cm2 至 5E16 atoms/cm2 之間。 參見第十圖所示,最後進行一熱製程,以擴散埋入式 接觸區22'第二摻雜區32、及第三摻雜區38内之離子,熱 製程可使用如快速熱處理製程(rapid therrna丨pr<Jcessing; RTP)等的方式進行,而形成如圖中所示的埋入式接觸,擴 散後之埋入式接觸區22可與接面區38形成良好的連接,並 透過内連線24b形成與其他區域間的連線,而能有效避免傳 統製程中溝渠缺陷的問題,提昇製程的元件良率。 經濟部智慧財產局員工消費合作杜印製 除了由埋入式接觸形成的連線之外,並可加入後續的 製程’以形成全面性的導體連線。首先可形成一介電層切 於基材10上,如第十一圖所示:接著再進行一金屬化製程 以形成連線層結構42,並可進一步進行多次的金屬化製種 本紙張尺度適用中國囤家標準(CNS ) A4規格(2丨OX297公釐) Μ濟部中央標準局員工消費合作社印製 「'436979 A 7 B7五、發明説明() 來形成更多層的連線結構。 因此,本發明中之埋入式接觸結構可包含:一閘極絕 緣層1 4於基材1 0之部分區域上;一閘極電極於閘極絕緣 層14上,閛極電極包含下方電極16a及上方電極24a; — 閘極側壁結構 3 4於閘極電極之側壁上;一輕摻雜接面區 3 2於閘極側壁結構3 4下方之基材1 0内;一摻雜之接面區 38於基材10内' 輕摻雜接面區32之一側; '益雜之埋入 H觸區J ?.於基材1 〇内、摻雜之接面區3 8之一側;及_一 内_連線24b於埋入式接觸區22之第一區域之上。 埋入式接觸結構並可包含一保護層-3.0於埋入式接觸區 之第二區域之上;進一步的,若需形成更多層的内連線, 埋入式接觸結構可包含一介電層 40於基材10、内連線 2 4b、閘極側壁結構 34 '及閘極電極之上;以及連線結構 42於介電層40内,並分別與内連線24b及閘極電極形成電 性相接。 本發明以一較佳實施例說明如上,僅用於藉以絮助了 解本發明之實施 > 非用以限定本發明之精神,而熟悉此領 域技藝者於領悟本發明之精神後,在不脫離本發明之精神 範圍内,當可作些許更動潤飾及等同之變化替換,其專利 保護範圍當視後附之申請專利範圍及其等同領域而定。 裳------訂-------腺 (請先Μ讀背"之注意事項再填K本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公t )

Claims (1)

  1. 卜 4369 7 9 AS B8 C8 D8、申請專利把圍 轉濟部中央揉準局負工消费合作社印製 1. 一種形成埋入式接觸於一半導體基材之方法,該方法 至少包含以下步驟: 形成一窗層於該基__材上; 形成一第_ 一矽」f於該閘極絕緣層上; 定義一揉_.入式並_觸_^卫於該第一矽層及該間極絕緣層 内,並延伸至該基材上; 摻雜該基材位於該埋入式接觸開口下方之區域,以形 成一崖__.入式.接觸显; 形成一第發層於該基材及該第一矽層之上; 形成一罩幕.展於該第二石夕層之上; 去除部分之該罩幕層及該第二矽層,以定義一保護區 I.M丕於該罩幕層及該第二矽層内,該保護區域開口延伸 至部分之該埋入式接觸區上,同時定義該第二矽層成為一 閛_極之上方靈極及二旅; 形成一保護層於該保護區域開口下方之埋入式接觸區 上; 去除部分之該第一矽層以定義一 M__極怠方電i ; 去除該罩幕層; 檯ϋ孩羞材,以形成一蓋._^摻雜.區於未被該閘極之上 方電極、該内連線、及該保護層覆蓋之基材内; 形成®. 壁結_構於該閘極之上方電極及該閘極之下方電 極的侧壁上; __ I--- ------1 I -1 Γ-. - - I ! !11 : Ί^ II I - I ^nr - I --. I (請先閱讀背面之注意事項再填本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2I0X 297公釐) 經濟部中央標準局負工消費合作社印袋 Λ8 B8 CS D8六、申請專利範圍 摻雜該基材,以形成一 j 毛摻...雜區於未被該側壁結構 覆蓋之第二摻雜區内;及 進行一屬製程。 2.如申請專利範圍第1項之方法,更包含於上述之熱製 程之後進行以下步驟: 形成一介.電..層於該基材上;及 進行一金_ j hji以形成m結構。 3 .如申請專利範圍第1項之方法,其中上述之閘極絕緣 層至少包含一氣化層’該氧化層係由該基材加熱成長而 成。 4.如申請專利範圍第I項之方法,其中上述之第一矽層 至少包含一未摻雜之多晶矽層,該多晶矽層係以化學氣相 沈積法形成。 5 .如申請專利範圍第1項之方法,其中上述之ϋ式接 觸_區係以植入含磷或含砷離子的方式形成,植入之能量約 為10 KeV 至 1 00 Ke V之間,劑量約為5E 1 4 atoms/cm2至 5E16 atoms/cm2 之間。 6.如申請專利範圍第1項之方法,其中上述之第二矽層 至少包含一未摻雜之多晶矽層,該多晶矽層係以化學氣相 (請先Μ讀背面之注意事項再填寫本頁} .裝. 、-e 本紙張尺度適用中國國家標準(CNS )八4規格(210Χ297公釐) 經濟部中央標準局員工消费合作社印製 436979 A8 BH CS D8六、申請專利範圍 沈積法形成" 7 .如申請專利範圍第I項之方法,其中上述之罩幕層至 少包含一化學氣相沈積形成之氣化層。 8 .如申請專利範圍第1項之方法,其中上述之保護層至 少包含一氧化層,該氧化層係由該基材氧化而形成。 9.如申請專利範圍第1項之方法 > 其中上述之第二摻雜 區係以植入含磷或含砷離子的方式形成'植入之能量約為 10 K e V 至 80 KeV之間,劑量約為 5 E 12 ato ms/c m2 至 5 E 1 4 atoms/cm2 之間 a 1 0 .如申請專利範圍第1項之方法,其中上述之側壁結 構至少包含氧化層間隙壁,該氧化層間隙壁係由沈積並回 姓一氧化層所形成。 1 1 .如申請專利範圍第1項之方法,其中上述之第三摻 雜區係以植入含磷或含砷離子的方式形成,植入之能量約 為lOKeV 至 lOOKeV之間,劑量約為5E14atoms/cm2 至 5E 1 6 atoms/cm2 之間。 12.如申請專利範圍第1項之方法,其中上述之熱製程 至少包含一快速熱處理製程,以擴散該埋入式接觸區、該 I - I - - -i - in -- - - - -1 ί LI^衣 --! I— - i i .. I I l^n 1! _ - - I !-^ (請先閣讀背面之注意事;§'再填寫本頁) 本纸浪尺度適用中國國家標準(CNS ) A4規格(2!0x297公釐) Γ 436979 經濟'坪中央標"局員工消費合作社印^ A8 B8 C8 D8六、申請專利範圍 第二摻雜區、及該第三摻雜區内之離子。 13. —種形成埋入式接觸於一半導體基材之方法,該方 法至少包含以下步騍: 形成一札極」&緣層於該基材上; 形成一星_ 一發_^於該問極絕緣層上,該第一碎層至少 包含一未摻雜之第一多晶矽層,該第一多晶矽層係以化學 氣相沈積法形成; 定義一埋入武接-觸開口於該第一矽層及該閘極絕緣層 内,並延伸至該基材上; 含磷或含砷離子至該基材位於該埋入式接觸開口 下方之區域,以形成一 H立、接级i ; 形成一第—夕層於該基材及該第一矽層之上,該第二 矽層至少包含一未摻雜之第二多晶矽層,該第二多晶矽層 係以化學氣相沈積法形成; 形成一I暮層於該第二矽層之上; 去除部分之該罩幕層及該第二矽層,以定義一 |_護_^ 遙_開已於該罩幕層及該第二矽層内,該保護區域開口延伸 至部分之該埋入式接觸區上,同時定義該第避i n 一 閉方—電及二—; 形成一保謹屋於該保護區域開口下方之埋入式接觸區 上,該保護層至少包含一 ,該保護氧化層係由 該基材氧化而形成; i— HI - ... I - I I - . I-f —1 - -- -!l— -- i -: i^aJI - I I -- - m^i ^1--1 *-ϋ (請先閲讀背面之注意事項再墙寫本頁) 本紙法尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 436979 經濟部中央標準局員工消费合作社印製 Λ 8 BS C8 D8六、申請專利範圍 去除部分之該第一矽層以定義一i蓋之王_.方_1極; 去除該罩幕層; 斧雜含磷或含砷離子至該基材,以形成一第_二摻雜區 於未被該閘極之上方電極、該内連線、及該保護層覆蓋之 基材内, 形成侧__^〇^』基於該閘極之上方電極及該閘極之下方電 極的惻壁上; 痕J1-含磷或含砷離子至該基材,以形成一 三__楼_盤_區 於未被該側壁結構覆蓋之第二摻雜區内; 進行一 m : 形成一介電層—於該基材上;及 進行一金_展_也_1_蓝以形成結構。 1 4.如申請專利範圍第1 3項之方法,其中上述之閘極絕 緣層至少包含一氧化層,該氧化層係由該基材加熱成長而 成。 15.如申請專利範圍第13項之方法,其中上述之埋入式 接觸區係以離子植入的方式形成,植入之能量約為1 〇 KeV 至 100 KeV 之間,劑量約為 5E14 atoms/cm2 至 5E16 atoms/cm2 之間。 1 6 .如申請專利範圍第1 3項之方法,其中上述之罩幕層 至少包含一化學氣相沈積形成之氮化層。 i * I « 訂 ί 1 ," (請先閱讀背面之注意事項再填寫本頁) is 本紙浪尺度適用中國國家標準(CNS ) Α4規格(21〇Χ2?7公釐) 經濟部智慧財產局員工消費合作社印製 Λ3^9 7 9 as C8 D8 ____— 六、申請專利範圍 17‘如申請專利範圍第ΐ3項之方法,其中上述之第二摻 雜區係以離子植入的方式形成,植入之能量約為1〇 KeV至 80fCeV 之間’劑量約為 5EI2atoms/cm2 至 5E14atoms/cm2 之間。 1 8 ·如申請專利範圍第1 3項之方法,其中上述之側壁結 構至少包含氧化層間隙壁,該氧化層間隙壁係由沈積並回蝕 一氧化層所形成。 19. 如申請專利範圍第13項之方法,其中上述之第三摻 雜區係以離子植入的方式形成,植入之能量約為K:eV至 100 KeV 之間’劑量約為 5E14 atoms/cm2 至 5E16 atoms/cm2 之間。 20. 如申請專利範圍第13項之方法,其中上述之熱製程 至少包含一快速熱處理製程,以擴散該埋入式接觸區、該第 二摻雜區、及該第三摻雜區内之離子。 21. —種半導體基材上之埋入式接觸結構,該埋入式接 觸結構位於一基材上,至少包含: 一閘極絕緣層於該基材之部分區域上; 一閘極^電極於該閘極絕緣層上; —閘璋.fLf 結構於該閘極電極之側壁上; —輕摻轉接_面區於該閘極侧壁結構下方之基材内: 本紙張尺度適用中國囷家標準(〇呢)六4規為(2丨0/297公釐) -------.——1β------訂------線 (請先Η讀背面之注意事項再填寫本頁) 4369 7 9 as C8 m六、申請專利範圍 經濟部智蒽財產局員工消費合作社印製 一# _雜之_接_面,.區於該基材内、該輕摻雜接面區之外側; 一#:雜之—埋入式·接觸i於該基材内、該摻雜之接面區 之外側; 一保譜層於該埋入式接觸區之第—區域,該第一區域 鄰近該摻雜之接面區;及 '改造^瘗於該埋入式接觸區之第二區域之上,該第二 區域鄰近該第一區域。 22.如申請專利範圍第21項之埋入式接觸結構,其中上 述之#氣及至少包含氧化層。 2 3 如申請專利範圍苐2 I項之埋入式接觸結構,更包 含: 一介電層於該基材、該内連線、該閘極側壁結構、及 該閘極電極之上;及 連線結構於該介電層内,並分別與該内連線及該閘極 電極形成電性相接. 2 4.如申請專利範圍第21項之埋入式接觸結構,其中上 述之閘極絕緣層至少包含一閘極氧化層。 2 5 .如申請專利範圍第2 1項之埋入式接觸結構,其中上 述之閘極電極包含一下方電極以及一上方電極於其上D Ί 訂 备 (請先閲请背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW87108788A 1998-06-04 1998-06-04 Method for eliminating the buried contact trench TW436979B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW87108788A TW436979B (en) 1998-06-04 1998-06-04 Method for eliminating the buried contact trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW87108788A TW436979B (en) 1998-06-04 1998-06-04 Method for eliminating the buried contact trench

Publications (1)

Publication Number Publication Date
TW436979B true TW436979B (en) 2001-05-28

Family

ID=21630273

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87108788A TW436979B (en) 1998-06-04 1998-06-04 Method for eliminating the buried contact trench

Country Status (1)

Country Link
TW (1) TW436979B (zh)

Similar Documents

Publication Publication Date Title
TW459377B (en) Semiconductor integrated circuit device and the manufacturing method thereof
TW463381B (en) New split gate flash cell with extremely small cell size
TW494573B (en) Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure and fabrication method thereof
TW521399B (en) A computer made of random access memory cells
US6306721B1 (en) Method of forming salicided poly to metal capacitor
US20080050875A1 (en) Methods of fabricating embedded flash memory devices
TW200417013A (en) Tri-gate and gate around MOSFET devices and methods for making same
CN102945832B (zh) 闪存器件的形成方法
TW456028B (en) Semiconductor device and process for manufacturing semiconductor device
TW411548B (en) Semiconductor device having metal silicide film and manufacturing method thereof
TWI696273B (zh) 具有輔助閘的快閃記憶體暨其製作方法
JPS63281457A (ja) 半導体メモリ
JPH11238810A (ja) 相異なる厚さのゲート酸化膜形成方法
TW436979B (en) Method for eliminating the buried contact trench
JPH03268462A (ja) メモリセルを作成する方法
TWI277179B (en) Non-volatile memory device
TW393760B (en) Semiconductor device and method for fabrication the same
TWI269431B (en) Integrated semiconductor circuit device and method for manufacturing the same
KR20100030216A (ko) 반도체 소자 및 이의 제조 방법
TWI353640B (en) Method of forming semiconductor structure
KR20080021885A (ko) 이이피롬 장치 및 그 제조 방법
TW558796B (en) A method of forming gate dielectrics having various equivalent oxide thickness
TW439221B (en) Formation method for step-up node of boot strap circuit on a semiconductor substrate
WO2023060796A1 (zh) 半导体结构及其制备方法
TW390010B (en) Method for removing buried contact trench

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent