TW436683B - Semiconductor device and process of producing the same - Google Patents

Description

Α7 Β7 五、發明説明（ο 【發明之詳細說明】 【發明之領域〕】 本發明爲關於對記憶基板及母板等能予以組裝的半導體 裝置及其製造方法。 【發明之技術背景】 一般而言，從半導體晶圓切下的記憶體晶片等的半導體 晶片，係以組裝狀態而組裝於印刷基板等者。然而，組裝的 外形尺寸比起各種半導體晶片本身的尺寸就顯特相當大，因 此，能組裝到印刷基板等的組裝數目等即有一定的限制。 此外*最近普及著將複數的半導體晶片組裝到基板上之多晶 片模組（MCM)。而藉著使用此多晶片模組能得到（1)組裝面積 小型化及隨之的輕量化；（2)藉著高密度配線及裸晶片組裝 而達到的高性能.高速化；（3)確保高信賴度。 【發明所要解決的問題】 經濟部智慧財產局員工消費合作社印製 I ί I 1 - »s - H 1. , I n n i PH---- 丁 -09 . -. {請先閲讀背面之注意事項存填寫本頁) 前述能高密度組裝的多晶片模組中’爲了要將複數的 半導體晶片組裝到一片基板上，由於各半導體晶片之不良 率的累積而使模組整體的不良率變大。例如在將二個半導 體晶片組裝到一個模組基板的情形時，即使僅其中一個半 導體爲不良時也就造成模組整體的不良。因此’就有必要 進更換不良的半導體晶片之修整作業，或是將模組整體予 以不良品的廢棄處理等’而造成製成率差且浪費多。又’ 將複數的半導體晶片組裝到一片基板上之時，由於要將各 別的半導體晶片一個一個地組裝到基板上，因此，就造成 製程上的複雜性。 本發明即有鑑於前述各點而銳志創作而成者’而本發 明之目的在於提供於製造能高密度組裝的半導體裝置之際 ’能降低不良率且能使製程簡略化之半導體裝置及其製造 本紙張尺度適用中囡國家標準（CNS ) A4規格（2丨〇X297公釐） 4366 8 3 經濟部智慧財產局員工消費合作社印製 A7 _________B7 五、發明説明（2) 方法。 【解決問題的手段】 .爲了要解決前述問題，本發明乃於半導體晶圓上形成 複數不同種類的半導體晶片之後，或對於這些半導體晶片 而配線、樹脂封止、形成端子之後，進行各半導體晶片的 好壞檢查’因應其好壞檢查結果而將以一定之複數個晶片 爲一單位而將半導體晶片切分以形成半導體裝置。爲了因 應好壞檢査的結果而進行半導體晶片的切分，於製造以複 數個半導體晶片而構成能高密度組裝的半導體裝置之時， 就不會有僅因其中一部分半導體爲不良時就造成模組整體 爲不良的情形，而能降低製造半導體裝置時的不率。又， 爲了使由複數個半導體晶片所構成的半導體裝置能使用於 其後的製程，比較於將單一半導體晶片所構成的半導體裝 置以複數個組合使用之情形時，本發明可簡化其後的製程 〇 特別是，對於形成在半導體晶圓的各半導體晶片所實 施的配線、樹脂封止，形成端子所構成的組裝製程，比較 於在個別地切分各半導體晶片後，實施此實組裝製程的情 形時，本發明更能達到製程的簡略化。 【發明之實施樣態】 (第1實施樣態） 以下，有關適用本發明之第1實施樣態的半導體裝置， 參考圖面而具體地說明。第1圖係揭示本實施樣態之半導體 裝置的製程。 首先，如第1U)圖及（b)圖所示’導入例如矽單結晶之 薄片的半導體晶圓2，於此半導體晶圓2形成二種類的半導 體晶片1(第1製程）。例如，將二種類的半導體晶片1的其中 I - 1- I - - . · —^1 1 , f - - -- 1^1 ^^^1 r - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS M4規格（2丨0X297公釐） 4：： t) A7 B7 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 五、發明説明（〇 —種作爲處理器晶片，另一锺則作爲記憶體晶片。以第1(b) 圖之虛線所包圍之空白區域係表示處理器晶片，斜線區域 係表示記憶體晶片。而奉1(b)所示係於半導體晶圓2形成複 數的半導體晶片1之際’處理器晶片丨a與記憶體晶片lb係相 互地四邊鄰接地配置。 第2圖係表示於半導體晶圓2形成半導體晶片1的槪略圖 *第2圖所示之半導體晶片1係包含一定大小的半導體晶圓2 ，與，於此半導體晶圓2之表面形成的複數之晶片用襯墊3 所構成。晶片用襯墊3乃是要進行半導體晶片1與組裝基板 的電氣性的連接之連接端子。又，於第2圖係表示半導體晶 片1之約中央形成一列的晶片用襯墊3之情形，惟，晶片$ 襯墊3之配列數及配置位置，係依半導體晶片1的種類而# 適當的變更。 如此於半導體2形成複數的半導體晶片1的狀態’其次 ，關於半導體晶片1之各別地進行好壞檢查（第2製程）°例 如，對於各半導體晶片1所形成的晶片用襯墊3押壓檢查用 探針而使呈電氣性地接觸，依此實施各種的功能測試° $ 各半導體晶片1的好壞檢查作爲半導體晶圓2之整體的單& 而進行，依此即，進行一次於半導體晶圓2所形成之複數的 半導體晶片1的好壞檢查而達到提昇檢查效率° 其次，基於第2製程之好壞檢査的結果，如第1(c)圖^ 示，將判定爲良品的各半導體晶片1，以接鄰的一個虡理 晶片la及一個記憶體晶片lb予以組合而成爲二個—組’ W 予以切開（第3製程）。 第3圖係表示於半導體晶圓2形成的複數的半導體晶 的切分方法之一例。第3圖係表示於前述第2製程之半導、 晶圓2形成之各半導體晶片1的好壞檢查結果’各別地表不 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） n-1^1 (^^1 tan n^i n IIJR, - 1^1^1 I \J (請先M讀背面之注意事項鼻填寫本育) 43 66 8 3 A7 ________ B7 五、發明説明（4) 〇記號爲判定爲良品的一個半導體晶片1，而X記號則爲判 定不良品之半導體晶片1。又，第3(b)圖係表示於第3(a)圖 中，將判定爲良品之半導體晶片1如何地切分的圖，實線所 包圍之範圍係表示切分的單位。如上所述，各半導體晶片1 乃由一個處理器晶片la及一個記憶體晶片lb所組合而被切 分者。因、此，如第3(b)圖所示般地，藉著細心地切分判定 爲良品之相鄰的一個處理器晶片la及一個作爲記憶體用晶 片lb的組合，而能製造一個處理器晶片la與一個作爲記憶 體用晶片lb接續狀態的半導體裝置。 接著，如第1(d)圖所示，將已切分的一個處理器晶片la 與一個作爲記億體用晶片lb組裝於基板4而於最後完成半導 體模組10(第4製程）。至於對基板4的組裝方法乃使用焊壓 線將在半導體晶片1上所形成的晶片用襯墊3與在基板4上所 形成的電極（圖式未顯示）予以連接。 如此，於半導體晶圓2之上形成複數個二種類的半導體 晶片1，這些半導體晶片1之中，爲了製造僅組合依好壞檢 査判定爲良品者而予以切分的半導體模組1〇 ’不致於因爲 半導體模組10中含有一邊爲不良品的半導體而就將半導體 模組10全體當作不良品，因此能降低製造半導體模組丨〇之 時的不良率。 經濟部智慧財產局員工消費合作社印製 ^—1 n I» I n . m —I I n 1-- I— T - . (請先閲讀背面之注f項再填寫本頁) 尤其，本實施樣態中’係以處理器晶片la與記憶體晶 片lb連接狀態而切出，然而，能將鄰接之處理器晶片1&與 記憶體晶片lb的組合’依據好壞測試之結果而自由地決定 。因此，即使各處理器晶片la之相鄰的一個記憶體晶片lb 爲不良品時，也能與其他相鄰的記憶體晶片1b相組合。同 樣的，即使各記憶體晶片lb之相鄰的一個處理器晶片la爲 不良品時，也能與其他相鄰的處理器晶片1a相組合。如此 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐） Α ·\ ·、，·· /·» ··« c ίο h ;

1、發明説明（5) ，藉著細心處理著處理器晶片la與記憶體晶片lb的組合， 即能由一片半導體晶圓2而製造更多的組合二個半導體晶片 1的半導體裝置。 又，半導體模組10係組裝著於半導體晶圓2所形成的處 理器晶片la與記憶體晶片lb—起切出者。即，複數的半導 體晶片1係以相互連接狀態而組裝，因此，從半導體晶圓2 將處理器晶片la與記憶體晶片lb—個一個地切出，將此晶 片等與相互間隔保持間隔而組裝形成的半導體模組之情形 互相比較時，本發明即能以高密度的組裝而達到零件的小 型化。而且，因以一次製程即能組裝複數的半導體晶片1， 故，能簡化製程。 (第2實施樣態） 其次，說明適用於本發明之第2樣態的半導體模組。本 發明之第2樣態的半導體模組係以晶片尺寸組裝（CSP ; Chip Size Packing)之組裝技術而製造。第4圖爲表示本實施樣 態之半導體模組的製程。 首先，如第4(a)及（b)圖所示’導入半導體晶圓12，於 此半導體晶圓12上形成複數的半導體晶片1U例如處理器晶 片11a及記憶體晶片lib)(第1製程）。第4(b)圖中以虛線包 圍的空白區域爲係表示處理器晶片lla’斜線區域係表示記 憶體晶片lib。於半導體晶圓Π上形成複數的半導體晶片11 之時’其處理器晶片lla及記憶體晶片lib係以相互之四邊 相鄰的狀態下形成。接著，如第4(C)圖般地以已形成複數 半導體晶片11的半導體晶圓12爲目標，於實施配線及樹脂 封合後，進行形成端子的CSP組裝（第2製程）° 第5圖係CSP組裝之半導體晶片11之放大斷面圖。如第5 圖所示，CSP組裝之半導體晶片11係包含有半導體晶圓12、 本紙張尺度逋用中國國家榡举（CNS } A4规格（2丨Ο X 297公釐） (請先閱讀背面之注意事項再填寫本瓦) 裝 經濟部智慧財產局員工消費合作社印製 4 366 8 3 經濟部智慧財度局員工消費合作社印製 A7 B7 五、發明説明（6) 配線圖案13、承受柱M'隔離金屬15、樹脂層16及焊錫球Π 所構成。 配線圖案13係將形成於半導體晶圓〗2之表面的金屬薄膜 以光阻加工後，施予電解電鍍處理而形成。承受柱丨4連接於 配線圖案13，而其上面形成隔離金屬15。樹脂層16乃將半導 體晶圓12之表面予以封止。樹脂層16具有與承受柱Η之高度 約相等的厚度，於樹脂封止時，隔離金屬15係呈露出於外部。 焊錫球Π乃爲組裝半導體晶片11與所組裝的基板要進行電氣 性的連接所要用的連接端子。 如此，於半導體晶圓12所形成之複數的半導體晶片Π呈 CSP組裝的狀態，接著進行各半導體晶片丨1之好壞檢査（第3 製程）。例如，對應各半導體晶片11所形成的焊錫球17 ’押 壓檢査用探針而使其進行電氣性的連接’依此’實施各種功 能測試。藉著將半導體晶片u的好壞檢查以半導體晶圓12整 體爲單位而進行，即，於半導體晶圓12所形成之複數的半導 體晶片11的好壞檢查以一次地進行而能達到提昇檢査效率。 其次，依據第3製程之好壞檢查的結果’如第4(d)圖所 示，判定爲良品之CSP組裝後的各半導體晶片π ’將處理器 晶片11a與記憶體晶片11b所組合者作爲一組的半導體裝置而 切分，藉此，於最後地完成半導體模組（第4製程）。具體上 適用的切分方法，乃於前述第1實施樣態中的如第3圖所示之 切分方法。 如上所述，於半導體晶圓12將異種類的半導體晶片Π以 複數地形成後，進行CSP組裝’在以CSP組裝後的各半導體晶 片11中，以好壞檢查而僅將判定爲良品者切分’而爲了製造 當作半導體裝置的半導體模組20，就不須因爲半導體模組20 所包含的二個半導體晶片11 (處理器晶片Ua、記憶體晶片lib) 本紙張尺度適用中國國家棣準（CNS ) A4规格（2]0X297公釐） 、裝------訂 * (請先M讀背面之注意事項再填寫本頁) d 3 66 8 3 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（7) 之至少一方爲不良品時，就將半導體模組20整體視爲不良 品，而能降低製造半導體模組20時的不良率。 又，製造半導體模組20，係使用由半導體晶圓12將處理 器晶片lla與記憶體晶片lib作爲一組而一起切分出來者。因 此，與之從半導體晶圓12各別地將處理器晶片11a與記憶體 晶片lib切出後，取得這些晶片的間隔而組裝，進而形成半 導體模組的情形相比較時’能以高密度組裝而達到零件的小 型化。特別是，要進行CSP組裝時’就變得有最小的組裝面 積。又，因爲可進行依好壞圖案而將各半導體晶片11切出， 故能很有效率地製造獲有多數個半導體模組20。 本發明並非僅限於前述實施樣態’而是在本發明實質內 容的範圍內能變化實施者。例如’前述第1實施樣態之半導 體晶圓12所包含的處理器晶片lla與記憶體晶片lib ’係將所 對應的端子等藉著配線而相互地連接亦可。例如’於處理器 晶片lla與記憶體晶片lib之各別的電源端子，施加共通的電 源電壓，而對各別的計數器端子輸入共通動作計數器訊號。 將施加相同電壓的端子等或輸入相同訊號的訊號等，於形成 各半導體晶片1之際連接著，而以二個半導體晶片1連接狀態 所切出的半導體裝置，乃對於二個半導體晶片1之中的任一 方，施加電壓，或輸入共通的訊號。如此’在各半導體晶片 1之內部進行相互地配線，依此，能減少複數之半導體晶片1 與將此組裝的基板4之間的配線量，而達到能簡略化組裝製 程 然而，如何將鄰接的各半導體晶片1組合而切出’甚至 於如何要進行好壞檢查都不知，因此，如第6圖所示一般， 最好是先將鄰接之全部的半導體晶片1等所對應的端子等相 互地配線。又，其中一例者，乃說明將電源端子或計數器端 -10- 本紙乐尺度i用中國國家樣準（CNS )八4規格（210X297公釐) ! J-------1 .裝------訂 - - (請先閲讀背面之注$項再填寫本頁) A7 ____B7 五、發明说明（8) 子相互地連接的情形，而將其他端子相互地連接情形亦可。 (請先聞讀背面之注意事項再填寫本頁) 再者，前述第1實施樣態*係製造二個半導體晶片1連接 狀態的半導體裝置，進而將此組裝在基板4上而形成半導體 模組10，惟，將由二個半導體晶片1所構成的半導體裝置， 直接組裝於個人電腦的母板等亦可。 又，前述各實施樣態，係將二個不同種類的半導體晶片 1或11組合而形成半導體裝置，然而，組合比此更多（例如四 個）的不同種類的半導體晶片1或11亦可。此情形下，就不一 定要全部的半導體晶片之種類不同，而至少能組合二種類的 半導體晶片又，在組合不同種類的半導體晶片時，亦包含 組合不同種類的記憶體晶片（DRAM及快閃記憶體等）時，或相 同DRAM之位元構造等不同容量者。 【發明的效果〕】 如前所述，依據本發明，因應好壞檢查之結果而將一定之 複數個作爲一個單位的半導體晶片切分，因此在製造能以複數個 半導體晶片所構成之高密度組裝的半導體裝置時，不必因爲其中 一部分的半導體晶片爲不良品而將半導裝置整體當作不良品，而 能降低製造半導體裝置時的不良率。而且’又因能在之後的製程 能使用由複數個半導體晶片所構成的半導體裝置’所以，與之將 由單一半導體晶片所構成的半導體裝置予以複數個組合而使用之 情形比較，本發明即能簡化其後續的製程。 經濟部智慧財產局員工湞費合作社印製 【圖式之簡單說明】 *--第1圖係表示本發明第1實施樣態之半導體模組的製程 圖。 一第2圖係表示於半導體晶圓上形成半導體晶片之槪略 圖。 /售3圖係表示於半導體晶圓上形成半導體晶片之切分 -11 - 適用不國國家揉準{ CNS ) A4規格（210X297公Γ 圖。 【主要符號之對照說明】 43 66 8 3 A7 B7 五、發明説明（9) 方法的一例圖。 1第4圖係表示本發明第2實施樣態之半導體模組的製 程圖。 ，屬5圖係CSP組裝之半導體晶片的放大斷面圖。 .第6圖係表示相互連接之各半導體晶片間的連接狀態 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -12- 1、11 …… ...半導體晶片 la、11a ... ...處理器晶片 lb、lib ... ....記憶體晶片 2、12 ...... ...半導體晶圓 3 ............ ...晶片用襯墊 4 ............ ...基板 10 ........... 半導體模組 13 ........... ..配線圖案 14 ........... ..承受柱 15 ........... ..隔離金屬 16 .......... ..樹脂層 17 .......... ..焊錫球 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 經濟部智恶財產局員工消費合作社印製 A 3 66 8 3 88 1 08079 J88 C8 D8六、申請專利範園 1. 一種半導體裝置，係於半導體晶圓上形成複數不同種類的 半導體晶片之後’進行各半導體晶片的好壞檢查’因應其 好壞檢查結果而將以—定之複數個晶片爲一單位而將半導 體晶片切分用以形成半導體裝置。 2. —種半導體裝置，係對於半導體晶圓上形成複數不同種類 的半導體晶片，對於這些半導體晶片進行配線、樹脂封止、 形成端子之後’進行各半導體晶片的好壞檢查’因應其好 壞檢查結果而將以一定之複數個晶片爲一單位而將半導體 晶片切分用以形成半導體裝置◊ 3. —種半導體裝置之製造方法，具有： 第1製程，係於半導體晶圓上形成複數不同種類的半 導體晶片； 第2製程，係對於前述半導體晶圓上所形成之複數個 前述半導體晶片進行各半導體晶片的好壞檢查； 第3製程，係依據前述好壞檢查之結果，以一定的複 數個晶片爲一單位而進行切分前述半導體晶片。 4. 一種半導體裝置之製造方法，具有： 第1製程，係於半導體晶圓上形成複數不同種類 的半導體晶片； 第2製程，係對於前述半導體晶圓上所形成之複 數個前述半導體晶片進行配線、樹脂封止、形成端子： 第3製程，係使用依前述第2製程所形成的前述 端子，進行對前述半導體晶圓上所形成之複數個前述 半導體晶片之各個晶片的好壞檢査； --------- -裝----；--^訂 (诗先Μ讀背面之注意事項再填寫本頁) 本紙乐尺度適用中國囷家揉準（（：]^)八4規^格（2丨0\297公釐） 43 66 8 3 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 第4製程，係依據前述好壞檢查之結果，而將以 一定之複數個晶片爲一單位而切分前述半導體晶片。 h-------^--^裝---------訂.------4 (請先閲讀背面之注意事項再填寫本頁) 14· 本紙張尺度適用中國國家標隼（CNS ) A4規格（2丨0X297公釐）