TW434886B - Manufacturing method of stacked capacitor - Google Patents

Manufacturing method of stacked capacitor Download PDF

Info

Publication number
TW434886B
TW434886B TW088119201A TW88119201A TW434886B TW 434886 B TW434886 B TW 434886B TW 088119201 A TW088119201 A TW 088119201A TW 88119201 A TW88119201 A TW 88119201A TW 434886 B TW434886 B TW 434886B
Authority
TW
Taiwan
Prior art keywords
layer
amorphous silicon
forming
manufacturing
scope
Prior art date
Application number
TW088119201A
Other languages
English (en)
Inventor
Ji-Jin Luo
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW088119201A priority Critical patent/TW434886B/zh
Priority to US09/454,387 priority patent/US6245633B1/en
Application granted granted Critical
Publication of TW434886B publication Critical patent/TW434886B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895Local interconnects; Local pads, as exemplified by patent document EP0896365
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/964Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

Λ7 B7 5^34twf.doc/0〇8 五、發明說明(f ) 本發明是有關於一種半導體記憶體之電容器 (Capacitor)的製造方法,且特別是有關於一種動態隨機 存取目己隱體(Dynamic Random Access Memory,DRAM)之 堆疊式(Stacked)電容器的製造方法。 虽丰導體進入深次微米(Deep Sub-Micron)的製程時, 兀件的尺寸逐漸縮小,對以往的動態隨機存取記憶體結構 而言’也就是代表做爲電容器的空間愈來愈小,另一方面, 由於電腦應用軟體的逐漸龐大,因此所需的記憶體容量也 就愈來愈大,對於這種尺寸變小而記憶體容量卻需要增加 的情形’以往的動態隨機存取記憶體電容器的製造方法必 須有所改變,以符合趨勢所需。 堆疊式結構是傳統半導體電容器製造的主要方法,由 於長期的半導體電容器技術均與此相關,因此在進入深次 微米尺寸的製程時’許多相關的硏究發展一直在進行。 對堆曼式電谷器而g ’冠狀(Crown)、繪狀(Fin)、柱 狀(Cylinder)、或是延伸狀(Spread)的電容器,儘管可以 符合較高密度之動態隨機存取記憶體的需求,然而在尺寸 設計的限制下’欲純粹利用此些結構來製造容量爲二百五 十六百萬位元(Mega bit ’ Mb)之電容器,是一件相當困難 的事。 第1A至1E圖係繪不傳統雙邊(Double Sided)冠狀結 構堆疊式電容器之製造流程結構剖面示意圖。 請參照第1A圖,在一已形成有元件之基底1〇〇之表 面上依序覆蓋氧化矽層102與氮化矽層104,其中,氧化 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) t * 、 V裝------訂---------的 經濟部智慧財產局員工.消費合作社印製 5 4 3 4 twf. doc/0 08 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(>) 石夕層102係用以做爲內層間介電層(Inter Layer Dielectric, ILD),氮化矽層104則做爲電容器之雙邊冠狀結構形成時 的餓刻終止層(Etching Stop Layer)。 接著利用微影餓刻(Photo Lithography & Etching)技 術,在此氧化矽層102與氮化矽層104中定義出一接觸窗 開口(Contact Opening)106。然後,在此接觸窗開口 106 中形成摻雜之複晶Ϊ夕插塞(Doped Polysilicon Plug)107。 請參照第1B圖,接著形成一層絕緣層108覆蓋氮化 矽層104與複晶矽插塞107,然後利用微影蝕刻技術,在 此絕緣層108中定義出一開口區(Opening)llO,使複晶砂 插塞107以及部分的氮化矽層104暴露出來。 請參照第1C圖,接著在基底100上共形地(Conformal) 形成一層非晶矽層(Amorphous Silicon)112,以覆蓋開口 區 110。 請參照第1D圖,接著以絕緣層1〇8爲硏磨終止層, 將覆蓋於絕緣層1 〇 8表面之非晶砂層112去除,使剩餘之 非晶矽層l〗2a僅存在於開口區110中。 請參照第圖,接著以氮化矽層1〇4爲蝕刻終止層, 將覆蓋於氮化砂層104表面之絕緣層log去除。 此時,電容器之冠狀結構於是形成,接著在非晶矽 層表面形成半球狀多晶粒’然後再依序形成電容器介電 層以及電容器之上電極,則完成雙邊冠狀結構電容器之製 作。 然而,上述之習知所製造之電容器的結構,其儲存電 4 (請先閱讀背面之注意事項再填寫本頁) L- \裝 訂----------·" 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 434111 5434twf,doc/008 A7 B7 五、發明說明(3 ) 容値並無法符合256M或1G以上之動態隨機存取記憶體 之需要。 (請先閱讀背面之注意事項再填寫本頁) 因此本發明提供一種堆疊式電容器的製造方法,藉 由下電極結構的改變,以增加下電極的表面積,進而達到 增加儲存電容値之目的。 經濟部智慧財產局員工消費合作社印製
本發明提出一種堆疊式電容器的製造方法,此方法 係在基底上形成介電層與蝕刻終止層,並在其中形成接 觸窗插塞。接著,在蝕刻終止層上形成第一材料層並將 其圖案化,以形成具有裸露出部分蝕刻終止層與接觸窗 插塞之開口。其後,在基底上共形地形成第一非晶矽層, 然後再形成第二材料層並將其圖案化,接著化學乾式蝕 刻製程去除第一材料層表面上所覆蓋之第一非晶矽層的 —部份,使留在開口的側壁與底部之第一非晶矽形成一 冠狀非晶矽。之後,再於基底上彤成第二非晶矽層並進 行非等向性蝕刻製程以形成非晶矽間隙壁。最後,去除 第二材料層與第一材料層,並在所裸露出的冠狀非晶矽 層與非晶矽間隙壁的表面上形成選擇性半球狀多晶粒層 以形成雙邊雙重冠狀(Double Sided Double Crown)結構之 T電極,然後再形成電容介電層與上電極D 本發明透過雙邊雙重冠狀結構之下電極的形成以提供 更多下電極之表面積,達到增加記憶體元件之電容量的目 的。 . 本發明之雙邊雙重冠狀結構下電極係透過冠狀非晶矽 與非晶矽間隙壁以形成之,而本發明之冠狀非晶矽與非晶 5 本紙張瓦度適用中國國家標準(CNSM4規格(210x 297公笼) 3 488g A7 5434twf.doc/008 β7 五、發明說明(& ) 矽間隙壁之間具有良好的附著力。 本發明之方法僅需透過沉積、微影與蝕刻等典型的 製程即可以達到增加記憶元件之記憶容量之目的,由於製 程中並不需要使用價格較爲昂貴的化學機械硏磨製程, 而且製程空間(Process Window)很大,因此,是一種製程 簡易而且可以降低製造成本的一種製造方法。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉較佳實施例,並配合所附圖式,作詳細說明如下: 圖式之簡單說明: 第1A至1E圖係繪示傳統雙邊冠狀結構堆疊式電容 器之製造流程的結構剖面示意圖;以及 第2A至2H圖係繪示依據本發明之一種雙邊雙重冠 狀結構堆疊式電容器之製造流程的結構剖面示意圖。 圖式之標記說明: 100、200 :基底 102 :氧化砂層 104 :氮化矽層 106、 208 :接觸窗開口 107、 210 :接觸窗插塞 108 :絕緣層 110 :開口區 112、216、222 :非晶矽層 112a、216a :冠狀之非晶矽層 2 0 2 ··兀件區 6 (請先閱讀背面之注意事項再填寫本頁) 裝 訂---------A. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) sg 5 4 3 4 11 d o c / 0 0 8 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(γ) 204 :介電層 206 :蝕刻終止層 212、218、218a :材料層 214 :開口 220 :空隙 222a :非晶矽間隙壁 224 :雙邊雙重冠狀下電極之主體結構 226 :半球狀多晶粒 228 :雙邊雙重冠狀下電極 230 :電容介電層 232 :上電極 實施例 第2A至2H圖係繪示依據本發明之一種雙邊雙重冠 狀結構堆疊式電容器之製造流程的結構剖面示意圖。 請參照第2A圖,在所提供之基底200上形成一層介 電層204與一層蝕刻終止層206。此基底200譬如是已形 成有元件,例如是場效電晶體之半導體矽底材,在圖式中 以元件區202表示之。介電層204所使用的材料譬如是氧 化矽,以做爲內層間介電層,其形成方法譬如是使用化 學氣相沉積法。鈾刻終止層206係用以在後續的蝕刻製程 中保護介電層204,避免其遭受蝕刻破壞之用。蝕刻終止 層206之材質包括氮化矽,其形成的方法例如爲化學氣相 沉積法。 接著,請參照第2B圖,利用微影與蝕刻技術,在介 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) (請先閱讀背面之注意事項再填寫本頁) 裝 i ----1— 訂·--1!!^-〆 A7 B7 5434twf.doc/008 五、發明說明(4 ) (請先閱讀背面之注意事項再填寫本頁) 電層2〇4中與蝕刻終止層206之中定義出接觸窗開口 208,並在其中形成接觸窗插塞210。接觸窗插塞210的 形成方法譬如是先使用化學氣相沉積法,在基底200上形 成一層導電層(圖未示),以覆蓋蝕刻終止層206並塡滿接 觸窗開口 208,再以譬如是反應性離子蝕刻法,將覆蓋在 蝕刻終止層206表面之導電層去除。用以製作接觸窗插塞 210之導體層,其材料譬如是摻雜的複晶矽(Doped Polysilicon),其摻雜濃度譬如是每立方公分約略爲5E19 個磷原子。 接著,在基底200上形成一層材料層212,以覆蓋蝕 刻終止層206與接觸窗插塞210之表面。此材料層212 之材質係與蝕刻終止層206具有不同蝕刻率者,其材質 包括氧化矽,形成的方法例如是化學氣相沉積法。 請參照第2C圖,接著利用微影蝕刻技術,在材料層 212中形成開口 214,此開口 214裸露出接觸窗插塞21〇 以及蝕刻終止層206之表面,係用以架構本發明之雙邊 雙重冠狀下電極之第一個冠狀結構。 經濟部智慧財產局員工消費合作杜印製 然後,在基底200上共形地形成一層非晶矽層216 ’ 以覆蓋材料層212之表面以及開口 214之側壁與底部。 非晶矽層216的形成方法譬如是使用低壓化學氣相沉積 法,形成時所使用的溫度約略爲攝氏500度至520度。 非晶矽層216具有摻雜,其摻雜係在沉積非晶砂的過程 中以臨場摻雜(In-Situ Dpoed)的方式所賦予者。 其後,在基底200上形成另一層材料層218 ’以覆
S 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 5434twf.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(?) 蓋非晶矽層216之表面。此材料層218之材質可以是對 於材料層212具有近似蝕刻率,但對於蝕刻終止層2〇6 具有不同蝕刻率者,其材質包括氧化砂,例如是旋塗式 玻璃;或是對於材料層212具有不同蝕刻率者,其材質 例如是氮化矽’形成的法例如是化學氣相沉積法。 請參照第2D圖,接著以微影與蝕刻技術定義材料層 218之圖案’裸露出材料層212表面上所覆蓋的非晶砂 層216。定義圖案後的材料層218a係用以架構本發明之 雙邊雙重冠狀結構之下電極的第二個冠狀結構。 請參照第2E圖,其後,去除未被材料層218a所覆 蓋之非晶矽層216 ’使留下之非晶矽層216a用以製作本 發明之雙邊雙重冠狀結構之下電極的第—個冠狀結構。 去除的方法包括等向性蝕刻法,例如是化學乾式蝕刻法 (Chemical Dry Etching,CDE)。 以等向性蝕刻製程去除未被材料層218a所覆蓋之非 晶石夕層216時,即使介於材料層218a與212之間的非晶 矽層216亦被蝕刻去除,而在兩材料層212與218a之間 形成一空隙220。 接著,請參照第2F圖,在基底2〇〇上形成另—層非 晶矽層222 ’以覆蓋材料層212與材料層218a之表面, 並且塡滿兩材料層212與218a之間的空隙wo。非晶砂 層222的形成方法譬如是使用低壓化學氣相沉積法,形成 時所使用的溫度約略爲攝氏500至52()度左右。非晶砂 層222具有摻雜,其摻雜係在沉槙非晶矽的過程中Z臨 9 本紙張足度適用中國國家標準(CNS)A4規格(210 ί< 297公釐)-- (請先閱讀背面之注意事項再填寫本頁) 裝 Λ - J \ I丨訂---------綠 B7 五 經濟部智慧財產局員工消費合作社印製 434B8q ^^34twf.doc/〇〇8 發明說明(7 ) 場接雜(In-Situ Doped)的方式所賦予。 請參照第2G圖,進行非等向性蝕刻製程’蝕刻非晶 矽層222,以形成非晶矽間隙壁222a。此非等向性蝕刻 製程例如是反應性離子蝕刻法。非晶矽間隙壁222a係用 以形成本發明之雙邊雙重冠狀結構之下電極的第二個冠 狀結構,其與上述之冠狀的非晶矽層216a共同組成本發 明之雙邊雙重冠狀結構下電極之主體架構。 請參照第2H圖,去除材料層218a與材料層212以 裸露出非晶矽間隙壁222a與冠狀非晶矽層216a的表面, 此二者係用以架構本發明雙邊雙重冠狀下電極之主體結 構 224。 當材料層218a與材料層212之材質具有近似蝕刻 率’而與蝕刻終止層206具有不同蝕刻率時,可以以飽 刻終止層206爲蝕刻終點,經由一蝕刻步驟,以同時去 除材料層218a與材料層212。舉例來說,當材料餍2Ua 爲旋塗式玻璃;材料層212爲氧化矽;蝕刻終止層2〇6 爲氮化矽時,較佳的方法係以緩衝氧化蝕刻劑 Oxide Etchant ’ BOE)作爲濕式蝕刻製程之蝕刻溶液。 當材料層218a與材料層212之材質具有不同的蝕 率,而材料層2U與蝕刻終止層206具有不同蝕刻 例如材料層218a爲氮化砂;材料層212爲氧化敬了倉虫列 終止層咖爲氮化砂時,則可以先以#料層川二 利用譬如爲熱磷酸之濕式_製程先 層 浦去除,然後,再以蝕刻終止層、爲蝕娜點,= 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝-------訂- -----|_德' 〜…II〜 經濟部智慧財產局員工消費合作社印製 434880 A7 5 4 3 4 twf‘doc/008 B7 五、發明說明(cj ) 用濕式蝕刻法,例如是以緩衝氧化蝕刻劑將材料層212 去除。 請繼續參照第2H圖,接著在雙邊雙重冠狀下電極之 主體結構224的表面形成半球狀多晶粒226,以完成雙邊 雙重冠狀結構之下電極228之製作。半球狀多晶粒226的 形成方法譬如是使用矽甲烷氣體或矽乙烷氣體(Di-silane, Si2H6) ’在高真空(ΙΟ·3至ΙΟ-4 Ton:)的環境下,在下電極之 主體結構224所暴露的表面上形成半球狀多晶粒226的晶 核(Nuclei),即進行所謂的植種(Seeding)步驟。然後在超 高真空〇0_8至ΙΟ-9 Ton:)的環境下,進行熱處理,使下電 極主體結構224表面上之矽原子可以遷移至半球狀多晶粒 226之晶核處,而使晶核成長爲半球狀多晶粒226。 此時,雙邊雙重冠狀結構之下電極228於是形成。然 後再依序形成電容器之介電層230以及電容器之上電極 232,則完成雙邊雙重冠狀結構電容器之製作。介電層230 之材質例如爲氧化矽/氮化矽/氧化矽,形成的方法例如爲 化學氣相沉積法。用以製作上電極232之導體層,其材 質例如爲摻雜複晶矽,形成的方法例如爲化學氣相沉積 法。 本發明透過雙邊雙重冠狀結構之下電極的形成以提供 更多下電極之表面積,達到增加記憶元件之記憶容量的目 的。 本發明之雙邊雙重冠狀結構下電極係透過冠狀非晶矽 與非晶矽間隙壁以形成之,而且本發明之冠狀非晶矽與非 11 (請先閲讀背面之注意事項再填寫本頁) 裝--------訂·!--i-時· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 3 4 8 5434twf.doc/008 A7 B7 五、發明說明(β) 晶矽間隙壁之間具有良好的附著力。 本發明之方法僅需透過沉積、微影與蝕刻等典型的 製程即可以達到增加記憶元件之記憶容量之目的,由於製 程中並不需要使用價格較爲昂貴的化學機械硏磨製程, 而且製程空間很大,因此,是一種製程簡易而且可以降 低製造成本的一種製造方法。 雖然本發明已以一較佳實施例揭露如上,然其並非 用以限定本發明,任何熟習此技藝者,在不脫離本發明 之精神和範圍內,當可作各種之更動與潤飾,因此本發 明之保護範圍當視後附之申請專利範圍所際定者爲準。 Τ ΙΓ--Γ I I I I 1)^ ^ i I I (請先閱讀背面之注意事項再填寫本頁) νκ ϋ 訂---------疲 經濟部智慧財產局員工消費合作社印製 12 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 3 48@ 5434twf.doc/008 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1. 一種堆疊式電容器的製造方法,包括: 提供一基底; 於該基底上形成一介電層; 於該介電層上形成一終止層 於該介電層與該終止層中形成一接觸窗插塞; 於該終止層上彫成一已圖案化之第一材料層,該第一 材料層具有開口裸露出該接觸窗插塞與部分該終止層之表 面; 於該基底上共形地形成一第一非晶矽層; 於該第一非晶矽層上形成一第二材料層; 將該第二材料層圖案化; 至少去除未被該圖案化之第二材料層所覆蓋之第一非 晶矽層,以裸露出部分該第一材料層; 於該基底上形成一第二非晶矽層; 非等向性蝕刻該第二非晶矽層,以形成一非晶矽間隙 壁; 去除該第二材料層; 去除該第一材料層,以裸露出該第一非晶砂層與該非 晶矽間隙壁所架構之一下電極; 於該下電極之表面形成一電容介電層;以及 於該基底上形成一導體層以用以製作一上電極。 2. 如申請專利範圍第1項所述之堆疊式電容器的製造 方法,在形成該電容介電層之前更包括於該下電極之表面 形成一選擇性半球狀多晶粒。 (請先閱讀背面之注意事項再填寫本頁) -J裝 ----訂---------線 本?氏張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 434ii| 5434twf.doc/008 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 3. 如申請專利範圍第1項所述之堆疊式電容器的製造 方法,其中該第二材料層對於該第一材料層具有不同的餓 刻率。 4. 如申請專利範圍第1項所述之堆疊式電容器的製造 方法,其中該第二材料層與該第一材料層具有相同之蝕刻 率,但與該終止層具有不同的蝕刻率。 5. 如申請專利範圍第4項所述之堆疊式電容器的製造 方法,其中該第一材料層之材質包括氧化矽;該第二材料 層之材質包括旋塗式玻璃。 6. 如申請專利範圍第4項所述之堆疊式電容器的製造 方法,其中該去除該第一材料層與該第二材料層之步驟係 同時以一蝕刻製程執行。 7. 如申請專利範圍第1項所述之堆疊式電容器的製造 方法,其中該未被該圖案化之該第二材料層所覆蓋之該第 一非晶矽層的去除方法包括等向性蝕刻製程。 8. 如申請專利範圍第7項所述之堆疊式電容器的製造 方法,其中該等向性蝕刻製程包括化學乾式蝕刻法。 9. 如申請專利範圍第1項所述之堆疊式電容器的製造 方法,其中該非等向性蝕刻該第二非晶矽層的方法包括反 應性離子蝕刻法。 10. —種堆疊式電容器的製造方法,包括: 提供一基底; 於該基底上形成一介電層; 於該介電層上形成一蝕刻終止層 ------------.'.J裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) A8 B8 C8 D8 5434twf.doc/008 六、申請專利範圍 於該介電層與該蝕刻終止層中形成一接觸窗插塞; 於該鈾刻終止層上形成一已圖案化之氧化矽層,該氧 化矽層具有開口,裸露出該接觸窗插塞與部分該鈾刻終止 層之表面; 於該基底上共形地形成一第一非晶矽層; 於該基底上形成一旋塗式玻璃層以覆蓋該第一非晶砂 層並塡滿該開口; 將該旋塗式玻璃層圖案化,裸露出部分該第一非晶砂 層; 以等向性蝕刻製程去除所暴露之該第一非晶矽層以及 介於該旋塗式玻璃層與該氧化矽層之間之部分該第一非晶 石夕層; 於該基底上形成一第二非晶矽層; 非等向性蝕刻該第二非晶矽層,以形成一非晶矽間隙 壁; 去除該旋塗式玻璃層與該氧化矽層,以裸露出該第一 非晶矽層與該非晶矽間隙壁;· 於該第一非晶矽層與該非晶矽間隙壁的表面上形成一 選擇性半球狀多晶粒,以形成一下電極; 於該下電極之表面形成一電容介電層;以及 於該基底上形成一導體層以用以製作一上電極。 Π.如申請專利範圍第10項所述之堆疊式電容器的製 造方法,其中該旋塗式玻璃層、該氧化矽層與該蝕刻終止 層具有不同的蝕刻率。 (請先閱讀背面之注意事項再填寫本頁) 一裝--------訂---------線· '! 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) Λ〇 434§§β β8 __5434twf .doc/008_™ 六、申請專利範圍 12. 如申請專利範圍第10項所述之堆疊式電容器的製 造方法,其中該等向性蝕刻製程去除所暴露之該第一非晶 矽層以及介於該旋塗式玻璃層與該氧化矽層之間之部分該 第一非晶矽層的方法包括化學乾式蝕刻法。 13. 如申請專利範圍第10項所述之堆疊式電容器的製 造方法,其中該非等向性触刻該第二非晶砍層的方法包括 反應性離子蝕刻法。 - - ' J— ----in---裝 ------ 丨訂 -----— _ 線 · (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張义度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088119201A 1999-11-04 1999-11-04 Manufacturing method of stacked capacitor TW434886B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW088119201A TW434886B (en) 1999-11-04 1999-11-04 Manufacturing method of stacked capacitor
US09/454,387 US6245633B1 (en) 1999-11-04 1999-12-03 Fabrication method for a double-side double-crown stacked capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW088119201A TW434886B (en) 1999-11-04 1999-11-04 Manufacturing method of stacked capacitor

Publications (1)

Publication Number Publication Date
TW434886B true TW434886B (en) 2001-05-16

Family

ID=21642886

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088119201A TW434886B (en) 1999-11-04 1999-11-04 Manufacturing method of stacked capacitor

Country Status (2)

Country Link
US (1) US6245633B1 (zh)
TW (1) TW434886B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870210B2 (en) 2002-08-22 2005-03-22 Micron Technology, Inc. Dual-sided capacitor
KR100472035B1 (ko) * 2002-12-18 2005-03-10 동부아남반도체 주식회사 반도체 소자의 제조 방법
TWI297931B (en) * 2006-01-11 2008-06-11 Ind Tech Res Inst Cylindrical capacitor and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2910422B2 (ja) * 1992-07-02 1999-06-23 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US6245633B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
US7179706B2 (en) Permeable capacitor electrode
TW425701B (en) Manufacturing method of stack-type capacitor
TW311239B (zh)
TW323405B (zh)
TW508758B (en) Manufacturing method of deep trench capacitor
TW434892B (en) Method for fabricating a DRAM cell capacitor
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
TW584957B (en) Semiconductor integrated circuit and the manufacturing method thereof
TW434886B (en) Manufacturing method of stacked capacitor
TW383500B (en) Manufacturing method for lower electrode of capacitor using hemisphere grain polysilicon
TW448565B (en) Structure and manufacture method for window-frame type capacitor
TW427015B (en) Structure and manufacturing method of stacked-type capacitors
TW541667B (en) Crown-type capacitor of high-density DRAM
TWI336932B (en) Semiconductor device and fabrication method thereof
TW432699B (en) A method for fabricating a DRAM cell capacitor
TW407372B (en) The manufacture method of cylindrical capacitor
TW439268B (en) Dynamic random access memory structure having vertical transistor and its fabricating method
KR20000044884A (ko) 반도체 소자의 캐패시터 형성 방법
TW441102B (en) Fabricating method of capacitor for dynamic random access memory
TW383495B (en) Manufacturing method for DRAM capacitor
TW379445B (en) Method of manufacturing capacitors for DRAMs
TW321787B (en) Production method of DRAM capacitor
TW311258B (en) Manufacturing method of stack capacitor of dynamic random access memory
TW417291B (en) Manufacture method of crown-type DRAM capacitor
TW388987B (en) Method for forming a DRAM capacitor

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent