TW432711B - Fabrication method of semiconductor inductive element - Google Patents
Fabrication method of semiconductor inductive element Download PDFInfo
- Publication number
- TW432711B TW432711B TW88121977A TW88121977A TW432711B TW 432711 B TW432711 B TW 432711B TW 88121977 A TW88121977 A TW 88121977A TW 88121977 A TW88121977 A TW 88121977A TW 432711 B TW432711 B TW 432711B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- layer
- metal
- inductive element
- dielectric layer
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
五、發明說明¢1) 本發明係有關於一種半導體之製造方法， 一種半導體電感元件之製作方法。 'J j ^ 圖1A至1E顯示了一傳統半導體電感元件之製程。 首先，如圖1A所示，一基底1〇，已具有―:屬層 1 0 1 ’其係做為金屬内連線層之用，可為鋼、辞或其8入 金。 如圖1B所不，在基底10上形成一介電層2〇，該 可由氧化矽或氮化矽所構成。 、 5 對介電層2 0進 如圖1 C所示’利用適當之光阻及光罩， 行钱刻而在介電層2〇中形成介層窗}1丨及}|2 如圖1D所示，在介層窗…及旧中填入金屬層3〇，做 插塞之用’其可為鎢或鋁。 ' 最後，如圖1Ε所示，；t義一電感元件區[ + 層20及插塞30上再形成一金屬層4〇 ;同時形亚入在H 將電感元件區L·内之金屬層4〇與内連線層姓 + "電層〇 因此 然而，依上述製程所完成之電感元7,::僅 一層金屬層f作，其電感特性不好’品質因子值較小。 製作方法’能夠使完成之電感元件之 本發明之-目的即在提供一半導體電=件之 電感元件損失較小 品質因子值較佳。 —本發明提供—種半導體電感元件之製造方法，用以同 步完成積體電路中之多層金屬内連線結構及電感元件，包 括以了 =驟。首先，提供一基底，表面具有一第一金屬 層’该第一金屬層被一第一介電層分割為一内連線區及一
五、發明說明（2) 電感元件區，並在該基底上形成一第二介電層。對該第二 介電層進行蝕刻，直至該電感元件區内之第一金屬層露 出，並在該内連線區之第一金屬層上方形成至少一介層 窗。在該介層窗、該電感元件區内之第一金屬層上方及該 第一介電層表面沉積一第二金屬層。最後，形成一第三介 電層而將該電感元件區及該内連線區内之第二金屬層隔 離。 由於在本發明之半導體電感元件之製作方法中，使周 了兩層金屬層製作電感元件，並且可以在僅額外增加一定 義電感元件區之光罩下達成，所以不但使完成之電感元件 之Q值得以增加，也能夠與金屬内連線層之製程整合。 為讓本發明之上述目的、特徵及優點能更明顯易懂， 下文特舉較佳實施例，並配合所附圖式，作詳細說明如 下。 圖式簡單說明 圖1A至1E顯示了一傳統半導體電感元件之製程； 圖2A至2E顯示了本發明之半導體電感元件之製程。 符號說明
五、發明說明（3) 500〜介電層； I〜内連線區； L ~電感元件區 HI、H2~介層窗 實施例 圖2A至2E顯示了本發3月 了簡便起見，圖2與圖1有部 號。 之半導體電感元件之製 份相同之元件使用相@ 之符 為 首先’如圖2A所示，—基底1〇〇，已定義 區I:-電感元件區L，且具有一金屬層_ :連線 二電感元件區L之金屬層1〇〇1隔離之介電層=區 〇可為銅、铭或其合金，而 】 金屬層 化矽所構成。 气七矽驭氮
Λ丨小，牡暴底100 J 層可由氧化矽或氮化矽所構成 、如圖2C所不’利用額外適當之光阻及光罩，對介電層 —〇進行蝕刻而使電感元件區L中之金屬層丨〇 〇丨露出，形成 凹洞Η3。另外亦與傳統製程相同地在介電層2 〇 〇中形成 介層窗Η1及Η2。 ^ 如圖2D所示，在介層窗Η1及Η2中填入金屬層300，同 時也填滿電感元件區L中之金屬層100丨上之凹洞H3 s介層 窗Hi及H2中之金屬層3 0 0係做為插塞之用，其可為鎢或 鋁。 最後，如圖2E所示，在介電層2 0 0及金屬層30 0上再形
第7頁 五、發明說明（4) 成一金屬層4 0 0，同時形成一介電層5 0 0將電感元件區L與 内連線區I内之金屬層4 0 0隔離。 因此，本發明所提供之半導體電感元件之製造方法， 使用了兩層之金屬層製作電感元件，使Q值增加、特性變 好。同時，由於在其製造過程中僅較傳統製程額外使用一 光罩，所以能夠與多重金屬内連線之製程整合，使其更具 實用性。 本發明雖已以較佳實施例揭露如上，但其並非用以限 制本發明。任何熟悉此技藝者，在不脫離本發明之精神和 範圍内，當可做些許之更動與潤飾。因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。
Claims (1)
- 六、申請專利範圍 1, 一種半導體電感元件之製造方法，闬以同步_完成積 | 體電路中之多層金屬内連線結構及電感元件，包括以下步I ί 驟： 提供一基底，表面具有一第一金屬層，該第一金屬層 被一第一介電層分割為一内連線區及一電感元件區，並在 該基底上形成一第二介電層； 對該第二介電層進行触刻，直至該電感元件區内之第 —金屬層露出，並在該内連線區之第一金屬層上方形成至 | 少一介層窗； | 在該介層窗、該電感元件區内之第一金屬層上填入一 i 第二金屬層； 在該第二金屬層及該第二介電層上形成一第三金屬層 及一第三介電層，該第三介電層將該内連線區及該電感元 件區内之第三金屬層隔離。 2，如申請專利範圍第1項所述之方法，其中該第一、 第二、第三金屬層係由銅構成。 3. 如申請專利範圍第1項所述之方法，其中該第一、 弟一、弟二金屬層係由結構成。 4. 如申請專利範圍第1項所述之方法，其中該第二金 屬層係由鎢所構成。 5. 如申請專利範圍第1項所述之方法，其中該第一、 第二、第三介電層係由氧化矽所構成。 6. 如申請專利範圍第1項所述之方法，其中該第一、 第二、第三介電層係由氮化矽所構成。第9頁
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW88121977A TW432711B (en) | 1999-12-15 | 1999-12-15 | Fabrication method of semiconductor inductive element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW88121977A TW432711B (en) | 1999-12-15 | 1999-12-15 | Fabrication method of semiconductor inductive element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW432711B true TW432711B (en) | 2001-05-01 |
Family
ID=21643388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW88121977A TW432711B (en) | 1999-12-15 | 1999-12-15 | Fabrication method of semiconductor inductive element |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW432711B (zh) |
-
1999
- 1999-12-15 TW TW88121977A patent/TW432711B/zh not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW426980B (en) | Wire bonding to copper | |
| JP2009524257A (ja) | 太いワイヤ構造およびそれを形成するためのデュアル・ダマシン方法（太いワイヤ構造を形成するためのデュアル・ダマシン・プロセス） | |
| TW502423B (en) | A process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit | |
| JP2004282081A (ja) | 二重ダマシン構造への薄膜レジスターの集積方法 | |
| TW531805B (en) | Semiconductor device manufacturing method of forming an etching stopper film on a diffusion prevention film at a higher temperature | |
| TW498523B (en) | A process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit | |
| US11158536B2 (en) | Patterning line cuts before line patterning using sacrificial fill material | |
| TW432711B (en) | Fabrication method of semiconductor inductive element | |
| TW200415797A (en) | Capacitor in an interconnect system and method of manufacturing thereof | |
| JPH10335456A (ja) | 集積回路の製造方法 | |
| US6756299B2 (en) | Process for fabricating a semiconductor device | |
| TW409356B (en) | Manufacture method of inner connects | |
| JP2000260864A (ja) | 半導体装置及びその製造方法 | |
| TW522479B (en) | Method of forming dual-damascene | |
| KR100358570B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| TW462104B (en) | Manufacturing method for integrating the copper wire and capacitor device | |
| KR20040057517A (ko) | 듀얼 다마신 패턴 형성 방법 | |
| JP2004273600A (ja) | 半導体装置の製造方法 | |
| KR0146206B1 (ko) | 반도체 장치용 금속 배선 및 그 제조방법 | |
| TW415032B (en) | Dual damascene process | |
| JP3778508B2 (ja) | 集積回路の製造方法 | |
| JP2010087202A (ja) | 半導体装置の製造方法 | |
| TW442913B (en) | Side wall aluminum fluorite self-protection process | |
| JP3583093B2 (ja) | 半導体装置の製造方法 | |
| US20060199369A1 (en) | Ribs for line collapse prevention in damascene structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |