TW432634B - A semiconductor on insulator (SOI) transistor with a halo implant - Google Patents

A semiconductor on insulator (SOI) transistor with a halo implant Download PDF

Info

Publication number
TW432634B
TW432634B TW086103329A TW86103329A TW432634B TW 432634 B TW432634 B TW 432634B TW 086103329 A TW086103329 A TW 086103329A TW 86103329 A TW86103329 A TW 86103329A TW 432634 B TW432634 B TW 432634B
Authority
TW
Taiwan
Prior art keywords
site
dopant
source
emitter
patent application
Prior art date
Application number
TW086103329A
Other languages
English (en)
Inventor
Yin Hu
Jarvis B Jacobs
Theodore W Houston
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW432634B publication Critical patent/TW432634B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

* *4326 3 4 a； ----- --B7 —_ i、發明說明（/ ) 發明之領域 本發明係關於半導體電晶體裝置，尤指絕緣體上半導體電 晶體裝置。 發'明之背景 铯緣體上半導體（semiconductor on insulator,略稱 SOI)技術在積體電路領域日益重要。s〇I技術處理在一層 絶緣體材料形成電晶體，其覆蓋一基片上之絶緣層。 結構之一種常見實施例爲一覆蓋一層二氧化發之發單晶層 。先前技藝絶緣體上半導體（SOI )電晶趙包括一覆蓋絶 緣層之半導體台面。半導體台面在—端有一源極部位及在 其另一端有一汲極部位。一體部位，體節點或溝道配置在 源極與汲極部位之間。源極及汲極郜位爲相同導電型並爲 與體部位相反導電型β例如，源極及汲極部位爲n型材料 ，而體部位爲P型材料。請予瞭解，此等類型材料可予以 顚倒，以致源極及汲極部位爲p型材料而體節點爲n型材 料。源極及汲極部位爲相對高摻雜物濃度水準，而體部位 爲相對低摻雜物濃度水準〇 絶緣體上半導體電晶體可用於很多半導體裝置應用例 經濟部智慧財產局員工消費合作社印製 如，記憶裝置，微處理器，控制器，及邏輯陣列。考慮絶 緣體上半導體電晶體供用於一種應用時，特定應用可能需 要不同之電晶體。有些電晶體可能需要長溝道，而其他電 晶體則需要短溝道。溝道長度也將會由於過程變化而有某 些變動。重要的是有長及短溝道電晶體，在裝置尺寸減少 時，其彼此有一致之界限電壓。也重要的是在裝置尺寸減 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14 326 3 4 A7 B7 經濟部智慧財產局員工消費合作社印製 吞、發明說明（^ ) 少時，在長及短溝道電晶體儘量減少浮動體之不同效應。 先前技藝絶緣體上料料㈣在長及短料裝置之間 呈現廣泛故變之界限電壓特桂及浮動閉效應。短港道長度 減’少低於約0.3微米時，這尤其正確。 發明之概述 · 此等及其他❹㈣，H絶緣體上半導體電晶體予以解 決，其包括一形成在絶緣體屠上之半辱體台面。一第—導 電型之源極及没極部位形成在半導禮合面上。一第二導電 型並爲第-轉物水準之體（或溝道）部位在半導體台面位 ㈣極與祕部位之間。第二導電型之環狀植入物部位分 别置於源極及没極部位與體部位之間”裒狀植入物材料之 摻雜物水準實際等於或大於第一摻备物水準。 附圖之簡要説明 請參照附圖參閲下列詳細説明，可更佳瞭解本發明，在 附圖中： 圖ia-lu示一積體電路製成爲絶緣體上半導體電晶體之 一連串剖面圖； 圖2示一絶緣體上半導體電晶體與電壓源互相連接，以 供操作該電晶體。 圖3示一絶緣體上半導體電晶體之搡作特性曲線； 圖4示一有環狀植入物之絶緣體上半導體電晶體，三不 同源極至汲極電壓之界限電壓（Vt )對溝道長度（L)之散布 曲線圖； 圖5示一無環狀植入物之絶緣體上半導體電晶體，三不 本纸張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） — n * 1 .^1 .1 I E I I (請先間讀背面之注意事項再填寫本頁) A7 B7 i4 3 2 6 3 ^ 31、發明說明（3 ) 同源極至汲極電壓之界限電壓（Vt )對溝道長度（L)之散布 曲線圖； 圖6示一有環狀植入物之絶緣體上半導體電晶體，三不 同’源極至汲極電壓之次界限斜率對溝道長度（L)之散布曲 線圖； 圖7示一有環狀植入物之絶緣體上半導體電晶體，三不 同源極至汲極電壓之次界限斜率之散布曲線圖； 圖8 —絶緣趙上半導體電晶體之另一操作特性曲線 圖9a-9u示一積體電路製成爲另一絶緣體上體雷^ 圖Η)示另-輯體上半導體電晶體與轉供給源 接，以供操作該電晶體。 ' 連 圖lla-llk示一積體電路製成爲另— 卞 晶體之-連串剖面圖； 、緣體上丰導體電 圖U示一絶緣體上半導體電晶體與 供操作該電晶體。 4源互相連接，以 = 13a-13k示—賴電路製成爲又— 明體爻一連串剖面圖； ％媸上半導體電 圖14示一絶緣體上半導體電晶體與 供搡作該電晶體。 ㈣電壓源互相連接，νχ 詳細説明 現請參照圖lat圖示—供制谇 置之起始材料30。半導體基片3；有體電晶禮裝 。基片32可例如切。也作爲—例體層34置於其上 耳丨，二氧化矽或藍寶 (CNS)A4 ---------1 I I * I I I I I t I ^---------^ (請先閱讀背面之注意事項再填寫本頁) .%濟部智慧財產局員工消費合作社印製 x 297公釐〉 Γ 匾4 326 3 4 Δ7 Α7 _____Β7 旱、發明說明（牛） 石可供絶緣體34使用。絶緣體34可包含很多電介質層。在 絶緣體34上面，置放一層可爲矽之半導體，並形成爲一台 面。半導體台面36爲單晶體。製造絶緣體34上台面半導體 材料36有去干已知方法。隨後之圖ib-lu示製造恥sfeT電 晶體裝置之例證性過程。此例證性過程示爲一實例，但並 不視爲所可使用之唯一製造方法。 ’ 在圏lb中，圖示在裝置之所有頂部成長或沉積絶緣體38 步驟後，該裝置之剖面。絶緣體38可爲二氧化石夕。 随後，如圖lc中所示，绝緣體38予以整體向後蝕刻以 使半導體台面36之頂面露出。其餘絶緣體38及層34使半導 體36之台面與其他電路元件隔離，以防止在該裝置與任何 其他裝置間之串擾。有其他已知方‘供成形隔離之台面部 位，例如使用LOCOS .〇 如圖id中所示，使裝置之頂部暴露至植入物操作，以供 確定半導體台面上之摻雜物水準。在本實例，p型摻雜物 用以開始造成η溝道M0SFET電晶體。適當p型摻雜物材料 之實例爲硼，鎵，及銦。摻雜物之量予以控制，以便在溝 道部位所產生之摻雜物濃度爲相對低。低濃度水準以符號 P-表示，並大致爲在10W/立方厘米至1〇18/立方厘米之範 經濟部智慧財產局員工消費合作社印製 ------------t--------訂- (請先閲讀背面之注意事項再填寫本頁) 圍。在台面36確定摻雜物水準後，台面之頂部被絶緣髀所 覆蓋。 現請參照圖le,圖示在整體形成—層絶緣4〇之後，該裝 置之剖面。此絶緣層4〇將會作用如閘绝緣體。在隨後諸圖 ，在絶緣部位38上面之絶緣層4〇之部分將會合併在一起爲 本紙在尺度適用中(CNS)A4規格（210 x 297公爱） Γ'14 32 6 3 4 吞、發明說明（5 > 部位38。 在圖If中，@示在整料g—層 ;Γ。此賴科42將形成爲所製造二=: 並作朗 ，=ih.II：：：：：：-— 圖ΐπ在除去純抗㈣罩幕後之該裝置。 圖υ例示-隨錢減—輕雜軌極（丨ighuy 祕β)構造之任選步驟。通過㈣體層40植入η 型捧雜物，例如砰或含碎。所產生之低濃度水準掺雜物在 圖Ij中^號ϋ並大致在】QI4/立方厘米至_/立 方！米之範固ο因此所製造之裝置現在有—源極部位/ 2==^_位52,其全部均有其各别低濃 消 費 合 作 社 印 製 如圖Ik中所示，隨後爲另一植入物。此植入物爲—種環 狀植入物。摻雜物爲p型摻雜物其予以植入以產生以符 號p所標示之中間濃度水準。此中間濃度水準爲在1〇14/ 立万厘米至1019 /立方厘米之範圍。供環狀植入物之摻雜 物材料予以選擇爲較之存在於源極及汲極部位48及52之η 型摻雜物材料更具擴散性。例如’環狀植入類可爲有砷作 爲η型摻雜物之硼。一般爲，成批處理使用若干磷形成η 型源極及汲拯部位，以減少接合點泄漏。此並非S〇i裝置 本紙張尺度適用中固因家標準（CNS)A4規格⑽x挪公策） 經濟部智慧財產局員工消費合作社印製 Γ 匯4326 3 4 A7 _ B7 五、發明說明u ) 之限制。環狀植入物材料予以植入至源極及汲極部位48及 52後，隨後之製造步驟，諸如退火，導致環狀摻雜物向溝 道部位50擴散。代表性退火可大致爲在7〇(Tc至1000·ς之 範圍，幾秒至嘰小時。因此環狀摻雜物形成圖Ik中所示，之 環狀植入物部位54及56。替代性過程喝序可用以形成環狀 部位，包括使用角形植入物或使用閘側壁間隔物步驟。對 於有些此等順序，環狀植入物類和源極-汲極植入物類之 相對擴散性係不受限制。請予察知，環狀植入物部位54及 56分别使源極及汲極部位48及52與溝道部位完全分開。 在圖1丨中，一絶緣層58，諸如氧化物或氮化物，例如形 成在裝置之頂部。 圖示在絶緣層予以向後蝕刻，自下側壁間隔構造62及 64後之該裝置。 隨後，如圖In中所示，見有另一植入物β此植入物將形 成源極及设極接合點。植入η型慘雜物，以造成η+水準之 摻雜物濃度。 11+濃度水準指示濃度大致等於或大於1〇2〇/立方厘米。 分别所產生之源極及没極接合點66及68，爲在η+濃度水準 之η型導電性。 圖1〇示一絶緣體層7〇置於整個裝置之頂部。 在圖lp中，圖示光敏抗蝕劑材料72作成圖案，以在絶緣 層形成接觸孔。 如圖lq中所示，絶緣體予以蚀刻，通過光敏抗蚀劍罩幕 ，向下至閘46，源極接合點66，及汲極接合點68之頂面。 本紙張尺度適用令國國家標準（CNS)A4規格（210 297公釐） I n a-i· n I a^i I 1 n Bt I {請先閱讀背面之注意事項再填寫本頁) 3^^ A7 -------—. i、發明說明（7 ) 因此形成閘，源極及汲極接觸孔74, 76,及78。 在圖lr中，圖示在除去光敏抗蝕劑掩蓋材料後，在製造 中之MOSFET電晶體。 屬Is示在一層導體80置於裝置之整個頂面後，該裝置之 剖面。此導體80塡滿閘，源極，及汲極接觸孔，並且與閉 46,源極接合點66,及汲極接合點68作成接觸。 在圖It中，圖示置於導體80上並作成圖案，以形成字線 (閘），位元線（源極），及儲存節點（汲極）速接之光敏抗蚀 劑材料84。 圖lu示在光敏抗蝕劑罩幕外面蝕刻掉導體80後，在製造 中之MOSFET電晶體。留有單獨之連接至閘46,源極接合點 66，及汲極接合點68。一經除去光敎抗蝕劑材料84，便可 在隨後之製造步驟將單獨之連接86，87,及88連接至積體 電路之其他元件。雖然圖1中所例示之例證性電晶體爲對 稱，但過程可予以修改爲造成非對稱環狀，例如環狀植入 物可僅在源極侧予以掩蓋。 現請參照圖2，圖示完全之MOSFET電晶體1〇〇與偏愿源 極互相連接以供搡作。源極接合點66連接至參考電壓諸 如地電平，汲極接合點連接至汲極供給電壓Vdd，以及閘 連接至閘電壓Vg。 在操作時，如圖3中所示，溝道電流1對閘至源極電壓 Vg之特徵大致與其他M0SFET電晶體相似。供裝置之界限電 壓爲汲極供給電壓Ydd大小之函數，如單獨之傾斜曲線1〇2 所示。就每一操作狀沉而言，界限電壓爲靠近在水平轴線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) "裝--------訂---------产！ 經濟部智慧財產局員工消費合作社印製 T 14326 3 4 翠、發明說明（5 ) 之各别曲線彎曲處。 圖4示以環狀植入物製成之M0SFET電晶體所獲致之各種 不同汲極至源極電壓，其界限電壓之散布曲線圖。請予察 知，供短溝道電晶體之曲線104少於0.4微米2.5伏特，界限 電壓V t保持固·定靠近0*2伏特。界限電壓V不隨減少溝道 長度L而降低或減少。 在0.1伏特及〇.〇5伏特之較低汲極至源極電壓，界限電 歷V t，也不隨減少溝道長度而降低或減少β事實上，溝 道長度變成很短，低於〇.3微米時，界限電壓略微升高。 環狀植入物可如植入物狀沉及隨後之熱循環所決定，控制 自長溝道界限電壓之偏差。環狀植入物可予選擇爲使Y t 之溝道長度對所討論之溝道長度及供給電壓範園之依存性 爲最小。 在右手垂直轴線，有相對長溝道裝置之曲線106。長溝 道裝置之此等曲線係在示爲在中心群集，供短溝道裝置之 相似操作狀沉之下。請予察知，長溝道裝置及短溝道裝置 之界限電壓Vt，其每组操作狀沉爲接近相似。 對照於先前所述具有環狀植入物之M0SFET電晶體，無環 狀植入物之先前技藝裝置之性能鎮爲不同。 在圖5中，爲先前技藝絶緣體上半導體M0SFET電晶體在 與圖4中所示狀況相似之操作狀沉下之界限電壓之散布曲 線圖。請予察知，長溝道裝置110之界限電壓爲相對高。 溝道長度短至約爲〇.3微米之裝置，界限電壓保持相對高 。愈來愈短之溝道長度，其曲線圖顯示界限電壓隨減少溝 ^紙^尺度適“關家標準(CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 .. 經濟部智慧財產局員工消費合作社印製 A7 ^43263^ -----—---------B7_ 乓、發明說明（” 道長度而快速減少。該趨勢隨很短之溝道長度繼績時，先 前技藝絶緣體上半導體MOSFET電晶體便無法予以適當控制 供實際使用。 ，圖6示以環狀植入物製成之M〇SFET電晶體，其次界限斜 率之散布曲線圓。請予察知，溝道少於0.4微米之短溝道 電晶體之曲線122,低汲極偏壓（0·05ν_0 lv)與高汲極偏 壓（2·5ν)間之次界限斜率之差異在此設計约少於2〇 mv/ decade 〇 圖7示一不具環狀植入物之先前技藝M〇SFET，其次界限 斜率之散布曲線圖。請予察知，曲線132爲少於0.4微米之 短溝道電晶體，在低汲極偏恩（〇 〇5-〇 ιν)與高没極偏壓 (2,5伏特）之間，次界限斜率之差異爲遠大於具環狀植入 物之例證性M0SFET電晶體。對於不具環狀植入物之m〇SFET 峻时體，次界限斜率之差異平均爲35 mv/decade。此爲浮 動體效應之明白指示。隨後在圖8中例示浮動體敢應。 圖8示如圖2中所示具環狀植入物之裝置，其對數溝道 電流記綠（I)對閘至源極電壓特徵之關係。因爲環狀植.入 物，浮動體效應減少，並且次界限斜率隨低及高汲極偏壓 保持相當固定，如曲線140所示。無環狀植入物，浮動體效 應顚著，並且SOI M0SFET裝置之次界限斜率隨汲極偏壓之 增加而快速減少，如在圖8之曲線142所例示。 圖9a-9u例示供製造具環狀植入物之絶緣體上P溝道半 導體M0SFET電晶體之例證性順序步驟。製造步騍係與n溝 道電晶體之製造步驟相似，如關於圖la-lu所説明。摻雜 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 I -裝-----------------β (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ΓΡ43263 4 A7 B7 五、、發明說明（/p > 材料必須選擇爲計及裝置之各部位之不同極性。圖9a-9u 中清楚π諸部位之極性。此諸圖各與一在圖U_lu中具有 相同字母標示之相似圖相關。 在互補金屬氧化物半導體（CMOS)處理過程，可使環狀植 入物之使用及規範獨立供n溝道及p溝道電晶體。相同導 電型而有不同或無環狀規範之電晶體也可予以整合。 圖10示P溝道絶緣體上半導體M0SFET電晶體爲供操作而 與偏壓源極互相連接。源極接合點166與地連接。閘146連 接至閘電壓-Vg,並且汲極接合點168連接至供給電壓-Vdd 。供任一组操作狀沉之界限電壓v t對長溝道及短溝道電 晶體爲相對一致。 除了製造先前所説明之絶緣體上半導體M〇SFET電晶體裝 置外，相似之製造過程可用以製造有利之绝緣體上半導體 雙極電晶體。現將説明此等雙極電晶體裝置及製造過程。 此等裝置及製造過程係予提出作爲實例，但吾人認爲，主 他處理順序可產生相同結果。 現請參照圖11a，圖示一供製造絶緣體上半導體NpN雙極 電晶體装置之起始材料。半導體基片232有一層絶緣體234 置於其上。基片232可例如爲砂。也作爲—項實例，可使用 二氧化矽或藍寶石供絶緣體234。在絶緣體234上面，置一 層半導體（其可爲石夕），並形成爲一台面。半導體台面23 6 爲一單晶體。如前所述，有若干已知方法製造絶緣體234 上之台面半導體材料236。 如圖11a中所示，使裝置之頂部暴露至植入物搡作，以 -12 - 本紙張夂度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------ife、 經濟郤智慧財產局員工消費合作社印製 r432634 五、發明說明（// ) 供確定半導體台面上之接雜物水準Ο在本實例，P型掺雜 物用以開始造成供NPN雙極電晶體之P型基極部位。適當 P型摻雜物材料之實例爲硼，鎵，及麴《摻雜物之量予以 控·制爲致使溝道部位上所產生之摻雜物濃度爲相對低。低 濃度水準概括以符號p-表示，並爲在10丨4 /立方厘米至10is /立方厘朱之範圍〇在台面36確定摻雜物水準之後，台面 之頂部手以覆蓋絶緣體。 在圖lib中，圖示在裝置所有頂部成長或沉積絶緣體238 步驟後，該裝置之剖面〇绝緣體238可爲二氧化矽。隨後， 絶緣體整體予以向後蝕刻，以使半導體台面236之頂面露 出。其餘絶緣體238及層234使絶緣體材料236之台面與其 他電路元件隔離，以防止在該裝置與任何其他裝置間之串 擾。在隨後諸圖，覆蓋絶緣部位238之絶緣層240之部份將 合併在一起爲部位238。 圖11c示在光敏抗蝕劑材料244沉積在裝置之頂部，龙且 作成圖案至罩幕，以供形成射極及集極部位後之該裝： %。 圖lid例示作成射極及集極部位植入物266及268之步 驟。η型摻雜物，例如，砷或磷，予以植入通過絶緣體層 240。所產生之高濃度水準之摻雜物在圖lid中以符號η+標 示，並且大致在等於或大於102〇/立方厘朱之範圍。囡此 所製造之裝置現在有一射極部位266，一基極部位250,及 一集極部位268。射極及集極部位266及268具有高濃 度之η型摻雜物，並且基極部位250具有低濃度之Ρ型摻 本紙張尺度適用中國囷家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝 tr· 經濟部智慧財產局員工消費合作杜印製 經濟部智慧財產局員工消費合作社印製 广露432634 a7 B7 ------- 五、發明說明（α ) 雜物。 如圖lid中進一步所承，隨後爲另一植入物。此植入物 爲環狀植入物。摻雜物爲P型摻雜物，其予以植入爲產生 符.號P所標示-之中間濃度水準。此中問濃度水準爲在1014 /立方厘朱至l〇i/立方厘米之範圍》供環狀植入物之捧雜 物材料予以選擇為較之存在於射極及集極部位266及268 上之η型掺雜物材料更具擴散性。可代之爲使用角植入物 或很多間隔物台暗以形成環狀。環狀楂入物材料予以植入 至射極及集極部位266及268後，隨後之製造步驟，諸如 退火，導致環狀捧雜物向基極部位250擴散。因此環狀接 雜物形成圖lid中所示之環狀植入物部位254及256。請予 察知，環狀植入物部位254及256使射極及集極部位266 及268分别與基極部位250完全分開c植入物完成後除去 光敏抗蝕劑罩幕244。 在圖lie中，在裝置頂部形成一氧化物絶緣廣258。 圖Ilf示一層光敏抗蝕劑材料270置於整個裝置之頂部。 在圖llg中，圖示光敏抗蝕劑材料27〇作成圖案，以形成 氧化物層上之接觸孔。 如圖llh中所示，氧化物予以蝕刻通過光敏抗蝕劑罩幕， 向下至射極部位266 ’基極部位250，及集極部位266之 頂面。因此形成射極’基極及集極接觸孔274，276,及 278。 在圖111中，示在除去光敏抗蝕劑罩幕材料，並將—層 導體280置於裝置之整個頂面後；在製造中之NPN雙極電晶 本紙張尺度適财關家標準（CNS)A4 — χ 297公‘ <請先閱讀背面之注意事項再填寫本頁) 裝 -_r ΓΙ4326 3 4 A7 B7 乓、發明說明（/3 ) 體。此導體280填滿射極，基極，及集極接觸孔，並與 射極部位266,基極部位250，及集極部位268作成接觸β 在圖11 j中，圖示置於導體80上，並作成圖案以形成射 極，基極，及集極連接之光敏抗蝕劑材料284。 閱 圖Ilk示在光敏抗蚀劑罩幕外面蝕刻除掉導體別後，在 製造中之NPN雙極電晶體。留下單獨之連接至射極部位266 ，基極部位250，及集極部位268。一經除去光敏抗蝕劑 材料284，單獨之連接286，287,及288可在隨後之製造步 驟連接至積體電路‘之其他元件。 圖11a-Ilk例示製造具有環狀植入物之絶緣體上半導體 NPN雙極電晶體之步驟順序。製造步驟存與關於於圖U_lu 所説明之η-溝道M0SFET電晶體之製造步驟相似。摻雜材科 必須計及裝置之各部位之不同極性予以選擇。 圖Ilk示絶緣體上ΝΡΝ半導體雙極電晶體200之剖面。請 予察知，圖11之元件，或零件，係以二百而具有圖 中所使用相同十位及個位數之數字予以標示。因此，圖Ua -Ilk之製造過程產生ΝΡΝ電晶體200。η型射極部位266藉 Ρ型基極部位250與η型集極部位268分開。一導電射極 電極286與射極接觸部位266直接接觸。導電基極電極287 與基極部位250直接接觸。集極電極288與集極部位 268直接接觸。環狀植入物254及256分別使射辑展集極 部位266及268與基極部位250完全分開。 如圖12中所示，絶緣體上半導體ΝΡΝ電晶體2〇〇予以偏恩 以供操作，與其他ΝΡΝ雙極電晶體相似。例如，射極接觸 -15 - 言紙条乂度通用中關家標準（CNS〉A4規格⑵Qx297公爱· A7 R432634 年、發明說明（/4 ) 部位266予以連接至地電位，基缸接觸部位250予以連接至 基極輸入電壓Vde，以及集極接觸部位268予以連接至集 極偏壓供給電壓Vce。 -圖13-I3k例示製造具有環狀植入物之絶緣體上pNp半導 體雙極電晶體之步驟順序。製造步驟係與NPN雙極電晶體 之製造步驟相似，如關於圖lla-llk所説明。挣雜衬料必 須计及裝置之各部位之不同極性予以選擇。圖中 清楚示諸部位之極性。此諸圖各與圖11a-〗lk中具有相同 字母標示之相似圖相關。 在圖13中，圖示絶緣體上PNP半導體雙極電晶體3〇〇之剖 面。在PNP免晶體300, P型射極部位366藉η型基極部位 350與严型集極部位368分開。一導電射極電極昶6與^ 極接觸部仨366直接接觸。一導電基極電極387與基極部位 350直接接觸。一集極電極388與集極接觸部位邡8直 接接觸。環狀植入物354及356分別使射極及集極部位 366及368與基極部位350完全分開。 如圖14中所不，絶緣體上半導體ΡΝρ電晶體予以偏壓 :供=:’與其他ΡΝΡ雙極電晶體相似。例如，射極接觸 ΓΓν 地，隸制雜35〜Χ連齡基極輸入 :::以及集極接觸部位368予以連接至集極偏壓供 射；/4中所nSQi上雙極電晶體之基極愈來愈短時 此在操作電壓穿孔通過基極部位，因而 此種〇ί上雙極電晶體將會失效。使用環狀植入物，吾人 -16 ‘紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） -^--------訂---------f (請先閲讀背面之注意事項再填寫本頁) 绥濟部智藉財產局員工消費合作社印製 32 6 3 4 A7 _____ B7 五、發明說明（π ) 可減少自射極及集極之穿孔通過；並作成彳艮短之S0I上 基極雙極電晶體。 以上（説明體現本發明之各種不同絶緣體上半導體電晶 體裝置及其製造方法。因爲其而明白之此等實施例及方法 ，連同其他者，係視爲在後附申請專利範圍之範圍以内。 元件符號說明： 經濟郤智慧財產局員工消費合作社印製 30 起始材料 62 側壁間隔構造 32 半導體基片 64 側壁間隔構造 34 絕緣體層 66 源極接合點 36 半導體台面 • 68 汲極接合點 38 絕緣體 70 絕緣體層 40 絕緣層 72 光敏抗蚀劑材料 42 導電材料 74 閘接觸孔 44 光敏抗姓劑材料 76 源極接觸孔 46 導電閘 78 汲極接觸扎 48 源極部位 80 導體 50 溝道部位 84 光敏抗姓劑材料 52 汲極部位 86 連接 54 環狀植入物部位 87 連接 56 環狀植入物部位 88 連接 — 58 絕緣層 100 MOSFET電晶體 -17 - 本紙張尺度遍用中國國家標準（CNS)A4規格（21〇 X 297公爱） ------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 經濟部智慧財產局員工消費合作社印製 PM326 3 4 _B7 五、、發明說明（） 110 長溝道裝置 286 連接 146 閘 287 連接 166 源極接合點 288 連接 168 汲極接合點 300 PNP雙極電晶體 200 NPN雙極電晶體 350 基極接觸部位 232 半導體基片 354 環狀植入物 234 絕緣體 356 環狀植入物 236 半導體台面 366 射極部位 238 絕緣體 368 集極部位 240 絕緣層 386 射極電極 244 光敏抗蝕劑材料 388 集極電極 250 基極部位 254 環狀植入物部位 256 環狀植入物部位 258 氧化物絕緣層 266 射極部位 268 集極部位 270 光敏抗蝕劑材料 274 射極接觸孔 276 基極接觸孔 278 集極接觸孔 280 導體 284 光敏抗蝕劑材料 -17-1 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 土326 3 4六'申請專利範圍 A8 B8 08 D8 /更正/禰惠 專利申請案第86103329號 ROC Patent Appln. No.86103329 中文申請專利範圍修正本-附件三 Amended Claims in Chinese - Encl.III ―一 日送呈)^ (Submitted on June 2000) 經濟部智慧財產局員工消費合作钍印製 種電晶體，包含： —絶緣層； ‘—半導體台面，有一鄰接該絶緣層之第一表面及一與 該第一表面相反之第二表面，該半導體台面包含： —在該半導體台面内之第一源/没極部位，該第一源/ 没極部位爲第一導電型； 一在該半導體台面内之第二源/汲極部位，該第二源/ 汲極部位爲上述第一導電型； 一體部位，與上述絶緣層接觸，並且伸延至上述台面 足第二表面及位於上述第一源/汲極與第二源/汲極部位 <間，該體部位爲第二導電型並爲第一摻雜物水準；以 及 - 第一植入物部位，置於第一源/汲極與體部位之間 ，並使第一源/汲極部位與體部位完全分開，第一植入 物爲第二導電型，並爲摻雜物水準實際等於或大於第一 掺雜物水準。 2, 根據中請專利範圍第1項之電晶體，另包含： 一第二植入物部位，置於第二源/汲極與體部位之間 ，並使第二源/汲極部位與體部位完全分開，第二植入 t爲第一導電型部位，並爲摻雜物水準實際等於或大於 第一摻雜物水準。 3. 根據申請專利範圍第1項之電晶體，其中： 供第一植入物部位之第—摻雜物材料較源/汲極部位 之第二摻雜物材料更具擴散性。 (請先閲讀背面之注意事項再填寫本頁) 111111 — I I II--I I *
    X 297公釐） 經濟部智慧財產局員工消費合作社印製
    P4326 3 4 六、申請專利範圍 4.根據申請專利範園第3項之電晶體，其中 一摻雜爲在摻雜物水準實際等於或大於第一摻雜物 5:根據申請專利範圍第丄項之電晶體，另包含： —閘電極，位於靠近體部位；以界 一閘絶緣體，使閘電極與體部位分開。 6. —種電晶體裝置，包含： —絶緣層； 二二體台面，有一鄰接該绝緣層之基極，該半導體 = 土該半導體台面内之第—源A極部位，該第—源 /没極邵位爲第一導電型，並具·有摻雜物水準等於 於1020/立方厘米； 、 一在該半導體台面内之第二源/没極部位，該第二源 /汲極部位爲第一導電型，並具有摻雜物水準等於或大 於10 20 /立方厘米； 體部位，在上述第一源/汲極與第二源/汲極部位之 間，該體部位爲第二導電型，並具有第一摻雜物水準約 在I0W/立方厘米與1〇〗8/立方厘米間之範園；以及 第一植入物部位，置於第一源/汲極與體部位之間 ，並使第一源/汲極部位與體部位完全分開，第一植入 物部位爲第一導電型，並爲捧雜物水準實際等於或大於 第一接雜物水準。 7·根據申請專利範固第6項之電晶體裝置另包含： -19 - F4326 3
    申請專利範圍 -第二植入物部位，置於第二源，没極部位與體部位 =，並使第二源極部位與體部位完全分該第 部位，衫轉物轉 .大於第一摻雜物水準。 8, 根據申請專利範圍第6項之電晶體裝置立中. 物部位之第—捧雜物材料較供源/没極部 位4第一摻雜物材料更具擴散性。 另包含 9. 根據申請專利範圍帛6項之電晶體裝置 一閘電極，位於靠近體部位；以及 一閘絶緣體，使閘電極與體部位分開 10* —種電晶體裝置，包含： 源/汲極部位以 一絶緣體上矽電晶體，有第一及第二 一 及-溝道部位，第-及第二源/没極部位爲 電第二源/没極部位間之溝道部位爲第二導 電孓，並在第一摻雜物水準予以摻雜；以及 =-環狀接合點結構，形成在第没極部位與 位之間，第一環狀接合點結構使第一源A極部 位與溝道部位完全分開。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 杜 印 製 η,根據中請專利第1Q項之電晶體另包含： -第二環狀接合點結構，形成在第二源/gl極部 溝道部位之間，第二接合點結構使第二 溝道部位完全分開。 1興 12.根據申請專利範圍第1〇項之電晶體裝置其中 第一環狀接合點结構及溝道部位爲相同導^型；以及 -20 - 本紙張尺度遍用中國國家標準（CNSU4規格（210 X 297公愛） A8B8C8D8 Γ1432634 六、申請專利範圍 第一環狀接合點結構有一捧雜物水準實際等於或大於 第一摻雜物水準《 、 、 13 _根據申請專利範園第12項之電晶體裝置，其中 在第一環狀接合點結構之第一摻雜物材料較在第一及 第一源/没極部位之第二捧雜物更昇擴散性材科。 14. 根據申請專利範園第10項之電晶體裝置另包含 一閉電極，位於靠近溝道部位；以及一閘絶緣二，使 閘電極與溝道部位分開〇 * 15. —種電晶體裝置，包含： 一絶緣層； 一半導體台面，有一鄰接該絶緣層之第一表面及一與 該第一表面相反之第二表面，該单導體台面包含： 一在該半導體台面内之第一射極/集極部位[該第 一射極/集極部位為第一導電型； ^ 一在該半導體台面内之第二射極/集極部位，該第 二射極/集極部位為第一導電型； 一基極部位，與上述絶線層接觸並且伸延至該上述一 面之第二表面及位於上述第一與第二射極/集極部: 之間，該基極部位爲第二導電型並爲第一摻雜物水準； 以及 一第一植入物部位，置於第一射極/集極部位與基 極部位之間，並使第一射極/集極部位與基極部位完 全分開，第一植入物部位爲第二導電型，並爲摻雜物水 準實際等於或大於第一摻雜物水準。 21 - 本紙張尺度遍用t國國家標準（CNS)A4規格（210 X 297公釐） ---------— II 裝-----..----訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A8 14326 3 4 | 六、、申請專利範圍 16.根據申請專利範圍第15項之電晶體裝置，另包含： 一第二植入物部位，置於第二射極/集極部位與基 極部位之間，並使第二射極/集極部位與基極部位完 •全分開，第二植入物部位爲第二導電型，並爲摻雜物水 準實際等於或大於第一摻雜物水準。 Π·根據申請專利範圍第15項之電晶體裝置，其中： 供第一植入物部位之第一摻雜物材料較供射極/集 極部位之第二摻雜物材料更具擴散性。 18. 根據申請專利範圍第17項之電晶體裝置，其中： 第一接雜物材料爲在接雜物水準等於或大於第—捧雜 物水準。 19. 根據申請專利範園第15項之電4體裝置，另包含： 一基極電極連接至基極部位。 20. —種電晶體裝置，包含： 一絶緣層； 一半導體台面有一基極靠該絶緣層，該半導體台面 含： 一在該半導體台面内之第一射極/集極部位，該射 極/集極部位為第一導電型，並有一摻雜物水準容 於或大於1020 /立方厘米； 一第二射極/集極部位為第一導電型，並有一 雜物水準等於或大於10 2〇/立方厘米； 4 在上述射極與集極部位間之基極部位，該基 爲第二導電型，並有-第-摻雜物水準約在㈣/立^ "22 - / 本紙張尺度遍用中國國家標準（CNS)A4規格（210 X 297公釐） ------------t--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A8B8C8D8 顰4 326 3 4 六、申請專利範圍 厘米與10加/立方厘米間之範固；以及 一第一植入物部位，置於射極部位與基極部位之間， 並使射極部絲基極雜完全㈣U人物部位爲 •第二導電型’並轉雜物水準等於或大於第」㈣ 準〇 21.根據申請專利範圍第2〇項之電晶體裝置另包含： 一第二植入物部位，置於禁極部位與基極部位之間 ，並使射極部位與基極部位完全分開第二植入物部位 爲第二導電型，並爲摻雜物水準等於或大於第一摻雜物 水準。 22，根據申請專利範圍第2〇項之電晶體裝置，其中： 供第一植入物部位之第一摻雜物材料爲較供射極/集 極部位之第二摻雜物材料更具擴散性β 23.根據申請專利範囡第20項之電晶體裝置，另包含： 一基極電極與基極部位連接。 24· —種電晶體裝置，包含： 一絶緣體上矽電晶體，有射極，集極，及基極部位; 射極及集極部位為第一導電型； 位於射極與集極部位間之基極部位爲第二導電型， 並在第一摻雜物水準予以摻雜；以及 一環狀接合點結構，形成在射極及集極部位與基極 部位之間，該鹵化接合點結構使射極及集極部位與基 極部位完全分開。 25.根據申請專利範圍第24項之電晶體裝置，其中： -23 - 本紙張尺度遍用中國國家標準（CNS)A4規格（210 X 297公釐） I !—^-----：----訂---------線 (請先閲婧背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A8B8C8D8 ,4 326 3 4 5、申請專利範圍 %狀接合點结構及基極部位爲相同導電型；以及 環狀接合點結構有一摻雜物水準等於或大於第一摻雜 物水準。 加.根據申請專利範圍第25項之電晶體裝置，其中. 環狀接合點結構上之第一摻雜物材料較射極及集極 部位上之第二摻雜物材料更具擴散性。 27. 根據申請專利範園第24項之電晶體裝置，另包含： 一基極電極連接至基極部位。 28. —種製造絶緣體上半導體電晶體裝置之方法，該方珐 包含下列步驟： a. 在一覆蓋一基片之絶緣層作成—半導體台面. b. 將一第一導電型溝道部位摻雜;^植入半導體台面内； c. 在半導體台面作成一閘絶緣體及一閘； d. 將一第二導電型之低密度挣雜物植入半導體台面之源 極及没極部位； e·將一第一導電型摻雜物植入半導體台面之源極及汲極 部位； f.將一第二導電型之高水準濃度摻雜物植入源極及汲極 部位；以及 g .使在源極及汲極部位之第一導電型摻雜物較第二導電 型捧雜物擴散更快速向溝道擴散，以在源極及汲極部 位與溝道部位之間形成環狀植入物。 29·根據申請專利範固第28項之方法，其中擴散步骤包抟 « -24 ' 本紙張尺度遍用t國國家標準<CNS)A4規格（210 X 297公釐） n n Hi ϋ Γ « n n n · 1· ^1 ^1 1 (I >^1 n I (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 B8 Γ_4 326 3 4_§__ 使該裝置在一攝氏度數範園之溫度，持續數小時内之 範園追火。 3〇,根據申請專利範園第28項之方法，其中擴散步騍包括 « • · 通過包括將裝置加熱足以使在源極及汲極部位之第— 導電塑.摻雜物向溝道部位擴散之步驟，進一步處理該 裝置。 31. —種製造绝緣體上半導體電晶體裝置之方法，該方法 包含下列步躁： a.在一覆蓋一基片之絶緣層作成一半導體台面； b·將一第一導電型溝道部位掺雜物植入半導體台面； c 在半導體台面作成一閘絶緣體·及一閘； d. 將一第一導電型掺雜物植入半導體台面之源極及没極 部位； e. 將一第二導電型择雜物植入源極及没極部位；以及 使在源極及汲極部位之第一導電型摻雜物較第二導電 型摻雜物擴散更快速向溝道擴散，以形成環狀植入物 使源極及没極部位與溝道部位分開。 32. 根據申請專利範園第31項之方法其中擴散的步驟包 經濟部智慧財產局員工消費合作社印製 <請先閱讀背面之注意事項再填寫本頁) 括： 使該裝置在一攝氏度數範園之溫度，持績數小時内之 範園退火。 33. 根據申請專利範園第31項之方法，其中擴散步驟包括 -25 - 本紙張尺度遍用中國國家標準（CNS)A4規格（210 X 297公餐） *432634 § D8 六、申請專利範圍 通過包括將裝置加熱足以使在源極及汲極部位之第一 導電型摻雜物向溝道部位擴散之步驟，進一步處理該 (請先閱讀背面之注意事項再填寫本頁) 裝置。 34. —種製造絶緣體上半導體電晶體裝置之方法，該方法 包含下列步驟： a. 在一覆蓋一基片之絶緣層作成一半導體台面； b. 將一第一導電型基極部位摻雜物植入半導體台面； c. 在半導體台面作成一供形成射極及集極部位..之罩暮 d. 將一第一導電型摻雜物植入半導體台面之射極及’集 極部位； e. 將一第二導電-型摻雜物植入射極及禁電極部位；以及 f. 使在射極及集極部位之第一導電〉型摻雜物較第二導 電型捧雜物擴散更快速向溝道擴散，以形成環狀植入 物，使射極及集極部位.與基極部位完全分開。 35. 根據申請專利範園第34項之方法，其中擴散步驟包括 « 使該裝置在一攝氏度數範圍之溫度，持績數小時内之 乾圍退火。 36. 根據申請專利範園第34項之方法，其中擴散步驟包括 經濟部智慧財產局員工消費合作社印製 通過包括將裝置加熱足以使在射極及集極部彳立之第 一電導性型摻雜物向基極部位擴散之步驟，進一步處理 該裝置。 -26 - 本紙張尺度遍用中國國家標準（CNS)A4規格（210 X 297公f ^
TW086103329A 1996-03-13 1997-03-18 A semiconductor on insulator (SOI) transistor with a halo implant TW432634B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1336496P 1996-03-13 1996-03-13

Publications (1)

Publication Number Publication Date
TW432634B true TW432634B (en) 2001-05-01

Family

ID=21759592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086103329A TW432634B (en) 1996-03-13 1997-03-18 A semiconductor on insulator (SOI) transistor with a halo implant

Country Status (3)

Country Link
US (1) US5936278A (zh)
JP (1) JPH104198A (zh)
TW (1) TW432634B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417550B1 (en) * 1996-08-30 2002-07-09 Altera Corporation High voltage MOS devices with high gated-diode breakdown voltage and punch-through voltage
US6337500B1 (en) * 1997-06-19 2002-01-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6680223B1 (en) * 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6774001B2 (en) * 1998-10-13 2004-08-10 Stmicroelectronics, Inc. Self-aligned gate and method
US6225229B1 (en) * 1999-05-24 2001-05-01 Advanced Micro Devices, Inc. Removable photoresist spacers in CMOS transistor fabrication
US6686629B1 (en) * 1999-08-18 2004-02-03 International Business Machines Corporation SOI MOSFETS exhibiting reduced floating-body effects
GB2362030A (en) * 1999-11-12 2001-11-07 Lucent Technologies Inc Method of fabricating a halo structure in an integrated circuit for reduced size transistors
EP1102327B1 (en) * 1999-11-15 2007-10-03 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
US6429482B1 (en) 2000-06-08 2002-08-06 International Business Machines Corporation Halo-free non-rectifying contact on chip with halo source/drain diffusion
US6509241B2 (en) * 2000-12-12 2003-01-21 International Business Machines Corporation Process for fabricating an MOS device having highly-localized halo regions
JP2002185008A (ja) * 2000-12-19 2002-06-28 Hitachi Ltd 薄膜トランジスタ
JP3982218B2 (ja) * 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法
US6645795B2 (en) * 2001-05-03 2003-11-11 International Business Machines Corporation Polysilicon doped transistor using silicon-on-insulator and double silicon-on-insulator
JP4134545B2 (ja) * 2001-10-02 2008-08-20 日本電気株式会社 半導体装置
TW544941B (en) * 2002-07-08 2003-08-01 Toppoly Optoelectronics Corp Manufacturing process and structure of thin film transistor
US20040201067A1 (en) * 2002-07-08 2004-10-14 Toppoly Optoelectronics Corp. LLD structure of thin film transistor
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US20040201068A1 (en) * 2002-10-02 2004-10-14 Toppoly Optoelectronics Corp. Process for producing thin film transistor
KR100602113B1 (ko) * 2003-12-31 2006-07-19 동부일렉트로닉스 주식회사 트랜지스터 및 그의 제조 방법
JP3898715B2 (ja) * 2004-09-09 2007-03-28 株式会社東芝 半導体装置およびその製造方法
JP4965072B2 (ja) * 2004-12-01 2012-07-04 ラピスセミコンダクタ株式会社 Ｓｏｉ半導体装置の製造方法
JP2006173538A (ja) * 2004-12-20 2006-06-29 Oki Electric Ind Co Ltd 半導体装置
TW200627643A (en) * 2005-01-19 2006-08-01 Quanta Display Inc A method for manufacturing a thin film transistor
US7453122B2 (en) * 2005-02-08 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. SOI MOSFET device with reduced polysilicon loading on active area
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
JP2007165541A (ja) * 2005-12-13 2007-06-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2007214495A (ja) * 2006-02-13 2007-08-23 Oki Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
DE102006062830B4 (de) * 2006-05-11 2015-08-06 Infineon Technologies Ag Verfahren zum Herstellen eines Thyristors
US7808039B2 (en) * 2008-04-09 2010-10-05 International Business Machines Corporation SOI transistor with merged lateral bipolar transistor
KR20100040031A (ko) * 2008-10-09 2010-04-19 삼성전자주식회사 트랜지스터, 상기 트랜지스터의 형성방법 및 상기 트랜지스터를 가지는 반도체 메모리 셀
US9343300B1 (en) 2015-04-15 2016-05-17 Globalfoundries Inc. Methods of forming source/drain regions for a PMOS transistor device with a germanium-containing channel region
US9673307B1 (en) * 2016-04-13 2017-06-06 International Business Machines Corporation Lateral bipolar junction transistor with abrupt junction and compound buried oxide
US9947778B2 (en) 2016-07-15 2018-04-17 International Business Machines Corporation Lateral bipolar junction transistor with controlled junction
US10868108B2 (en) 2018-06-27 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having high voltage lateral capacitor and manufacturing method thereof
US11652142B2 (en) 2021-09-22 2023-05-16 Globalfoundries U.S. Inc. Lateral bipolar junction transistors having an emitter extension and a halo region
US11894450B2 (en) 2021-11-18 2024-02-06 Globalfoundries U.S. Inc. Lateral bipolar transistor with emitter and collector regions including portions within In-insulator layer cavities and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965213A (en) * 1988-02-01 1990-10-23 Texas Instruments Incorporated Silicon-on-insulator transistor with body node to source node connection
US4899202A (en) * 1988-07-08 1990-02-06 Texas Instruments Incorporated High performance silicon-on-insulator transistor with body node to source node connection
US5160989A (en) * 1989-06-13 1992-11-03 Texas Instruments Incorporated Extended body contact for semiconductor over insulator transistor
US5185280A (en) * 1991-01-29 1993-02-09 Texas Instruments Incorporated Method of fabricating a soi transistor with pocket implant and body-to-source (bts) contact
US5359219A (en) * 1992-12-04 1994-10-25 Texas Instruments Incorporated Silicon on insulator device comprising improved substrate doping
US5656844A (en) * 1995-07-27 1997-08-12 Motorola, Inc. Semiconductor-on-insulator transistor having a doping profile for fully-depleted operation

Also Published As

Publication number Publication date
JPH104198A (ja) 1998-01-06
US5936278A (en) 1999-08-10

Similar Documents

Publication Publication Date Title
TW432634B (en) A semiconductor on insulator (SOI) transistor with a halo implant
US5872037A (en) Method for manufacturing a vertical mosfet including a back gate electrode
US6518105B1 (en) High performance PD SOI tunneling-biased MOSFET
US6380590B1 (en) SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same
US7129138B1 (en) Methods of implementing and enhanced silicon-on-insulator (SOI) box structures
US8530287B2 (en) ETSOI CMOS with back gates
TW530417B (en) Semiconductor device
US5482878A (en) Method for fabricating insulated gate field effect transistor having subthreshold swing
KR20010033347A (ko) 벌크 씨모스 구조와 양립 가능한 에스오아이 구조
US6294817B1 (en) Source/drain-on insulator (S/DOI) field effect transistor using oxidized amorphous silicon and method of fabrication
KR100344734B1 (ko) 자기 정렬 동적 임계치 전계 효과 디바이스 및 그의 제조 방법
US20100041185A1 (en) Method of producing a field effect transistor arrangement
US6258644B1 (en) Mixed voltage CMOS process for high reliability and high performance core and I/O transistors with reduced mask steps
US5872378A (en) Dual thin oxide ESD network for nonvolatile memory applications
JP2002536833A (ja) 電流リミッタを備えたダイナミックしきい値電圧ｍｏｓトランジスタ、およびその製造方法
KR20010104691A (ko) 비대칭 전계 효과 트랜지스터를 포함하는 반도체 소자제조 방법
US5430318A (en) BiCMOS SOI structure having vertical BJT and method of fabricating same
US6528846B1 (en) Asymmetric high voltage silicon on insulator device design for input output circuits
JP3254431B2 (ja) デカップリング・キャパシタンスを有する半導体デバイスおよびその製造方法
TW507378B (en) Semiconductor device and method for manufacturing the same
KR20070069195A (ko) 금속-산화물-반도체 디바이스 및 그 제조 방법
US6420767B1 (en) Capacitively coupled DTMOS on SOI
TW517352B (en) Capacitively coupled DTMOS on SOI for multiple devices
JPS6244861B2 (zh)
TW454305B (en) High-gain pnp bipolar junction transistor in a CMOS device and method for forming the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent