TW427031B - Semiconductor module - Google Patents

Semiconductor module Download PDF

Info

Publication number
TW427031B
TW427031B TW088111674A TW88111674A TW427031B TW 427031 B TW427031 B TW 427031B TW 088111674 A TW088111674 A TW 088111674A TW 88111674 A TW88111674 A TW 88111674A TW 427031 B TW427031 B TW 427031B
Authority
TW
Taiwan
Prior art keywords
electrode
semiconductor
protection circuit
envelope
semiconductor module
Prior art date
Application number
TW088111674A
Other languages
English (en)
Inventor
Toshiaki Nagase
Original Assignee
Toyoda Automatic Loom Works
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works filed Critical Toyoda Automatic Loom Works
Application granted granted Critical
Publication of TW427031B publication Critical patent/TW427031B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Conversion In General (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(/ ) 搿明頜城 本發明係有關一種、來控制高電流的半導體模組,且 更特別的是有關一種v非絕緣式半導體模組其中可能附著 有一個用於保護内部電路的保護電铬。 相想I枝術說明 半導體模組不只廣泛地應用在處理控制信號而且廣泛 地應用在控制高電流。例如,於一個會驅動馬達K蓮轉 像電池-動力堆高機之類電動車輔的控制裝置內,是在 控制電路的最後階段利用一個具有高電氣容量的半専體 模組當作配置於電池與馬達之間的切換裝置。 有闞瑄種型式的半導體模組,已知有各種構造:一種構造 是藉由依並聯方式連接很多完全相同的動力半専體晶片 而得到一個極大的電流容量;一種構造是藉由利用數種 型式的半導體晶Η而形成一個簡單的電路;一種構造是 含有半専體晶片的驅動電路。 一種半導體模組,特別是一種動力半導體模組在正常 情形下是藉由將上述半導體晶Η放進一個樹脂封套内而 形成的。封套通常是塑膠製成的,且其内部的半専體晶 Η是藉由陶瓷等加以絕緣。封套內空出的空間則填充有 凝嘐或環氧樹脂,為的是防止半導體晶片及其周邊電路 被氧化。 由於有一個極高的電流會流進動力半導體模組,故所 產生能量的量額會變得極大。據此,必須考量其熱輻射 。作為一種用於輻射掉半導體模組之熱量的構造,經常 -3 - 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) (請先閱讀背面之注意事項再填寫本頁) —丨訂---------線 427 0 ^ A7 B7 修止補充 五、發明說明(> ) 採用的方法是將半 以及極高輻射效應 此例中,是經由此 輻射掉。 第1圖係用Μ解 這裡是从H0SPET當 半導體模組1含 Η 2裝設於基底基 2的底部都是一個 經濟部智慧財產局員工消費合作社印製 體(金臑板) 汲極。具有 半導體楔組 將一個源 表面上。分 之間Μ及閘 δ將源極4 和閘極區域 此半導體 中並未顯示 外側Μ致吾 上所述的一 。如上述說 封套的底部 若將控制 。據此 此種結 〇 極4 Μ 別將各 搔5與 和閘極 上° 模組是 出來, 人能將 種基底 明,非 上,而 信號加 導體棋具装設於一個具有極大熱容量 (即具有極髙熱導性)的基底基板上。 基底基板將由半導體模姐產生的能量 釋半導體棋組之內部結構的透視圖。 作實例而加以顯示的。 有許多半導體晶片2。將許多半導體晶 板3的上表面上。每一個半導體晶片 汲極區域,而基礎基板3則是一個導 ,Μ基底基板3當作半専體模阻1的 構之半導體模組通常被稱爲非絕緣 1 '' —- 及一個閘極5配置於基底基板3的上 絕緣板7配置於源極4與基底基板3 基底基板3之間。分別藉由接合電線 5連接到每一個半等體晶片2的源極 包含於如上所述的封套内。雖然此圖 源極4和閘極5會從封套頂部突出到其 它們連接到各外部電路上。汲極是如 基板3且是位於半導體模組的底部上 絕緣式半導體模組之汲極平常是位於 其他電極都是位於封套的頂部上。 到具有上述構造之半導體模組1的閘 本紙張尺度適用中國國家標準(CNS)A4規格(2J0 X 297公釐) --I I ^---—r I -----------訂--------- (請先閱讀背面之注意事項再填寫本頁) ,Λ 27〇3^ Α7 __Β7_ 五、發明說明(4 ) (請先閱讀背面之注意事項再填寫本頁) 極5上,則接通了每一個半導體晶H2。结果,主電流會 從汲極(基底基板)3經由半導體晶H2的底部、半導體 晶H2的頂部、从及接合電線δ而流到源極4上。 每當切換半導體元件時(特別是關掉電晶體時),都會 發生浪湧電壓。另外,由於半導體模姐1内存在有因接 合電線而造成的電感器(電感)等,故有時候會在翮掉半 導體晶片2時發生相當大的浪湧電壓。這種浪湧電壓會 依電氣及熱學的方式破壞半導體晶片2。 為了保護半導體晶片2不致受到上述浪湧電壓的破壞, 吾人經常會於其中配置像媛衝電路之類的保護電路。此 媛衝電路具有如第2圖所示的構造且會吸收浪湧電壓。 經濟部智慧財產局員工消費合作社印制^ 第3圖顯示的是一種半導體楔組及其保護電路的構造 。將保護電路11配置於半導體模組1的某一側邊上。除 此之外,此保護電路11是一種如第2圖所示的缓衝電路 。此例中,必須將保護電路11連接到半導體模組1的源 極和汲極上。於第3圖顯示的實例中,是藉由電線12使 保護電路11與源極4連接,而藉由電線13使保護電路11 與當作汲極的基底基板3連接。可Κ將之建造成使基底 基板3連接到一個像鋁塊之類的良好導體14上,再將保 護電路11與其良好導體14連接在一起Κ代替保護電路11 與基底基板3之間直接的連接。 不過,將具有上述構造之半導體揆組1的源極4配置 於封套上方,並將當作汲極的基底基板3配置於封套下 方。因此,電線12和13的長度不能比預定長度更短。如 -5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 4270^1 A7 ___B7_ 五、發明說明(本) 同吾人所熟知的,當電線12和13的長度變得愈長時,則 它們的電感會變得愈大。當電感增加時,會使保護電路 11用於吸收浪湧電壓的能力受到破壞。 如上所述於習知構造中,無法完全圼琨出保護電路11 的能力,以致在某些例子裡無法充分地吸收掉浪湧電壓 。改良保護電路11能力的企圖會導致電時本身在尺寸或 成本上的增加。 此外,若將保護電路11配置於半導體模組1的某一側 邊上,則用於配置保護電路11的區域自然變得更大,因 而姐礙了元件尺寸的減小。 發阴镰沭 本發明的一個目的是提供一種其上具有保護電路的半 導體模組而改良了保護電路的性能。 根據本發明的一種半導體模組含有一個半導體晶片Μ 及一個用於容納此半導體晶片的封套。這種半専體模驵 也含有一個第一到第三電極Μ及一個保護電路。第一電 極是配置於封套的頂部上,且是用來使半専體晶片的主 電流流動。第二電極是配置於封套的底部上,且是用來 使半導體晶片的主電流流動。第三電極是配置於封套的 頂部上,且是依電氣方式連接到第二電極上。此保護電 路會保護半導體晶片,且是直接連接到第一和第三電極 上0 第一和第三電極是配置於封套的頂部上,且保護電路 是直接連接到第一和第三電極上。所Μ,當保護電路是 -6 - 本k張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----ίί f . ! ί ί I 訂·--------線γ {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 A7 ___B7_ 五、發明說明(,) 配置於封套的頂部上時,用K連接保護電路到半導體晶 Η之路徑的電感是很小的。结果,保護電路的能力從來 不致因為電線的電感而受到破壞。 若上述半導體晶片是一種MOSFST,則第一電極會相對 應於一個源極,而第二和第三電極則對應於一個汲極。 圖式簡單說明: 第1圖、係用以解釋一種半導體横組之内部结構的透 視圖。 第2圖、係用以解釋一棰保護電路的圖示。 第3圖、係用以解釋習知模組中一種半導體祺組結構 Μ及其保護電路的画示。 第4圖、係用以顯示一種根據本發明較佳實施例之半 導體模組结構Μ及用於保護此半専體模組之保護電路的 電路圖。 第5Α圖、係用以顯示一種根據本發明較佳寅施例之半 導體模組以及其保護電路的俯視圖。 第5Β圖、係用Κ顯示一種根據本發明較佳實_例之半 等體模姐以及其保護電路的側視園。 第6 Α和6Β圖、係用Μ解釋一種用於安裝汲極之方法的 圖示。 第7Α圖、係用Μ顯示一種根據本發明另一個較佳實陁 例之半導體模组Μ及其保護電路的俯視圖。 第7Β圖、係用以顯示一種根據本發明另一個較佳實施 例之半導體模組以及其保護電路的透視圖。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----1---:----- W 裝--------訂---------^〆 (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印制衣 第8圖、依用Μ顯示一種根據本發明再較佳賁_例 之半導體槙組Μ及其保護電路的俯視圖。 發明的詳细說明 龄佯苜撫例的說明 第4圖係用Κ顯示一種根據本發明較佳實施例之半導 體模組結構Μ及用於保護此半導體模組之保護電路的電 路圖。於此較佳實豳例中,半導體模組是藉由一個MOSFET 加Μ施行的,而其保護電路則是藉由一個媛衝電路和一 個箝制電路加Μ胞行的。實際上,此MOSFET是藉由依並 聯方式連接很多完全相同的MOSFET而建造成的。此緩衝 電路包含一個電阻器和一個電容器,且會吸收腌加到汲 極D上的浪湧電壓。此疳制電路包含一個二極體和一個 Zener·二極體,且會在有浪涌電壓施加到汲極D上時令電 流沿著從汲搔D到閘極G的方向流動。结果,閛極G的 電位會昇高以接通此MOSFET。藉由接通此MOSFET會使汲 極D上的電位滑落,以致防止了汲極D與源極S之間的 破埭作用。 第5A圖係用Μ顯示一種根據本發明較佳實施例之半等 體模組JW及其保護電路的俯視圖,而第5 Β圖係用Μ顯示 一種根據本發明較佳實施例之半導體模姐Μ及其保護電 路的側視圖。這些圖顯示的是一個將保護電路30接到半 導體模組20頂部的狀態。 封套21係用於容納如第4圖所示的H0SFET。其上連接 有M0SFET之汲極區域的基底基板22是配置於封套21下方 本紙張尺度遶用中國國家標準(CNS)A4規格(210 x 297公Μ ) -----1---.-----裝---------訂---------線 (請先閱讀背面之注意事項再填寫本頁) -427031 A7 __B7_ 五、發明說明(7 ) {請先閱讀背面之注意事項再填寫本頁) 。基底基板22根本上是與參照第1圖而解釋之基底基板 3是相同的。將用於附著保謂電路30的附著區域配置於 封套21的頂部。 除此之外,堪將汲極電極2 4D、源極電極2 4S、和閘極 電極24G配置於封套21的頂部。汲極電極24D和源極電極 2 4S分別作為半専體模組之主電流輪入電極Μ及主電流 輪出電極。閘極24G則作為半導體模組控制用電極。源 極電極24S和閘極電極24G是分別連接到M0SFET的源極和 閘搔區域。瑄些連接構造都是例如與第1画中所顯示的 構造相同。汲極電掻24D是經由基底基板22而連接到Μ0-SFET的汲極區域,稍後將會對此作詳盡的說明。 於附著區域23內,配置有汲極電搔25D、源極電極25S 、和閘極電極25G。汲極電極25D、源極電極25S、和閘 極電極25G是分別連接到汲極電極24D、源極電極24S、和 閘極電極24G上。應注意的是汲極電極25D、源極電極25S 、和閘極電極25GM及汲極電極24D、源極電極24S、和閘 極電極24G是作緊密的配置使得其間的導電路徑是最短的 。在汲極電極25D、源極電極25S、和閘極電極25G的尖端 則分別形成了螺絲。 經濟部智慧財產局員工消費合作社印製 汲極電極24D、源極電極24S、和閘極電極24G是用來連 接包含於封套21内的M0SFET以及外部電路,而汲極電極 25D、源極電極25S、和閘極電極25G則是用來連接包含於 封套21內的M0SFETM及保護電路30。因為汲極電掻25D和 源極電極25S不是如上所述直接連接到外部電路上,故吾 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 4270 3 Α7 Β7 五、發明說明(<?) 人不可以説它們是用於使主電流流動的電棰。不過,汲 搐電極25 D和源捶電極25S是分別連接到如第4圓所示的 圾搔電極24D和源極電棰24S。因此,可以将它們視為主 電流的输入和輸出電極的某些部分》 保護電路30是由一艏印刷電路31及裝設於印刷電路31 内各種型式的元件(像電阻器、電容器、二棰體之類)建 造成的。此較佳實施例中,保護電路3 0是一偏如第4圃 所示的缓衝電路和箝制電路。 於印刷電路31上,將孔洞32D,32S和32G配置於對應到 汲搔電極25D、源棰電棰25S、和閘搔電極25G的位置上。 也就是,將保護電路30附著於半導醱模組20的附箸匾域 23上時,汲極電棰25D、源極電掻25S、和閛棰電搔25G 分別會穿進孔洞3 2 D,3 2 S和3 2 G内。 將導體33D,33S,和336形成於孔洞32D,32S,和32G附近 。這些導體33D,33S,和33G是例如藉由形成於印刷電路31 之上的配線圖案而連接到鍰衝電路或箝制電路上β此較 佳實施例中,導體33D是連接到一個電容器C以及一個二 極體旦的陽極上。導體33S是連接到一摘電祖器1?上。導 體33G是連接到一値Zener二掻體的陽極上。
將保護電路30附箸到半導體模組20上時,汲極電掻25D 、源極電搔25S、和閘棰電掻25G是由螺帽34D,34S,和34G 加以固定,而各電極則分別穿進孔洞3 2 D , 3 2 S和3 2 6内β 螺帽34D,34S,和34G是由具有高導電性的材料形成的。依這 種方式,令汲極電極2 5 D、源極電極2 5 S、和閘極電極2 5 G -10- 本紙張尺度適用中圉國家標準(CNS)A4規格(210 X 297公釐) (請先間讀背面之注意事項再填寫本頁) I I I I---訂•丨111111' 竣丫 - 經濟部智慧財產局員工消費合作杜印製 427 0 3 Α7 Β7 五、發明說明(9 ) Μ電氣方式連接到導體33D,33S,和33G上。结杲,建造出 如第4匾所示的電路。 第6A和6B圖係用Μ解釋一種用於安裝汲極之方法的圖 示。如上所述,將根據此較佳實跑例之HOSFET的汲極區 域連接到基底基板22。據此,若將一個汲極配置於半導 體横組20的上邊部分内,則會如第6Α圖所示將一個具有 高導電性的鋁塊26連接到基底基板22上,旦將一個汲極 锺固地安置於鋁塊26上。Μ這樣的構造,於從M0SFET的 汲極區域到此汲極的路徑上不會存在有接合用或是鉛質 的電線。必然地,瑄個路徑上的電感就不會變大。 如第6Β圖所示,吾人能Κ類Μ的方法將汲極電極24D 和25D連接到基底基板22上。據此,從M0SFET汲極區域 到此汲極之路徑上的電感就不會變大。 於上述構造中,是將保護電路30直接連接到汲極電極 25D、源極電極25S、和閘極電極25G上。也就是說,連接 MOSFET的汲極電域與保護電路30的路徑會變得最短。必 然地,較之如第3圃所示的習知構造這個路徑的電感是 明顯地減小了,以致改良了保護電路30的能力(特別是 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 保 小 減 夠 能 人 吾 mK 结 Λ) 能 的。 壓本 電成 湧和 浪寸 收尺 吸的 路 3 電路 衝電 緩護 模最 體有 導具 半徑 令路 述接 ST tone 上的 如間 , 之 時31 應路 效電 制刷 抑印 的的 壓30 電路 湧電 浪護 量保 考與 只20 組 過 不 ο 的 巨 化 佳 最 了 成 達 已 可 接 at*- a 種 這 依 而 量 考 入 列 置 位 的 極 電 各 或 片 晶 |§ ufin 導 半 離内 距21 性套 線封 的將 短 Μ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 4270^1 A7 B7_ 五、發明說明(、° ) 各種方式逹成。卽使是依不同的方式達成此連接,較之 習知構造本發明還是能夠保證對浪湧電壓有充分的抑制β 除此之外,於上逑構造中是將保護電路30配置於半導 體模組20的上遴部份内,這排除了配置一個額外區域 以供附著保護電路30之用的需求。因此,可以顯著地減 少結合了半導體模組20與保謾電路30之整體構造的空間。 於習知模組中,由於基底基板與保護電路之間用於電 氣隔離的一個支持構件是配置成如第3圖所示,故其半 導體模組容易受到搖晃或是震盪。不過,因為保護電路 30是利用形成於汲搔電棰25D、源搔電槿25S、和閘棰電 極25G尖端上的螺絲以及螺帽34D,34S,和346而直接固定 在半導體模組20上,故根據本發明較佳實施例的半導體 模紐會變得比較不容易受到搖晃或是震盪的影蜜。另外 ,半導體模組20與保護電路30是以螺釘及螺帽聯合在一 起的,以致吾人能夠很容易地將保護電路3 G附箸到半導 體模組2G或自半導體模組20卸除。也就是說,能夠很容 易地將保護電路3 0取代成另一種保護電路。 上逑較桂實施例傺參照一種以螺釘及螺帽將半導體模 組20舆保護電路30聯結在一起的構造。不過,本發明並 不受限於這種構造, 第7A圖煤用以顙示一種根據本發明另一個較佳宵施例 之半導體模組以及其保護電路的俯視圖,而第7B圖僳用 以顯示一種根據本發明另一摘較佳實施例之半導體模組 以及其保護電路的透視圖。 -1 2 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) i --------訂---------線 經濟部智慧財產局員工消費合作社印則^ 427〇^ ι A7 __B7_ 五、發明說明(,| ) 不像如第5A圖所示的汲極電極25D、源極電極25S、和 閛極電極25G,所形成的汲極電極27D、源極電極27S、和 閘極電極27G是呈平板狀的。除此之外,於保護電路30 的印刷電路3 1上是將孔洞3 5 D , 3 5 S,和3 5 G配置於分別對 應到汲極電極25D、源槿電極25S、和閘掻電搔25G的位 置上·>也就是,將保護電路30附著於半導體模組20的附 箸區域23上時,汲棰電槿27D、源掻電槿27S、和閛搔電 極2 7 G分別會穿進孔洞3 5 D,3 5 S ,和3 5 G内。 將端子3 6 D , 3 6 S,和3 6 G形成於孔洞3 5 D , 3 5 S ,和3 5 G附近 β這些端子360,363(和366是依類似於如第5A匾所示之 導體33D,33S,和33G的方式連接到緩衝電路或箝制電路 .卜· 〇 將保護電路3D附箸到半導體模組20上時,汲棰電極27D 、源棰電極2 7 S、和閛捶電搔U (Ϊ是分別建接到端子3 6 D, 36S,和36G上,而汲極電搔27D、源極電極27S、和閛極電 極2 7 G則分別穿進孔洞3 5 D , 3 5 S,和3 5 G内。各電極和各端 子都是藉由接合或焊接而連接在一起的》有了這種構造 ,吾人便能夠使各電極與各端子之間的電氣連接變得更 為穩固。 上述較佳實施例是採用缓衝電路或箝制電路當作保護 電路。不過,本發明並不受限於這種施行構造。也就是 ,本發明也可以應用在除如第4圖所示保護電路以外的 其他保護電路。另外,本發明也不受限在用於保護半導 體模組的保護電路。本發明也可以應用在與半導體模組 -1 3 - 本紙張尺度適用中@ S家標準(CNS)A4規格(210 X 297公t ) <請先閱讀背面之注意事項再填寫本頁) 訂---------線 4270 3 1 A7 B7 五、發明說明( 經濟部智慧財產局員工消費合作社印製 具 是汲模他 置D)極10於逋、上箸 晶體 纽本 熱於的 明個體其 配25汲是置於搔2D附 體導。模成 少用H 發一導而 都和,都配限電組30導半上體且 減而晶 本到半搔 域4D說能極受搔模路 半他 W 導小 時上體 ,接種電 匾 W 是可電不汲醱電 作其 Μ 半寸 組其導 是連此極。體^就目的並摘導護 當用 護尺 模接半 的時,汲上導㈣也數別明一半保ΕΤ應 U 保種。體連使 意同用作分半 Μ 。的個發令於使SF以1^於一本導要並 注是有當部摘^造有將本成置極ΗΟ可Br用用成半將小 有 晶 該路地板邊 一si構所以,造配電。用也 了使和作使減 應電别基上每S1種等可過建掻些示採 ,r,良夠間操能寸 - 過的特底的 ,1:@這搔中不之電這所是過^改能空在而尺1 不上得基套中|6±於電例。將極用圖例不 而 ,了 能因的 _ 。紐顯的封例li限極施方以閘利 8 旃 。0明以少人*置 區 晶 路模時片傾施 h 受閘實上可個並第實的i發所滅吾損装 围 電 電體極晶一實ί 是和佳的,一 ,如佳釋彳本。此得耗熱 肋導電體於佳 w 總、較套例和上上較解 據力因使的散 輔半各導置較[$[]非極述封賁、側20述以彳根能 > ,率之 的到他半配述(ΐ並電上之箸搔 一組上加g ,的路地功掉 關箸其用是上極明極,組藉電的模,而 述路電然及射 I 客 有附及應則於電發源外模。搔 2 體外例 δ 所電護必生輻 業要極是極外傾本 '此體造源套導此實 < 上護保此産能 作將電中電此兩而極又導構個封半又的件如保的因的熱 之當極組各 有 ,電 半種一有於 片 Μ 之低 能將 本纸張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 427031 A7 B7 五、發明說明(β 夠 能 且 度 靠 可 的 組模 措 導 半 了 良 改 * ο 果本 结成 。 造 少製 減其 目 低 數減 11IJ.J----..--11. 裝 -------訂-----i*^y (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210^297公釐) 經濟部智慧財產局員工消費合作社印制衣 427031 A7 _B7_ 五、發明說明(Μ ) 符號之說明 I, 20.......半導體模組 2..........半導體晶片 3,22.......基底基板 4 ..........源極 5 ...........閘極 7 ..........絕緣板 8 ..........接合電線 II, 30......保護電路 12,13......電線 14.........良好導體 21.........封套 23.........連接面積 24D,25D , 27D ...汲極電極 24G,25G,27G .,.閘極電極 24S,25S,27S...源極電極 26.........鋁塊 31.........印刷電路 32D,32S,32G,35D,35S,35G..孔洞 33D,33S,33G ·..導體 34D,34S,34G. ·.螺帽 36D,36S,36G ...端子 C..........電容器 D..........汲極 -1 6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) i ---.----W 裝!----訂---------線 y* (請先閱讀背面之注意事項再填寫本頁) 427031 A7 B7 五、發明說明(^ ) D...........二極體 G..........閘極 R..........電阻器 S..........源極 ZD...... ...Zener二極體 ------.---,----y 裝--------訂----- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 427031 A8 B8 C8 D8 六、申請專利範圍 1 . 一種半導體模組,含有一個半等體晶片Μ及一個用於容 納此半導體晶片的封套,這種半導體棋姐含有: 一涸第一電極是配置於封套的頂部上,且是用來使 半導體晶Η的主電流流動; 一個第二電極是配置於封套的底部上,且是用來使 半導體晶Η的主電流流動; 一個第三電極是配置於封套的頂部上,且是依電氣 方式連接到第二電極上;以及 一個保護電路係用於保護半等體晶片,其特激為 該保護電路是直接連接到該第一和該第三電極上。 2. 如申請專利範圍第1項之半導體横組,其中該第二電 極是一種導電的基板,並將會有半導體晶片的主電流 流經其内的某一個半導體區域連接到該第二電極上。 3. 如申請專利範圍第1項之半導體模組,其中該保護電 路能夠附著到半導體模組上或自半導體模組卸除。 4. 如申請專利範圍第3項之半導體模組,其中: 將螺绦形成於該第一和該第三電極的尖端上;且 該保護電路是利用形成於該第一和該第三電極尖端 上的螺絲以及螺帽接固定在該第一和該第三電極上。 5. 如申請專利範圍第1項之半導體模組,其中: 該保護電路含有分別對應到該第一和該第三電極上 的各端子;且 該第一和該第三電極是依電氣彤式連接到個別的對 應端子上。 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----*---r------------訂---------線'^ {請先閱讀背面之注意事項再填寫本頁) 888ΰ ABCD 4270 3 1 六、申請專利範圍 6. 如申請專利範圍第5項之半導體模組,其中該第一和 該第三電極是藉由接合或焊接而依電氣形式連接到假 別的對應端子上。 7. 如申請專利範圍第1項之半専體模組,其中: 再令一個用於將控制信號輸入到半導體晶片上的第 四電棟配置於封套的頂部上;且 將該保護電路直接連接到該第一電極、該第三電極 、和第四電極上。 8. 如申請專利範圍第1項之半導體模組,其中該保護電 路是一種用於吸收加到半導體晶片上之浪湧電壓的緩 衡電路。 9 . 一種半導體模組,含有一個半導體晶Η以及一個用於容 納此半導體晶片的封套,這種半導體模組含有: 一個第一電極,是配置於封套的頂部上,且是用來使 半導體晶Η的主電流流動; 一個第二電極,是配置於封套的底部上,且是用來使 半導體晶Μ的主電流流動; —個第三電極,是配置於封套的頂部上,且是依電氣 方式連接到第二電極上;其特激為: 所形成的該第一和該第三電極是使得用於保護半導體 晶片的保護電路是直接連接於其上。 10. —種半導體模組,含有一個半導體晶Η Μ及一個用於容 納此半導體晶片的封套,其特戤為可Κ將其上連接有 用於保護半導體晶片的保護電路之第一主電流電極和 -19- 本紙張尺度適用中1國家標準(CNS)A4規格(210 X 297公釐) ----.11---i------------訂---------線 β (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 427031 A8 B8 C8 D8 六、申請專利範圍 第二主電流電極直接配置於此封套的頂部上。 1 1 . 一種半導體模組,含有一個半導體晶片Μ及一個用於容 納此半導體晶片的封套,其特徵為: 將一個第一主電流電極和一個第二主電流電極配置 於此封套的頂部上;且 將一個用於保護半導體晶片的保護電路直接連接於 此第一主電流電搔和此第二主電流電極上。 ----I*---------------訂 -------- 雇線^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 — 20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088111674A 1998-07-10 1999-07-09 Semiconductor module TW427031B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19597498 1998-07-10

Publications (1)

Publication Number Publication Date
TW427031B true TW427031B (en) 2001-03-21

Family

ID=16350110

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088111674A TW427031B (en) 1998-07-10 1999-07-09 Semiconductor module

Country Status (3)

Country Link
US (1) US6232654B1 (zh)
EP (1) EP0971412B1 (zh)
TW (1) TW427031B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE519893C2 (sv) 2000-11-09 2003-04-22 Ericsson Telefon Ab L M Induktorstruktur hos integrerad krets samt icke-förstörande mätning av etsningsdjup
CA2394403C (en) * 2002-07-22 2012-01-10 Celestica International Inc. Component substrate for a printed circuit board and method of assemblying the substrate and the circuit board
DE102006017487A1 (de) * 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
JP4975387B2 (ja) * 2006-07-18 2012-07-11 三菱電機株式会社 電力半導体装置
US7898784B2 (en) * 2008-02-14 2011-03-01 Zippy Technology Corp. Protection circuit with variable current level limits
US9230957B2 (en) * 2013-03-11 2016-01-05 Alpha And Omega Semiconductor Incorporated Integrated snubber in a single poly MOSFET
CN103633073A (zh) * 2013-12-04 2014-03-12 江苏长电科技股份有限公司 一种可拆卸、可组装的SiP封装结构
CN107580727B (zh) * 2015-02-17 2020-12-22 皇家飞利浦有限公司 陶瓷基底以及用于生产陶瓷基底的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4600968A (en) 1984-11-13 1986-07-15 Fuji Electric Co., Ltd. Semiconductor device package having regions of different thermal properties
US5029322A (en) * 1986-11-17 1991-07-02 Siemens Aktiengesellschaft Power MOSFET with current-monitoring
JPH0734457B2 (ja) * 1988-04-05 1995-04-12 株式会社東芝 半導体装置
JP2658427B2 (ja) * 1989-01-17 1997-09-30 富士電機株式会社 電力変換用半導体素子のスナバ回路とそのモジュール装置
JP3053298B2 (ja) * 1992-08-19 2000-06-19 株式会社東芝 半導体装置
JP2979930B2 (ja) 1993-10-28 1999-11-22 富士電機株式会社 電力用半導体装置のパッケージ
US5541453A (en) * 1995-04-14 1996-07-30 Abb Semiconductors, Ltd. Power semiconductor module
US5652467A (en) * 1995-07-27 1997-07-29 Hitachi, Ltd. Semiconductor device and package structure therefore and power inverter having semiconductor device
JPH113971A (ja) 1997-06-11 1999-01-06 Fuji Electric Co Ltd 車両用半導体電力変換ユニット
JPH11177021A (ja) * 1997-12-09 1999-07-02 Toyota Autom Loom Works Ltd 半導体スイッチの電極構造

Also Published As

Publication number Publication date
EP0971412A3 (en) 2003-11-26
EP0971412B1 (en) 2013-03-13
US6232654B1 (en) 2001-05-15
EP0971412A2 (en) 2000-01-12

Similar Documents

Publication Publication Date Title
KR102019596B1 (ko) 회로 장치 및 그의 제조 방법
US6101114A (en) Power conversion system having multi-chip packages
JP2960375B2 (ja) 電力モジュール
US7046535B2 (en) Architecture for power modules such as power inverters
US7122890B2 (en) Low cost power semiconductor module without substrate
CN109417067B (zh) 半导体功率模块
JP3396566B2 (ja) 半導体装置
JPH03136412A (ja) 電力変換用半導体素子のスナバ回路とそのモジュール装置
KR101300954B1 (ko) 회로 장치 및 그 제조 방법
TW200807678A (en) Power semiconductor apparatus
GB2336254A (en) Power module for a current converter
JP4051135B2 (ja) 封じられたサブモジュールを備える電力用半導体モジュール
TW427031B (en) Semiconductor module
CN107492531B (zh) 半导体装置
JP4055643B2 (ja) インバータ装置
US6295201B1 (en) Bus bar having embedded switching device
US5617293A (en) Bridge module
JP2002238260A (ja) 半導体装置
US5313363A (en) Low impedance interconnection assembly for high frequency switching power semiconductor devices and low inductance modular capacitor
JP4323073B2 (ja) パワーモジュール
JP2023541621A (ja) パワーモジュール及びその製造方法、コンバータ、並びに電子機器
JP2004221225A (ja) 薄型直流電源装置及びその製造方法
JP3482913B2 (ja) 半導体モジュール
JPH09331018A (ja) 半導体装置
JP2001085612A (ja) 相補型igbtの実装構造

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent