TW426996B - Method for frbricating ferroelectric capacitor memory device - Google Patents
Method for frbricating ferroelectric capacitor memory device Download PDFInfo
- Publication number
- TW426996B TW426996B TW088122227A TW88122227A TW426996B TW 426996 B TW426996 B TW 426996B TW 088122227 A TW088122227 A TW 088122227A TW 88122227 A TW88122227 A TW 88122227A TW 426996 B TW426996 B TW 426996B
- Authority
- TW
- Taiwan
- Prior art keywords
- ferroelectric layer
- sbt
- layer
- forming
- ferroelectric
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000003990 capacitor Substances 0.000 title claims abstract description 25
- 238000003860 storage Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 170
- 238000001035 drying Methods 0.000 claims description 11
- 230000008016 vaporization Effects 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 238000009834 vaporization Methods 0.000 claims description 7
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000004151 rapid thermal annealing Methods 0.000 claims 3
- 125000000484 butyl group Chemical group [H]C([*])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000002309 gasification Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- 206010061218 Inflammation Diseases 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004054 inflammatory process Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 239000002516 radical scavenger Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052861 titanite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
426996 五、發明說明（1) - 《發明之範圍》 本發明係有關於一種半導體元件的製備方法，尤其是 有關於製備鐵電性電容記憶體之方法，其中有一鐵電性讨 料層係用於電容器的介電材料者。 《發明之背景》 由於鐵電性電谷通常為非氣化型者，即使電力中斷其 儲存資料亦鮮有消除。然而假如層的厚度夠薄，反自發糨 化變成更快藉此如DRAM —般實現高速讀寫。 又，lbit的§己憶體單元可由電晶體與鐵電性電容造成 而此性質可應用於大量製造。有數種鐵電性電容器如
Si"Bi2Ta20 9 (下文中簡稱SBT)，PbUr.TUOSC下文中簡稱 PZT)等是。 第1圖為使用SBT鐵電層為介電物電容器的剖面圖。 參照第1圖，第一内層1 3沈積於形成於一電氣節（未圖 示）的半導體基板Π上。一粘膠層，如一Ti層與一存儲電 極用導電膜，例如一 p t層接下去形成β 在導電膜17上形成一SBT鐵電層18 ,其方法如下：首 先’塗佈一無定形SBT鐵電層18然後在大約1 60〜260 °C溫 度下烘乾’最後在超過7〇〇。〇的高溫下晶化。於此，因SBT 鐵電層18係在超過7〇〇 t之溫度下晶化故$ΒΤ鐵電層18可具 有鐵電性特性的鈣鈦礦結構。 其次’為了成長顆粒邊界，在超過8 0 0 °C之溫度下以 爐内退火方式處理SBT鐵電層1 8 在反覆整個過程數次 後’則形成具有所欲厚度的SBT鐵電層1 8。
426996 五'發明說明（2) 然後’板電極用之導電膜1 9，如P t層被形成於S B T鐵 電層1 8上。
藉導電膜19之某些部份的圖案化來形成板電極，^^丁 鐵電層18做為介電層，導電膜17做為存儲電極及一粘勝層 15。 I 然而’由於在高溫下，如超過70 0。(： '，SBT鐵電層1 8 會晶化，於是產生下列問題。 期 間 換言之，在SBT鐵電層18内的Bi成份在70 0 DC下的晶化 氣化或擴散。因此，在SBT鐵電層1 8興那些電極1 7, 1 9 間的介面發生化學反應因而在介面留下例如Bi2PT或BiPT 等副產品。 尤有甚者，由於在SBT鐵電層18内的Bi成份的氣化或 擴散，Bi與Ta在SBT鐵電層1 8内的組成比兌改變。由此改 變’滋滯與洩漏電流的特性亦變劣了。 《發明之總論》 由是’本發明目的之一在防止在SBT伞電層與相接觸 之電極間之化學反應。 此外’本發明的另一目的為防止在SBT鐵電層内之μ 成份組成比之改變。 法，其所包括之 一存儲節點的半 導體基板上；形 為達成這些目的，本發明提供一種方 步驟為：提供一在其中形成有一電晶體與 導體基板；沈積一存儲電極用導電膜於半 成—第一 SBT(SrBi2Ta2〇9)層；在可防止炎化或擴散第— SBT鐵電層内之Bi成份的溫度範圍以内晶化第一SBT鐵電
426996 五、發明說明（3) 層；形成一第二SBT鐵電層於第一SBT鐵電層上；以一選定 溫度晶化第二SBT鐵電層’以便使第二SBT鐵電層有一鈣鈦 礦型結構；形成一第三SBT鐵電層於第二SBT鐵電層上；在 可防止氣化或擴散第三SBT鐵電層内之Bi成份的溫度範圍 以内晶化第三SBT鐵電層；以爐内退火第一至第三鐵電 層之方法形成一鐵電層；形成一板電極用第二導電膜於鐵 電層上；以選定形狀將第二導電膜，鐵電層及第一導電膜 予以圖案化來形成一電容器’其中電容器包含有一板電 極，一鐵電層及一存儲電極。 ,在另一形態中，本發明更提供一種方法，其包含的步 驟為：提供一在其中形成有一電晶體與一存儲節點的半導 體基板；沈積一存儲電極用導電膜於半導體基板表面上； 形成一第一SBT鐵電層於導電膜上；在7〇(^〇以下之溫度晶 化第一SBT鐵電層；形成一第二m鐵電層於第一sbt鐵電 層上；以超過70 0。(：之溫度晶化第二SBT鐵電層；形成一第 三SBT鐵電層於第二SBT鐵電層上：在7〇〇勺以下之溫度晶 化第三SBT鐵電層；以爐内退火第一至第三如鐵電血層又來曰a形 成二鐵電層；形成一板電極用第二導電膜於鐵電層上；及 將第二導電膜’鐵電層及第一導電膜圖案化來形成容 器’其中電容器包含-板電極，一鐵電層及—存 極。 《較佳具體實施例之詳細描述》 下文中將參照附圖詳細討論本發明之較佳實施 參照第2A圖，所提供之半導體基板21中形成有 化物（未圖示卜-電晶體（未圖示），及一存儲節點（未圖 426996 五、發明說明（4) 示）。一第一介在層22形成於半導體基板21上。一粘膠層 23以大約50〜500 A之厚度形成於第一介在層22上，而粘 膠層23則選擇性的使用Ti或Ta層。存儲電極用第一導電膜 2 4 ’例如一 P t層以大約1 〇 〇 〇〜5 0 0 0 A的厚度形成於枯膠層 23上。然後在氧大氣中以500〜700 °C的溫度將第一導電膜 24施以爐内退火1 0〜60秒鐘而晶化第一導電膜24。 參照第2 B圖’以大約5 0 0〜1 0 0 0 A的厚度用旋轉塗佈 法將第一SBT鐵電層25a塗佈於第一導電膜24上。然後以 160〜180 °C之溫度對第一SBT鐵電層25a施以第一次乾燥1 〜5分鐘，然後以2 6 0。〜2 8 0 °C之溫度施以第2次乾燥1〜5 分鐘。經乾燥的第一 S B T鐵電層2 5 a即迅速以可防止s B T鐵 電層25a内Bi成份的氣化或擴散的溫度範圍内施以熱退 火’最好是在氧大氣中以500〜700 °C持續10〜60分而晶化 第一 SBT鐵電層25a。於此，由於以不使SB T鐵電層25a内的 Bi成份氣化或擴散的700 °C下完成第一SBT鐵電層25a晶化 的步驟，因此第一SBT鐵電層25a内的Bi成份不致在第一導 電臈24下氣化或擴散。 以5 0 0〜1 0 0 0 A之厚度用旋轉塗佈法塗佈第二SBT鐵電 層25b，42b於第一SBT鐵電層25b上。其次，以160〜18CTC： 之溫度第一次乾燥第二SBT鐵電層25b 1〜5分鐘。經乾燥 的第二SBT鐵電層25b即迅速在氧大氣令以700〜8〇〇°c的溫 度施以熱退火1 0〜60秒而使第二SBT鐵電層可具有舞鈦礦 結構。雖然晶化步驟在超過7 〇 〇 °c下進行，由於有第一 s B T 鐵電層25a之形成，所以Bi成份不致氣化或擴散於第一導
第10頁 五、發明說明（5) 電膜24下。 以大約5 0 0〜1 0 0 0 A的厚度用旋轉塗佈法塗佈第三SBT 鐵電層25c於第二SBT鐵電層25b上。然後以16〇〜18〇艺的 溫度對第二SBT鐵電層25c施以第~次乾燥i〜5分鐘，然後 以260〜28 0 °C之溫度施以第二次乾燥i〜5分鐘。經乾燥的 第二SBT鐵電層25c即迅速在氧大氣中施以熱退火，最好在 5 00〜700。〇之溫度範圍下持續10〜6〇秒鐘而使第三SBT鐵 電層25c，42c可以不致氣化或擴散其“成份下晶化。於 此，晶化步驟也是在7〇〇 t以下溫度進行，而Bi成份並不 在形成於第一 SBT鐵電層25 a之下部的第一導電膜24以下氣 化或擴散，再者，第三鐵電層25c可充做保護在第二SBT鐵 電層25b内的Bi成份不致向外氣化或擴散之用。 '田於此，本發明的SBT結構包括一第一SBT鐵電層其在低 溫度下晶化以防止Bi的氣化或擴散；一第二SBT鐵電層其 形成於第一 SBT鐵電層上而在高溫下晶化實質上有鐵電性 作=;及一第三SBT鐵電層其形成於第二SBT鐵電層上而在 低狐度下晶化以防止Bi的氣化或擴散d因此SBT鐵電層 25a，25b，2 5c可認為是與單一SBT鐵電層有相同性質並具 約欽礙結構。 結果’雖然第一與第三別了鐵電層未具有鈣鈦礦結 構，對於鐵電性質並無影響。 衫 其次’第一 ’第二與第三鐵電層25a，25b，25c在氧大 氣中以700〜800 C溫度範圍施以爐内退火藉此形成一鐵 層25。 电
第11頁 4 26996 五'發明說明¢6) · 於此，在第二SBT鐵電層25a内Bi的組成比可能與第一 與第三SBT鐵電層25a，25c者不同，但無論如何經過爐内退 化後的整個鐵電層25而言其Bi的組成比乃均勻的。 參照第2 C圖，有一板電極用第二導電膜2 6例如—P t層 以500〜5000 A的厚度用濺射法形成於鐵電層252上。當基 板溫度達到3 0 0〜6 0 0 °C時第二導電膜2 6最好施以塗佈。 參照第2 D圖’ 一界定電容器用電阻圖案（未圖示）以習 知光蝕刻法形成於第二導電膜263上。藉使用該電阻圖案 做為光罩，將第二導電膜26，鐵電層25，第一導電膜24及 枯膠層23 —舉圖案化來形成一板電極26a與一儲存電極。 於是完成了電容器。然後取下電阻圖案。 如第2E圖所示，有一電容器保護層27及一具有平面 化性質的第二介在層28接著形成於電容器上。然後，電容 器保護層27與第一介在層22施以選擇性的蝕刻藉以曝露板 ，極26a與基板21内的周緣區域因而形成接觸孔们，^^。其 ，沈積一邊界金屬膜29於接觸孔内與第二介在層28的上 广。再形成一金屬導線3〇於邊界金屬膜29上來電氣上連接 板電極26a與基板21内的周緣區域^ 尤有進者，本發明並不限定於前揭實施例而已，雖然 辅：SBT鐵電層構造成單一 I ’具有鈣鈦礦結構的第二SBT =層以鐵電層厚度來考慮可構成如第3圖所示之多重層 ，照本發明，在形成做為鐵電層使用的SBT鐵電層期 有―最低部與—最高部的鐵電層在不使Bi成份氣化或
4. 26 9 9 6 五、發明說明f：7) ' 擴散的溫度下晶化，而位於中間部的鐵電層在其能獲得鈣 鈦礦結晶結構的溫度範圍内晶化。因此，在某些鄰近電極 區域内的Bi成份的存在得以避免。 因此，在電極介面及鐵電層並不會發生化學反應，由 於在鐵電層内的B i組成比並無改變，因此改善了磁滯特 性，減少了洩漏電流。 綜上所述，為本發明之兩種較佳實施例，並非用來限 定本發明實施之範圍。舉凡依本發明申請專利範圍所做之 同等變更與修飾，概為本發明專利範圍所涵蓋。
第13頁 426996 圖式簡單說明 第1圖為表示一傳統鐵電性電容器之剖面示意圖。 第2A至2E圖為說明本發明製備鐵電性電容器方法之剖 面圖。 第3圖為表示本發明另一實施例之剖面圖。 圖式中元件名稱與符號對照 21 半導體基板 22 第一介在層 23 粘膠著 24 第一導電膜 25a :第一 SBT鐵電層 25b, 42b :第二SBT鐵電層 25c, 42c :第三SBT鐵電層 25 :鐵電層 26 :第二導電膜 252 :鐵電層 2 6 3 :第二導電膜 2 6 a :板電極 2 7 :電容保護層 28 :第二介在層 Η1, Η 2 :接觸孔 2 9 :障屏金屬臈 3 0 :金屬導線
第14頁
Claims (1)
- 426996 六、申請專利範圍 - 1 · 一種製備鐵電性電容記憶體元件之方法，其步驟 為： 提供一在其中形成有.一電晶體與一存儲節點的半導體 基板； 沈積一存儲電極用導電膜於該半導體基板上： 形成一第一SBT(SrBi2Ta209)層； 在可防止氣化或擴散該第一SBT鐵電層内之Bi成份的 溫度範圍以内晶化該第一SBT鐵電層； 形成一第二SBT鐵電層於該第一SBT鐵電層上； 以一選定溫度晶化該第二SBT鐵電層，以便使該第二 SBT鐵電層有一的欽礦型結構； 形成一第三SBT鐵電層於該第二SBT鐵電層上； 在可防止氣化或擴散該第三SBT鐵電層内之Bi成份的 溫度範圍以内晶化該第三SBT鐵電層； 以爐内退火該第一至第三SBT鐵電層之方法形成一鐵 電層； 形成一板電極用第二導電膜於該鐵電層上；及 以選定形狀將該第二導電膜，該鐵電層及該第一導電 膜予以圖案化來形成—電容器，其中該電容器包含有一板 電極’一鐵電層及一存儲電極。 2，如申睛專利範圍第I項之方法，其中所述晶化該第 一及s玄第二SBT鐵電層的步驟係在5㈣〜7〇〇 °C之溫度範圍 以迅速熱退火方式完成。 3.如申請專利範圍第2項之方法，其中所述迅速熱退第15頁 Λ26996 六、申請專利範^ ~~ 火步驟係在氧大氣中進行1 0〜6 0秒鐘。 4. 如申凊專利範圍第1項之方法，其中所述晶化該第 二SBT鐵電層之步驟係在70 0〜800 °C之溫度範圍以迅速熱 退火完成。 5. 如申清專利範圍第4項之方法，其中所述晶化該第 二SBT鐵電層之步驟係在氧大氣宁進行1 0〜6 0秒鐘。 6 如申請專利範圍第1項之方法，其中所述形成該第 一與該第三SBT鐵電層之步驟更包含有塗佈一 SBT鐵電層； 及乾燥該SBT鐵電層之步驟。 7. 如申請專利範圍第6項之方法’其中所述乾燥該SBT 鐵電層的步驟更包含首先在160〜180 °C之溫度範圍乾燥該 SBT鐵電層1〜5分鐘；及第二次在2 6 0〜2 8 0。(：之溫度範圍 乾燥該SBT鐵電層1〜5分鐘之步驟。 8. 如申請專利範圍第1項之方法，其中所述以爐内退 火該第一至第三SBT鐵電層之步驟係在700〜8〇〇 之溫度 範圍進行1 〇〜6 〇秒鐘。 9. 如申請專利範圍第1項之方法，更包含形成一姑勝 層的步驟於提供該半導體層的步騾與形成該第一導電膜步 驟之間B _ 1 0.如申請專利範圍第9項之方法，其中所述黏膠層為 一Ti或Ta層。 11,如申請專利範圍第1項之方法，其中所述第一與第 二導電膜為Pt層。 1 2. —種製備鐵電性電容記憶體元件之方法’其步驟第16頁 42699β -----六、申請專利範圍 為： 基板提供—在其中形成有—電晶體與—存储節點的半導體 儲電極用導電膜於該半導體基板表面上； 形成一弟一SBT鐵電層於該導電膜上； 在了〇〇 c以下之溫度晶化該第—SBT鐵電層； 形成一苐一 SB T鐵電層於該第τ鐵電層上； 以超過70G C之溫度晶化該第二別丁鐵電層； 形成一第三SB T鐵電層於該第二τ鐵電層上； 在700 X：以下之溫度晶化該第三SBT鐵電層； 以爐内退火該第一至第三SB T鐵電層來形成一鐵電 層； 形成一板電極用第二導電膜於鐵電層上；及 將該第二導電膜，該鐵電層及該第一導電膜圖案化來 形成一電容器，其中該電容器包含一板電極，一鐵電層及 一存儲電極。 1 3.如申請專利範圍第1 2項之方法，其中所述晶化該 第一及第三SBT鐵電層之步，驟係在5 0 0〜7 0 0 °C之溫度範圍 以迅速熱退火方式完成。 1 4.如申請專利範圍第1 2項之方法，其中所述晶化該 第二SBT鐵電層之步驟係在7〇〇〜8 0 0 °C之溫度臧圍以迅速 熱退火方式完成。 1 5.如申請專利範圍第1 2項之方法，其中所述形成該 第一與第三SBT鐵電層之步驟更包含之步驟有：塗佈一 SBT第17頁 426996 六、申請專和]範圍 鐵電層；及乾燥該SBT鐵電層。 sRT= 專利範圍第15項之方法，纟中所述乾燥該 sy鐵电層之步驟更包含的步驟有：首先在i6〇〜i8〇c之 k度^圍乾燥該SBT鐵電層i〜5分鐘；其次在26〇〜28〇Dc 之溫度範圍乾燥該SBT鐵電層1〜5分鐘。 1 7.如申請專利範圍第丨2項之方法，其中所述以爐内 退火該第一至第三SBT鐵電層之步驟係在7〇〇〜800 °c之溫 度範圍進行10〜6〇分鐘。 1 8.如申請專利範圍第丨2項之方法，更包含形成一粘 膠層的步驟於提供該半導體層的少驟與形成該第一導電膜 步驟之間。 1 9.如申請專利範圍第1 8項之方法，其中所述枯膠層 為一T i或T a層。 20·如申請專利範圍第丨2項之方法，其中所述第一與 第二導電膜為Pt層。第18頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980057284A KR100300877B1 (ko) | 1998-12-22 | 1998-12-22 | 백금 하부전극과 에스비티 강유전체막의 화학반응을 억제할 수있는 캐패시터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW426996B true TW426996B (en) | 2001-03-21 |
Family
ID=19564665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088122227A TW426996B (en) | 1998-12-22 | 1999-12-17 | Method for frbricating ferroelectric capacitor memory device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000208727A (zh) |
| KR (1) | KR100300877B1 (zh) |
| TW (1) | TW426996B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050062862A (ko) * | 2003-12-19 | 2005-06-28 | 주식회사 하이닉스반도체 | 반도체 소자의 강유전체 캐패시터 및 그 제조방법 |
-
1998
- 1998-12-22 KR KR1019980057284A patent/KR100300877B1/ko not_active IP Right Cessation
-
1999
- 1999-12-17 TW TW088122227A patent/TW426996B/zh not_active IP Right Cessation
- 1999-12-22 JP JP11365095A patent/JP2000208727A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000041425A (ko) | 2000-07-15 |
| KR100300877B1 (ko) | 2001-09-22 |
| JP2000208727A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7023014B2 (en) | Non-volatile memory and fabrication method thereof | |
| JP2000022111A (ja) | 高温酸化を用いた半導体素子のキャパシタ形成方法 | |
| TW439292B (en) | Method for forming a ferroelectric capacitor with low dielectric loss | |
| JPH0936309A (ja) | 容量素子の製造方法 | |
| JP2000040800A (ja) | 強誘電体記憶素子及びその製造方法 | |
| JP2820930B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JPS6072261A (ja) | 半導体装置 | |
| JP4031791B2 (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| TW426996B (en) | Method for frbricating ferroelectric capacitor memory device | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| JP2000503725A (ja) | 誘電率εの高い誘電体層または強誘電体層の製造方法 | |
| JP2930102B2 (ja) | 半導体装置用配線構造及びその製造方法 | |
| US7172946B2 (en) | Methods for forming semiconductor devices including thermal processing | |
| JP2001168290A (ja) | 半導体装置の製造方法 | |
| JP2001237384A (ja) | 半導体装置の製造方法 | |
| JP2000068469A (ja) | 強誘電体メモリデバイス及びその製造方法 | |
| JP2004146559A (ja) | 容量素子の製造方法 | |
| TW511247B (en) | Manufacturing method for a memory condenser containing a dielectric on the basis of strontium-bismuth-tantalum | |
| JP2002057223A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| KR100585114B1 (ko) | 비티에스 또는 비티지 물질로 이루어진 고유전체막을구비하는 반도체 소자의 커패시터 및 그 제조방법 | |
| JPH11224936A (ja) | 貴金属酸化物の製法および貴金属酸化物から形成される構造 | |
| JP3769711B2 (ja) | キャパシタの製法 | |
| JP2002164506A (ja) | 半導体装置及びその製造方法 | |
| KR100231597B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2006245612A (ja) | 容量素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |