TW425718B - Vertical transistor - Google Patents

Vertical transistor Download PDF

Info

Publication number
TW425718B
TW425718B TW087107377A TW87107377A TW425718B TW 425718 B TW425718 B TW 425718B TW 087107377 A TW087107377 A TW 087107377A TW 87107377 A TW87107377 A TW 87107377A TW 425718 B TW425718 B TW 425718B
Authority
TW
Taiwan
Prior art keywords
layer
trench
gate
substrate
polycrystalline silicon
Prior art date
Application number
TW087107377A
Other languages
English (en)
Inventor
Johann Alsmeier
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW425718B publication Critical patent/TW425718B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/39DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
    • H10B12/395DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

經潢部中决標隼局員J-消費合作妇印f 425718 A7 B7 五、發明説明(’) 發明領域 一聆而言,本發明僳鼷於元件及元件製造,尤指直立 式爾晶餺。 發明背哥 宑餺作半導艚元件時,翕在基板上形成絕緣曆,半 導爾覉和導霄層.瑄些層都要製作成圖案,以產生特激 和空間.而特徽和空間之最小尺寸或特戤尺寸(F)係取 決於撖影郸稃系統的解析度,將特擞和空間製作成圖案 .W形成半導艚元件,如電晶體,電容器和電姐器,然 後將瘡些元件相互連接Μ達成想要的電性功能,各種不 簡元件轉的形成和圓案製作都是使用傳統的製作技術達 成.諸如n化,雛孑布植,澱積,矽的磊晶成長,撤影 邾稈和触刻等,此處納人參考之技術說明在198S年New York之Mcfiraw-Ηίΐΐ出販社出版,由施敏所著之第二版 VLST Technoiofiy— 書中。 觫機存取記憶照,如動態鼸和存取記憶體(DRAMs ),含 有組成列和行K儲存資訊之記憤單胞,例如,有一種記 憤莆胞包含利用金鬭線連接到溝渠電容器之電晶體,典 型地.該電容器稱為”節點 '當工作時,允許電晶體_ 取雷容器的資料,或將資料寫入電容器。 元伴尺寸需要繼鳙縮小,以利於設計更高密度和更小 特激R寸及單睢面穑之DRAHs,例如,已研究將傳統單 胞而稹從8F2減小到低於6P2,但是,製作此種濃密地擠 存一起的特徵和輩胞尺寸之元件會有問題,例如,遮罩 -3- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂. 425718 A7 B7 經沪部中央標準局努工消贽合竹.d印繁 五、發明説明 ( > ) 1 1 1 准 位 m # 隳 敏 度 小 型 化 的 結 果 « 使 得 很 雞 設 計 和 製 作 1 1 I OR AMS 胞 中 的 窜 晶 體 » 此 外 1 此 種 小 型 化 產 生 陣 列 元 件 1 1 Η 夸 到 限 制 造 成 對 單 胞 操 作 有 不 利 影 響 之 短 通 道 請 1 先 1 間 m , 對 於 维 步 惡 化 該 問 題 % 短 通 道 元 件 設 計 規 則 與 閱 1 f- i 傳 統 的 節 接 面 低 m 位 揆 雜 相 矛 盾 〇 I 之 1 } 由 Η h 之 討 論 T 明 顯 地 * 有 需 要 提 供 —* 容 易 實 行 在 注 意 1 I 事 1 OR hHW. m 中 之 m 晶 髓 〇 項 再 1 I 發 明 m 述 填 % 1 本 本 發 明 係 翮 於 —- 種 直 立 式 電 晶 體 9 在 實 施 例 中 , 直 立 頁 1 | m 晶 辑 係 為 具 有 满 渠 電 容 器 之 記 憶 單 胞 的 成 員 » 溝 渠 ! | 窜 m 器 係 形 成 在 基 板 9 如 矽 晶 圓 之 中 * m 渠 電 容 器 之 上 1 1 寿 面 內 凹 低 於 基 板 的 上 表 面 提 供 -- 種 淺 溝 渠 絕 緣 體 1 訂 1 I (S下T ) 使 記 憶 單 睢 與 其 他 元 件 隔 絕 * ST I重叠部分的溝 m 窜 η 器 * 保 留 在 满 渠 電 容 器 上 之 其 餘 部 分 * 此 外 電 1 1 晶 艚 位 在 相 對 於 ST T之基板上, 該罨晶體包含閘極, 汲極 i I 和 厢 择 而 閛 m 包 含 —. 具 有 水 平 部 分 和 垂 直 部 分 之 導 電 1 1 圃 - η 水 平 部 分 係 位 在 基 板 表 而 之 上 » 而 該 垂 直 部 分 則 [ m 入 存 讷 側 荦 和 ST I側壁之間的其餘部分, 電晶體的垂直 1 I 部 分 係 鞯 由 介 電 層 與 溝 渠 電 容 器 絕 緣 0 1 1 m 式 簡 m 說 明- 1 1 第 1 關 為 傳 統 的 DR AH簞 胞 ί 1 I 第 2 圖 為 根 據 本 發 明 之 DRAM 單 胞 反 1 1 第 3 a -3 i圄為第2 圖之DRAM單胞的製程。 1 I 發 明 詳 述 - 4 - 1 1 1 1 1 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X29·/公釐) 拎斌部中央標卑局兵^消費合竹社印繁 4 25 7 1 8 A7 B7五、發明説明(* ) 水發明係鼸於一種直立式電晶體,基於說明,將在文 脈中敘炖本發明之濟渠電容器DRAM單胞的製法,但是, 本發明可-廣泛的延伸到一般電晶體的製法,為了方梗 明瞭本發明,將說明一種傳统之溝渠電容器DRAM單胞。 參考第1鬮,其_示傳統之溝渠罨容器DRAM單胞100, 例如,眈癍納入參考的此種傳統溝渠電容器DRAM單胞取 材自等人在1993年IEDM研討會論文集第627頁所 發表之 A 0,6 wnf 256Hb Trench DRAM Cell with Se- t ... , .., .......... — --------- If- Aligned Buried Strap (BEST)論文,通常,軍胞 随列係賴由字元線和位元線相互連接而形成DRAM晶Η。 該DOM單胞,包含一形成在基板101中之溝渠電容器 160.該基板用Ρ型雜質,如硼(Β),作輕微摻雜(Ρ-), 禅常,該满渠是用有η型雜質,如砷(As),作大量摻雜 U + )旳多晶碑(poly)161填滿,該多晶矽當作電容器的 平板之一,而電容器的另一平板則由用As摻雜之埋人式 平板1 6 5構成。 該DRAM翬胞也缠包含一種水平式電晶體110,此種電 晶賻包含-閛棟1〗2,湄極113和汲搔14,而閘搔和源極 則:i·藉由布值γ»型雜質,如磷(P)所形成,該電晶體可 K經由金靨帶125完成連接電容器,該金屬帶低將溝渠 中As摻雜多晶矽的As雜質向外擴散而形成。 瓚管168係形成在溝渠的上部,共可Μ防止節點接面 穿透到該埋人式平板,穿透是不想要的,因其會影響單 睢的操作能力,如_所示.瓖管定義埋人式金臑帶的底 -5 - (讀先閱讀背面之注意事項再填寫本頁〕 *-° 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公嫠) 經濟部中央標準局員工消費合作社印製 425718 Λ7 Η 7 五、發明説明(4 ) 部和地入式平板的頂部。 含有η型雜質,如P之埋人式井1 7 fl偽形成在基板表 面之下,此埋\式η犁井之雜質濃度的峰倌大約在環管 的底部,通常,此井為輕撒椟雜,埋入式井係要將D R A Μ 單胞之埤入式平板連掖成陣列。 電晶_要在源極提供一適當的電賴才能工作,而閘極 致能資料寫人到溝渠電容器或自溝渠電容器謓取,一般 而言,閘極和源棟係分別形成I) R A Μ陣列之字元線和位元 線,淺溝渠絶綈體(S Τ I ) 1 S 0之形成係要将D R A Μ單跑輿其 他單胞或元件隔離,如圖所示,宇元線1 2 0係形成在溝 渠之丨:.,fl藉由S Τ Τ從那裡隔離,字元線1 2 0稱為”通行 字元線”,此種紐態稱為折稱式位元線結構。 笔2圖為根搏本發明之苜立式雷晶體2 5 (]的菁施範例, 此稈首立式電晶體偽製作在D R A Μ單胞2 1 0之中,該13 R A Μ 單睢為一榑合併絶綠節點溝渠式(M U Τ )單胞,當然也可 以使用其他揮單胞組態。 如圖所示,該I) RA Η單胞採用一形成在基板2 (U中之溝 渠電容器2 1 0,例如,該基板用具有第一導電型之雜質 作輕檝探雜,在實施例中,該基板煤用Ρ型雜質,如Β ,作輕微摻雜(Ρ-),通常,該溝渠包含用具有第一導電 型之雜質作大鼉楔雜的多晶矽2如圖所示,該多晶 5々傜用η型雜質,如A s或Ρ大暈摻雜(η + ),在實施例中, 該多晶矽係用4 s大最楔雜,該多晶矽2 1〗為電容器平板之 本紙張尺度適用中國國家標準(CNS ) A4規椹(21〇Χ29·Μ>^ ) ϋ - ----- - ---4-. - n - ----丁 __ I^i n ____ T-a 系 (鄣先閲讀背面之注意事項存填齊本頁) 425718 A7 B7 五、發明説明(ί· 經"_部中央標準局负工消费合作社印f 一.而甯容器的另一平板則為含有As,例如,之η型埋 Α式平板220。 瑁管227黄近溝渠旳頂部,且稍微延伸低於埋入式平板 的頂部.該環管要夠厚,才能防止從節點接面穿透到該 揮人式平板.在本首施例中,環管厚約30-40ϋ®,例如, 含有Ρ雜質之η型埋入式井2 2 5約在環管2 2 7的底部,該 揮λ式井將陣列中的其他DRAM單胞之埋入式平板連接在 一起0 例如.該苜立式電晶體250為一η通道罨晶體,此種 雷晶髑包含一 閘極256,源極251和汲極252,也稱 為”字元镍”之堆《閘極通常包含導電層253和氡化物層 2 5 5,存太實_例中,該導電膊253為一多晶矽層,二擇 其一地.該導窜曆也可Μ為一多晶矽化物層,Μ滅少字 元镍的電咀,多晶矽化物層包含一在多晶矽層頂部上之 讷化物瞑,包含銪(Μ 〇 S U ),钽ί T a S i X ),鎢(W S i X ),鈦 (T丨Six)或鈷iCoSix)之各檷矽化物可Μ用以形成該矽化 物覉.鋁或耐火金麵,如鎢和鉬,或許可以單獨使用或 甜矽彳h物組合而形成該導電暦。 含有多晶矽之閘樺的部分245畲延伸越過堆β閘極256 之邊緣而谁人溝渠之上部分,位在該閘極之部分245下, 有一介雷罾2 3 3,此介電層要夠厚,才能隔離部分245和 節點.存本管腌例中,該絕緣層包含一藉由高密度電漿 艄稹,例如.氣化物而形之介電質材料。 存IS閛極之下為一閘瘓氧化物259,此閘搔氧化物自 讀„ 先 聞 讀 背_ 之 注 意 事 項 再 填 寫 本 頁 本紙張尺度適用中國國家標準(CNS ) A4規格(2】0X 297公釐) d257 1 8 紂沪部中央標準局员工消资合竹社印繁 A7 B7 _五、發明説明(fc ) 推耨閛樺25R的下方延伸到源極251之另一側,且總繞著 某板側孽.延伸件該絕緣層233,該汲搔位在毗連該閛 楝氣化物鼸镜部分之矽基板中,該汲極和源極要有適當 的雜®縱琛.才能完成想要的電特性。 椴博太發明.該閘極包含一水平部分256和一垂直部分 ?4叭該银首水平部分之部分245垂直延伸到低於在溝渠 ?10卜_夕萆板表而,藉由垂育部分245,元件長度可Μ不 用增加弄而榑而仍能延伸,例如,元件長度可賴由形成 深人蓽板之垂肓部分而增加,因此,該直立式電晶體可 W辨免跟短埔道效鼴有醑之問題。 如圓所示,該介電層233係與該環管分隔,此分隔要夠 大.才能允許足夠多旳電流從節點流到該汲極,使得能 钿撺接該電晶體和該電容器,該汲極係藉由將溝渠多晶 矽之As沣外擄敗而形成。 為了要將該DRAM翬胞與陣列中其他的DRAM單胞分隔, 餺要製作一 STI 3 80,在本苜腌例中,該STI之上表面381 係凸起宑矽基板表商390之平面上,二擇其一地,也可Μ 伸用非凸起式STI,此處納人參考的凸起式STI(RSTI)說 明存美瞬未審寒用專利中,其名稱為Reduced Oxidation Stress In the Fabrication Of Devices (待審目錄第 ίί7Ρ74?;7Μ號),如此處所述,該RSTI之上表面凸起在該 萆板表而上要夠多,才硅有效地滅少在該矽基板表面底 下钲伸之薄曆的形成,在該矽基板表面底下延伸之薄層的 形成,對於陣列中之DRAM簞睢的操作性有不利的影響, -8 ~ (請'先閱讀"-面之注意事項再填寫本頁) '11 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) Γ 4 2571 8 Α7 Β7 經消部中央標準局兵工消費合作衫印掌 五、發明説明 ( 7 ) 1 1 1 存 本 W _ 例 中 . 該 R ST [之 上 表 面 凸 起 旳 距 離 大 約 1 0 0 η « 1 ! | 較 佯 之 距 離 約 為 20-1 0 0 n si * 更 佳 之 距 離 約 為 4 0 _ 8 0 n id , 1 1 而 # 佯 之 距 雛 約 為 5 0 - 7 0 n ed 在另- -贾施例中, 該 RSTI /·v 誚 i 先' 1 上 m 而 凸 起 的 距 離 大 約 為 5 0 n a 1, 當 然 也 可 Μ 使 用 具 有 閱 讀 1 t- 1 致 h 為 平 m 表 而 之 矽 基 板 上 表 面 的 STI 〇 I 1 I 對 於 h m 之 RS Τ I 有 製 作 氧 化 物 2 40之薄層, 該氧化 注 意 1 I 事 1 物 钲 伸 谁 人 該 堆 # 閘 m 之 ___· 部 分 多 晶 矽 2 13, 該氧化物 項 再 1 I 係 當 作 紳 剃 停 ih 阍 用 Η 触 刻 形 成 該 堆 叠 閘 極 該 氧 化 寫 1 t 本 1 物 班 伸 m 人 該 堆 « 閘 極 要 夠 多 * 才 能 防 止 堆 叠 閘 極 蝕 刻 頁 1 1 不 # m 刻 携 人 該 閘 極 之 部 分 245 . 在S施例中, 該氧化物 1 I 名 義 h 約 延 伸 該 閘 m 寬 度 的 1/3 D 1 1 行 维 字 元 線 (未顯示) 係 形 成 在 該 RST I 之 上 9 此 行 進 字 - i 訂 1 I 元 m m 由 該 RSTI 與 該 溝 m 分 隔 9 在 本 實 施 例 中 * 該 行 進 字 元 線 的 某 一 m m 與 該 溝 渠 之 側 壁 對 齊 % 側 壁 之 相 對 側 1 1 m 該 閘 m 2 5 6對齊, 目自閛樓2 5 6延 伸 * 此 種 組 態 稱 為 開 1 I π 析 裙 式 位 元 媒 結 構 $ 也 可 Η 使 用 其 他 的 組 態 9 如 折 褶 1 1 線 式 或 開 π 式 結 構 〇 1 如 闢 所 示 * 該 第 — 導 電 型 為 P 型 而 該 第 二 導 電 型 為 1 I η 型 但 是 * 也 可 Μ 使 用 P 型 多 晶 % 填 滿 溝 渠 Ψ Μ 在 Π 1 ! 型 箪 板 中 形 成 DR AM 單 胞 » 此 外 * 有 可 能 用 雜 質 原 子 作 大 I 1 暴 地 或 輕 m 地 m m 基 板 井 t 埋 人 式 平 板 1 及 其 他 DRAM 1 I m 胞 之 m 件 ' Η 完 成 想 要 的 電 特 性 〇 1 1 第 3 a _ 為 將 該 盲 立 式 電 晶 體 形 成 在 含 有 溝 渠 電 晶 體 1 I 和 R ST T 之 DR AH單 胞 中 的 m 程 f 9 - 參 考 第 3 a 圖 , 溝 渠 電 容 器 1 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 經來—部中决標if局Μ X,消费合作社 d257 1 B A7 B7五、發明説明(< ) 310係形成在華板301之中,該基板之主表面並不是很重 要.而目可W便用任何適當的方向,如(100), (110), 或Π11).在管_例中,該基板為已用P型雜質,如B, 銲徹揆雜(P-)之矽晶_,通常,堆*垫330係形成在該 某板之表而I:.例如,該堆#墊包含一墊氧化層331, 一拋光停士圃;? 3 2 .及一硬遮罩罾(未顯示),例如,該 啉光停止颦為氡化物,而該硬瑭罩層為TEOs,該硬遮罩層 也可W伊用其他的材料,如BPSG, BSG或SAUSG。 該溝渠窜容器3 10係利用傳統技術形成在該基板之中, 例如,此處納人參者的此_技術由M u I I e「等人發表在 199(5 年 TEDM論文集第 507頁之 Trench Storage Tec- hnolosv for Gigabit DRAM Generations ,如圖所示,該 满渠係由已用As雜質大量摻雜之多晶矽31 4填滿,此摻 雜的多晶矽為該電容器平板之一,含有As雜質之埋人式 平板3 20_销在該满渠的底部,E為該電容器的另一平 板,該灌渠和埋人式平板係利用節點介電層312使彼此相 百分隔,在本實晰例中,該節點介電層包含氮化物和氧 化物環管3 27係形成在該溝渠的上部之中,例如,該 頊管包含一埔介窜質材料,如TE0S,此外,堪有製作用 P雑質輕微揆雜之η塑井32 5,用Μ將該陣列中的DRAH 單胞之埤人式平板相互連接在一起。 如第3 a鬪所示,例如,該基板之表面已用化學和機械 式抛光法(CMP)拋光過,該氮化物層332為CHP停止層,就 是在作CMP時,一曰達到該氮化物層就會停止,结果,移 -1 0 - ---------真------訂------崠 (請_先鬩讀#面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經消部中央標準局貝Η消費合竹社印震 425718 A7 B7五、發明説明(9 ) 除覆蓋基板表面之多晶矽,保留在該氮化曆332和溝渠 多晶矽314之間大致平坦的表面,此係為了 Μ後之製程。 參考第.此圃示將溝渠連接到DRAM單胞的電晶體 之金靨帶的形成,例如,利用反應離子蝕刻(RIE),將 該溝渠中的摻雜多晶矽314製作一夠深之凹槽,使能容 納該菹立式電晶體之長度,在本實_例中,該多晶矽凹 進該矽表面之下約200 - 500n m,該多晶矽凹進該矽表面 之下約30〇-400ηβ較佳,約35 0πβ更佳,在該溝渠製作凹 槽之後,為了 Κ後的製程,要清洗該溝渠之侧清洗 該俩壁也可使該環管凹進該捿雜多晶矽314的上表面之 下,此會在該矽和多晶矽倒坚之間形成間隙。 多晶矽層係位在該基板之上,用以覆蓋該氮化物層330 和該溝渠的上部分,通常,該多晶矽層為本質或未摻雑 多晶矽層,平坦化該多晶矽層,使其降到該氮化物層332 ,例如,在平坦化之後,在該溝渠中之該多晶矽凹進該 基板表面之下約300ηιι,而在該摻雜多晶矽314上之金羼 帶340 厚約50na。 參考第3c圔,如氧化物之介電層係形成在該基板表面 之上,例如,該氧化物麿為藉由高密度化學氣相澱續法 (HDCVD)形成之共成形層,實行部分移除該氧化物之蝕 刻,Μ保留在金_帶340之上的氧化物層341,該氧化物 層要夠厚,才能分隔該電晶體之閘極,而此電晶體係要 形成在該溝渠的上部分之上,在本實施例中,該氧化層 厚約5 0 η β。 -1 1 - (諳先聞讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) Α4規格(2)0X297公釐) ^消部中决標卑局只工消費合作社印繁 425718 A7 B7五、發明説明(、。) 之後,柊除該氮化物墊和氧化物層,例如,先利用濕 式化擧轴剌法柊除該氮化物墊,該濕式化學蝕刻法像選 擇轴刻氧化物,為了要確定有完全移除該氮化物層,則 揉用渦触剃的方法,接著,藉由選擇蝕刻氧化物之濕式 化璺紬刻法,柊除該氧化物塾,因為該氧化物層341比 該氬化物犁厚.所以蝕刻速率較低,结果,在移除該氧 化物嵆時.R柊除了 一定最之該氧化物層341。 接著.存該晶阆表而上形成一氧化物層(未顯示),此 稱為”W禳犧杵鼷”之氧化物睛係當作在之後的雜子佈植 ^麻解氧化物。 為了要形成用於DRAM單胞之η通道取存電晶體,需要 存該氛化物翳上轂穫一層光阻層(未顯示),再將此光阻 層製成_當的_案,以露出Ρ型并匾,最後將Ρ型雜質 .如Β,棺入此Ρ型井區,該雜質之植入要夠深.才能 防ih穿透效應產生,該雑質之縱深係要能達成想要之電 持件.如閘稼臨限電颸(Vt丨,當要設計雑質縱深時,要 考醴其後的製稈,井雜質有不同的熱處理。 此外.谭有要形成用於η通道支援電路之P型井,然 後再彩成用在互補式金氧半(CMOS)元件之互補井一 η型 井.要形成η型井就還需要額外的撤影製程和佈值步驟 .用W定義和形成該η型井,如同該Ρ型井,該ti型井之 縱深也是要肆到想要的電特性。 存佈棺之後.就要柊除該閘極镦牲層,然後形成閛極 氣化顆359,各種不同的製程步驟會使As雜質從該溝渠 -12- (請·先閱讀f面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4 25 7 1 8 A7 好"1部中央#準局Ml消费合竹社珥f, B7五、發明説明() 中之揍嫌多晶讷3〗4擴散通過該金臑帶340,而形成該汲 楝3 3.5.該汲樺之雜質擗深要斟酌其後的製程熱處理。 參考第3d圖,一多晶矽層354澱積在該閘檯氣化物層 359之h,該多晶矽層為該堆#閘極之導電層的下部分, 存本啻嘛例中.該多晶矽罾厚約20-70τϊβ,而較佳值約 為:ϊ〇ηΒι,該多晶矽層與基板表面的形勢相同,照此,在 該潢渠之t形成一孔洞370,然後在該多晶矽層上形成 足wm滿該空隙之介電曆,例如,此介電曆為一氧化物 圃.當然也可以使闬氮化物瑣滿該空隙,在一實腌例中 .該介甯濟.即氣化物晴接著移除及薄擇多晶矽拋光, 而保留下存該满榘之上且由氧化物填滿之該空隙。 接著.存該多晶矽層之上形成一氮化物層372,此氮化 物厨要夠厚.才能當作後面製程之拋光停止層,通常該 氮化物層之典型厚度約為500-1000^。 第鬮為定義和形成該DRAM單胞之RSTI區的製程,如 鼷所示,該RSTI區與一部分的溝渠重叠,而保留其餘的 部分允許足夠大的電流能流過該電晶體和電容器之間, 存本奮_例中,該RSTI的重*部分运該溝渠寛度的一半 .而較佯值約為該溝渠寛度的一半。 該STf區3 30之定義係用傳統的微影製程技術完成,在 审義奸該RSTI區之後,例如,利用RIE技術作非等向性触 刻.钟刻該RSTI區要夠深,才能將該埋入式金匾帶340與 該碑側華隔開,該矽側壁為要形成DRAM單胞之該電晶體 的枏對側,如_所示,該RSTI區之蝕刻深度要低於該環 -13- (請‘先閲讀带面之注意事項再填寫本頁〕 本紙張尺度適用中國國家標率(CNS ) Λ4規格(210X297公釐) 425718 A7 B7 五、發明説明(< -部中央標率局另Η消費合竹杜印f 管327之頂部328,在本實胞例中,該RSTI區之触刻要低 於該的表而約450ηι*。 參者第3f_,在該基板之表面上,澱積一足以填滿該 RST丨蔺3 30之介電材料,如TEOS,在本實施例中,例如, 先利用快速熱氣化法(RTO),在該基板表面上形成一薄的 氣化物嗄.然後在該RT0氧化物層上澱積一較厚的氧化物 瞑*如1^(^,此TE0S要夠厚,才能填滿該RSTI,例如, 該TROSiS約5 000-6000¾.在該TE0S成長期間,要先形成 一薄的氣化物圄當作氧化物暦的晶種,用姒減少該較厚的 TFns圃之釅力。 闵為該TR0S屑為共形,如平面犁,所K採用無遮罩STI .而冬出的TE0S可利用RIE移除和抛光,使得具有該氮化 物翳37 2表面之該RSTI上表面很平坦,通常,密度化該 RSTI氣化物偁要改善後來的濕式蝕刻遘揮性,例如,藉 由退火密摩化該R S T I氣化物。 存第.移除該氮化物層,在移除該氮化物期間, 也會柊除一部分的該RSTI氧化物,而保留下基本上具有 平ffl的冬晶肿賻354上表面之RSTI上表面,然後在該氮 化物阍上形成一氣化物層,且將其製成圖案以形成氧化 物3 40.捅常此氧化物係位在該1?51'1330之上,旦延伸通 媧該灌渠側荦之邊逯,該溝渠側壁係在形成電晶髓Μ當 作桷耨閛橛Μ刻之蝕刻停!t層的邊緣上,該氧化物340 可W防ih該堆褥閛择蝕刻不會触刻進入在該满渠上部中 之冬晶矽的該部分351,在本實施例中,該氧化物340延 -14- 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 請. 先 閱 讀 背- 1¾ 之 注 意 事 項 再 ΐτ 經辦部中央標準局MJ.消費合竹社印絮 425718 A7 B7五、發明説明(G ) 伸辅過該灌渠荦之距離名義上約為該閘掻寬度的〗/ 3。 參考第3h圖,形成該堆穩閘極之各層係形成在多晶矽 354和氧化物340之上,如圖所示,一多晶矽層355形成 在眩冬晶的層3 5 4之上,該多晶矽層355偽要用Μ形成堆 褥閘择中之導窜層的上部分,任意地,例如,形成含有 WxSi之碎化物睛,亲生合成的堆#閛掻,Μ降低字元線 雷Β目.該翳355和354之組合厚度要夠,才能形成該閘極 ?該薄雷賻,常然.此厚摩取決於設計之規格,在本苜 _例中.該相合圄之Β麻約為50-100ηΒ,—氮化物層357 形成存謌3 5 5之卜.,該裰化物唐愫當作蝕刻停止層,用 W形成一非寬範閩之位元媒接點。 宑第:Π_.興作基板表面之圓案,Κ形成用於該DRAM __之罱晶艚380的堆#閘極,一通通的堆叠閘極370通 常形成存該満渠之上,且W由該RSTI分隔,源極381係 _由布棺或向外檐散雜質形成具有薄當縱深之源極381, W燁成想要的操作特性,在圔示之實施例中,係佈植P 雜質,以形成該源極,為了要改善源極到閛極之擴散和 (請先閱讀背面之注意事項再填寫本頁)
-1T 和單尺因參 洌 ,旳,應 正圃定變是 修範持改而 為之用作 ,。 認明已而定園 將發例用決範 。 其本 _ 應明利 出實別說專 I 明超之特之請 Tfe說會示據面申 Θ 別不圖根上的 物特能明係考錄 隔例可發寸參附 間施巧本尺應之 物實抟,呰不效 化各的式瘡圃等 氮考中方 .範圃 用參術之是之範 採已抟例fB明全. 可明之範 .發完 ,發例由明太其 维本化賴說 .朗. 對. 孿 R 计此者 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2!〇X 297公釐) 5 2 4 8 7 Β 4 V /(\明 説明發 、 五 0 晶 霄 式 明板平 說 號 符 者 癸 某水閘源汲字余灌冬埤瓚埤淺棊溝多 器 板 0 平 線帶窜种式 極概榑元屬渠晶 \ 艚 緣器 井絕容 式渠 電;5 箐人澜板渠晶 ("先閱讀f-面之注意事項再填寫本頁) '11 經浐部中决標準局Μ工消资合竹#印% 220...埤人式平板 2 2 5 ...埋人式井 227 ...環管 2 .Ή ...介電層 2 4 5 ...閛樺垂育部分 2 5 0 ...育立式電晶體 25 1 ...壙掻 2 ϋ 2 ...汲择 -16- 本紙張尺度適用中國國家標率((:奶)/\4規格(2〗0\ 297公釐) 好消部中戎標嗥局負h消費合作社卬米 425718 A7 B7五、發明説明(^ )2 5 :?...導霄瞑 2 S f5 ...鑛,化物層 2 5 β〜.堆耱閘棟 2 5 9 ..,閘樺氣化物 3 0 1 ...萆板 31 0 ...溝渠窜容器 31 2 ...介電瞋 31 4 ...濟榘多晶讷 :ί 2 0 ...埋人式平板 3 2 B . . . # :? 27 ...頊管 :? 3 0 ...诨# 鲂 33 1 ...氧化物筚屑 33 2 ...抛光停止層 3 1 5 ...上表商 3 4 0 ...金鼷帶 3 4 1 ...氣化物層 3 5 9 ...閘裱氣化層 3 3 5 ...汲裱 :? 5 4 ...多晶矽層 :5 7 0 ...孔洞 3 7 2 ...氮化物層 3 2 8 ...頂部 3 !Π ...部分之多晶矽層 -17- (請先閲讀背面之注意事項再填寫本頁} 訂 ^I · 本紙張尺度適用中國國家標準(C'NS)Λ4規格(2】0X297公釐) 425718 A7 B7 五、發明説明() :? 5 7 ...氮化物隱 3 5 5 ...多晶矽層 3 8 0 ...霄晶體 3 fH ...源禳 (請先閱讀背面之注意事項再填寫本頁 訂 疒! 經浐部中央標準局Μ工消费合竹衫印米 _ 1 8 本紙張尺度適用中國國家標隼(CNS ) Λ4規格(210X297公釐)

Claims (1)

  1. 425 7 1 8 A8 B8 C8 D8 六、申請專利範圍 一辅陳機存取記憤餺單睢,包含: 一形成宑某板中之溝渠電容器,其中該溝渠電容器 W-·--- :>卜.表而问携人該基板上表而之下; —洚满_絕緣賻< s T I),該S Τ ΐ與一部分的該溝渠電 容器重轔.保留在該溝渠電容器上之其餘部分,及 一位存該蓽板相對於該ST1位置之電晶體,該電晶 艄包含-閘極,汲極和源極,該閘極包含一具有水平 部分和華首部分之導電餍,此導電層的水平部分位在 該某板之表商h,而垂直部分埋入該基板之表面下和 該满蕖雷容器h的其餘部分, 一位存該溝蕖甯容器上之介電層,該介電層係要分 鎘第二閛搔部分和該满繫電容器。 (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標率局員工消費合作社印裝 -19- 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)
TW087107377A 1997-06-11 1998-05-13 Vertical transistor TW425718B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US87278097A 1997-06-11 1997-06-11

Publications (1)

Publication Number Publication Date
TW425718B true TW425718B (en) 2001-03-11

Family

ID=25360277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087107377A TW425718B (en) 1997-06-11 1998-05-13 Vertical transistor

Country Status (6)

Country Link
EP (1) EP0884785B1 (zh)
JP (1) JPH1117151A (zh)
KR (1) KR100481035B1 (zh)
CN (1) CN1202012A (zh)
DE (1) DE69835184T2 (zh)
TW (1) TW425718B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080618A (en) * 1998-03-31 2000-06-27 Siemens Aktiengesellschaft Controllability of a buried device layer
US6197641B1 (en) * 1998-08-28 2001-03-06 Lucent Technologies Inc. Process for fabricating vertical transistors
US6255683B1 (en) * 1998-12-29 2001-07-03 Infineon Technologies Ag Dynamic random access memory
US6204140B1 (en) * 1999-03-24 2001-03-20 Infineon Technologies North America Corp. Dynamic random access memory
US6190971B1 (en) * 1999-05-13 2001-02-20 International Business Machines Corporation Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region
US6339239B1 (en) * 2000-06-23 2002-01-15 International Business Machines Corporation DRAM cell layout for node capacitance enhancement
US6551874B2 (en) * 2001-06-22 2003-04-22 Infineon Technologies, Ag Self-aligned STI process using nitride hard mask
US6617213B2 (en) * 2002-01-25 2003-09-09 Infineon Technologies Ag Method for achieving high self-aligning vertical gate studs relative to the support isolation level
DE10220584B3 (de) * 2002-05-08 2004-01-08 Infineon Technologies Ag Dynamische Speicherzelle und Verfahren zum Herstellen derselben
US6579759B1 (en) * 2002-08-23 2003-06-17 International Business Machines Corporation Formation of self-aligned buried strap connector
US7459743B2 (en) * 2005-08-24 2008-12-02 International Business Machines Corporation Dual port gain cell with side and top gated read transistor
US9837258B2 (en) * 2015-05-22 2017-12-05 Honeywell International Inc. Ion trap with variable pitch electrodes
CN105609503A (zh) * 2016-01-25 2016-05-25 中国科学院微电子研究所 存储单元、存储器件及电子设备
US11217589B2 (en) * 2019-10-04 2022-01-04 Nanya Technology Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760859B2 (ja) * 1985-11-19 1995-06-28 沖電気工業株式会社 半導体装置及びその製造方法
US5183774A (en) * 1987-11-17 1993-02-02 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor memory device
JPH07112049B2 (ja) * 1992-01-09 1995-11-29 インターナショナル・ビジネス・マシーンズ・コーポレイション ダイナミック・ランダム・アクセス・メモリ・デバイスおよび製造方法
US5360758A (en) * 1993-12-03 1994-11-01 International Business Machines Corporation Self-aligned buried strap for trench type DRAM cells
US5395786A (en) * 1994-06-30 1995-03-07 International Business Machines Corporation Method of making a DRAM cell with trench capacitor
US5614431A (en) * 1995-12-20 1997-03-25 International Business Machines Corporation Method of making buried strap trench cell yielding an extended transistor

Also Published As

Publication number Publication date
DE69835184T2 (de) 2007-06-14
DE69835184D1 (de) 2006-08-24
KR100481035B1 (ko) 2005-05-16
EP0884785A3 (en) 2001-10-10
EP0884785A2 (en) 1998-12-16
KR19990006511A (ko) 1999-01-25
JPH1117151A (ja) 1999-01-22
EP0884785B1 (en) 2006-07-12
CN1202012A (zh) 1998-12-16

Similar Documents

Publication Publication Date Title
TW456032B (en) Method for fabricating 4F2 memory cells with improved gate conductor structure
TW425718B (en) Vertical transistor
TW405262B (en) A process for forming a high density semiconductor device
TW402807B (en) Reduced parasitic leakage in semiconductor devices
TW448543B (en) High performance DRAM and method of manufacture
US7482229B2 (en) DRAM cells with vertical transistors
US6410391B1 (en) Method for producing an EEPROM memory cell with a trench capacitor
TW312050B (zh)
TW303496B (zh)
CN101248529B (zh) 具有侧栅控和顶栅控读出晶体管的双端口增益单元
TW495916B (en) System and method of forming a vertically oriented device in an integrated circuit
TW477062B (en) Dynamic random access memory
TW492187B (en) Trench-capacitor with capacitor-electrodes and its production method
TW409296B (en) Improved policide
TW382806B (en) DRAM-cells arrangement with dynamical self-amplifying storage-cells
TW404046B (en) Improved controllability of a buried device layer
TW396504B (en) Reduction of black silicon in semiconductor fabrication
JPS61185965A (ja) メモリセルおよびその製法
CN109962074A (zh) 半导体存储器结构及其制备方法
JPH05190795A (ja) メモリセルアレイ
JP2006013504A (ja) メモリ・ゲイン・セル、メモリ回路、およびゲイン・セルのための構造を形成する方法(水平メモリ・ゲイン・セル)
TW434878B (en) Manufacturing method of semiconductor device
TW550756B (en) Modified vertical MOSFET and methods of formation thereof
TW508807B (en) Modified gate conductor processing for poly length control in high density drams
TW399288B (en) Structure of flash memory and the manufacturing method thereof

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees