TW423243B - Digital baseline wander correction circuit - Google Patents
Digital baseline wander correction circuit Download PDFInfo
- Publication number
- TW423243B TW423243B TW088111921A TW88111921A TW423243B TW 423243 B TW423243 B TW 423243B TW 088111921 A TW088111921 A TW 088111921A TW 88111921 A TW88111921 A TW 88111921A TW 423243 B TW423243 B TW 423243B
- Authority
- TW
- Taiwan
- Prior art keywords
- analog
- digital converter
- receiver
- equalizer
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03484—Tapped delay lines time-recursive
- H04L2025/03503—Tapped delay lines time-recursive as a combination of feedback and prediction filters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
經濟部智慈財產局員工消費合作社印製 423243 B; 五、發明説明(I ) 本發明領域 本發明係有關於數位通信系統,及特別是用於基頻送 收發器系統基線漂移之修正。 發明背景 由於以區域網路爲基礎之應用帶動桌上型電腦計算能 力之大量幅提昇,及使用者間於對時間快速傳送需求增加 ,已刺激高速乙太區域網路(LANs)之發展》100BASE-TX乙 太網路(參照IEEE標準802.3U-1995CSMA/CD存取方法, 100BASE-T型式),其使用現有之第5類(CAT-5)銅線,及最 新所發展之1000BASE-T乙太網路(參照IEEE草案, P802.3ab/D4.0,用於四對CAT-5線或更好之絞線對•電纜 (1000 BASE-T)作100DMb/s操作之實體層規格)用於CAT-5 資料等級銅配線上以Gbits/s(十億位元/秒)速率傳送,此需 要以新的技術作高速符號處理。於CAT-5之纜線,Gbit/s( 十億位元/秒)傳送可以四個絞線對達成,及於每一對線上 以125百萬符號/秒傳輸率傳送,其中每一個符號表示兩個 位元。 實際上,資料爲以一組電壓脈衝傳送,其中每一個電 壓表示~個或多個資料位元。該組中每一個電壓被稱之爲 符號及整組電壓被稱之爲符號字符組(alphabet)。 一種以高速率傳送資料之已知系統爲不回歸零(NRZ)乏 信號方式。於二進位NRZ信號方式,符號字符組A}爲(-1 ’ +U °邏輯” Γ爲以正電壓傳送,及邏輯” 〇”爲以負電 壓傳送。於125百萬符號/秒傳送,每一個符號之脈波寬辑( ! 本紙張尺度適用巾國國家棣準(CNS )从祕(21〇χ2“公着j -------Hr -- J 木---- n n 'IT X诗先閲讀背面之注意事項再填寫本頁) 423243 A7 經濟部智慧財產局員工消費合作社印製 五、發明説明(> ) 正或負電壓)爲8ns。 另一種已知用於高速符號傳送之調變方法爲MLT3, 及其涉及一三種位階系統(參照美國國家標準資訊系統,光 纖佈線資料界面(FDDI)-部份:表號環式絞線對實體層媒體 依存性(TP-PMD),ANSI X3.263 : 1995)。此用於 MLT3 之符 號字符組爲{AM-1,〇,+1丨。於MLT3傳送,邏輯” Γ爲 以-1或+ 1傳送,而邏輯” 0"爲以0傳送。於兩個連續的 邏輯” Γ之傳送,此系統於轉換並不需要通過零點。一傳 送邏輯序列爲(” Γ ,” 0” ,” Γ )將以符號(+1,0,-1) 或(-1 > 0,+1)方式傳送,視此序列之前傳送的符號而定。 若在此順序之前傳送的符碼爲+ 1,則此符號(+1,0,1)接 著被傳送。若就在此序列之前傳送的符號爲-1,則符號(-1 ,〇,+1)接著被傳送。若在此順序之前一個被傳送之符號 爲0,若前一個邏輯” Γ爲以-1傳送,則於此傳送序列之 第一個符號爲+ 1,及若前一個邏輯” Γ爲以+ 1傳送,則 此將以-1傳送·>此實際傳送電壓位準分別對+ 1符號,0符 號及-1符號,典型爲+ 1V,0V及4V。 然而,於MLT3標準之檢測系統必需辨別三種位準, 而不是更典型之兩位階系統中之兩種位準。於MLT3信號 方式於特定之位元錯誤率時所需之信號雜訊比値將高於兩 位階系統。然而,此MLT3系統之優點爲此MLT3系統έ 發射輻射能量頻譜集中於較低頻率,因此對於絞線對電纜 之傳送而言更容易符合FCC輻射發射標準。其他通信系統 亦可能使用於實體層具有多於兩種電壓位準之符號字符# --------4- 本紙張尺度適用中國固家梯準(CNS ) Α4说格(2丨0Χ297公釐) (請先W讀背面之注意事項再填寫本頁) ί23243 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明(勺) ,以使用每一個別符號傳送資料之多個位元。於Gbits(十 億位元)乙太網路於絞線對CAT-5之配線中,例如具有5個 位階脈波波幅調變(PAM)資料,其有部份響應形狀被以 125Mbaud之飽率傳送(參照IEE-E草案,P802.3ab/D4.0,用 於四對CAT-5線或更好之絞線對電纜(1000BASE-T)作 100Mb/s操作之實體層規格)。 圖式1A說明一典型傳送系統100,用於典型銅絞線對 中以高速率傳送資料。傳送系統100包括傳送器101,傳 送耦合器102及傳送通道103,接收耦合器104及接收器 105。此傳送器101由主機111經由與媒體無關之界面 (MII)112接收符號串型式之資料,及接著經由傳送稱‘合器 102傳送此調變後資料進入傳送媒體103。接收耦合器104 由傳送媒體103接收此調變後波形,及將此調變波形耦接 至接收器105 於接收器105所接收調變波形由於受到通 道失真,傳送器101及接收器105中傳送與接收濾波器, 及耦合器102及104所引起的符號間干擾(ISI)之效應。於 修正通道失真後,接收器105經由與媒體無關界面114輸 出此所接收之資料至主機113。 符號間之干擾(ISI)可以於接收器105中之等化補償。 然而,一些由耦合器102及104(典型爲變壓器)所引起之效 應,無法以接收器105中之等化作足夠的補償這些效-包括基線漂移與殺手封包。 基線漂移爲由於基頻收發器系統中,符號傳送其中多 數符號爲相同極性引起的,例如,於MLT-3傳送一長f —-— — ^— — — ^——4.木— Ι1-—訂 '(請先閲讀背面之注$項再填寫本頁) 本紙張尺度逋用中國國家標準(CNS ) A4規格(2丨0X297公釐) 經濟部智慧財產局8工消費合作社印製 423^:43 A7 _ B7 五、發明説明(f ) + 1或-1。於此情況,由傳送器101之輸出呈現一直流信號( 若一長串連續+ 1符號被傳送,傳送器101將傳送固定値 IV) β —般而言,傳送信號之基線將依傳送資料之極性而上 移或下移。耦合器102及104典型爲電感,因此無法通過 直流電壓。輸入接收器105之信號最後之結果爲呈現指數 衰減,此稱爲”降落"或"基線漂移",若此基線漂移效 應無法作適當補償,最後將導致接收器中之錯誤率增加。 此外,一些特殊資料序列致使於接收器端之峰對峰値 電壓位準甚高於其他資料序列。例如,即使傳送器101輸 出一具有峰對峰値電壓2V之信號,由於耦合器102及104 之效應,對某些序列之符號,此於接收器105之輸入信號 可能高至約4V之峰對峰値。導致於接收器1〇5端產生特別 高的峰對峰値電壓所傳送之符號序列稱之爲”殺手封包” 。符合100BASETX傳送限制條件之殺手封包例子爲美國國 家資訊系統標準爲ANSI Χ3.263 : 1995,光纖佈線資料界面 (FDDI)-部份:表號環式絞線對實體層媒體依序性(TP_PMD) ,1995年三月)。 爲了處理包括殺手封包之符號串,需於接收器1〇5中 使用類比/數位轉換器,以接收統計上較不相似,但爲較高 電壓位準之信號,其由此類封包所產生。此導致增加類比/ 數位轉換器之成本(亦即,使用較高解析度之類比/數位轉 換器),及接收器檢測電路解析度之損失,此係由於需設定 類比/數位轉換器之解析度使足夠低以包括更高之電壓範圍 ’或允許類比/數位轉換器除去殺手封包所產生之輸入信_ I -- —- 6 ___ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ " ·(請先閱讀背面之注意事項再填寫本I ) .訂 經濟部智慧財產局員工消费合作社印製 423243 A7 B7_ 五、發明説明(f ) 。但是,上述所有解決方法並非爲良好方式。 依變壓器之模型而定用於基線漂移之修正及殺手封包 之接收目前已被實行,至少一部份爲以類比電路實行。圖 式1B顯示通常使用之修正電路。接收器105接收由傳送通 道110來之信號。此由傳送通道110來之信號含有傳送器 101中濾波器(圖式1A),接收器105中之濾波器,由傳送 媒體符號間之干擾(ISI)及耦合器102與104效應等所產生 之失真。耦合器102及104對此信號所產生之效應於加法 器106中作修正,及於等化器107(圖式1B)中作等化。限 制器108接收由等化器107來之信號並選定一輸出符號串 此輸出符號串被變壓器模型器109接收,其執行一轉 換函數,其用以修正耦合器102及104之效應。此轉換函 數包括用於基線漂移及接收殺.手封包之修正。此修正之方 法*通常以類比電路完成,且依變壓器及變壓器模型轉換 函數精確度而定。此修正方法亦即加法器1〇6,於此信號 作任何類比至數位轉換前達成,若此修正以數位方式計算 ,將需要類比電路或數位至類比轉換器。此類比方式通常 妨礙更高之可靠度及增加製成數位信號處理之經濟成本。 因此,係需要一接收器其以數位方式修正基線漂移及 其與實際耦合變壓器無關。此外,係需要一接收器其接叔 ”殺手”封包而不致接著損失用於類比對數轉換之解析度 ’不需使用更昂貴類比/數位轉換器,及不需以類比方式實 施修正電路。 ----—- ____2_ 本紙張尺度通用中圉國家梯準(CNS ) A4規格(210X297公釐) ·(請先閲讀背面之注意事項再填寫本頁)
•1T 經濟部智慧財產局員工消费合作社印製 423243 A7 _____B7 五'發明説明(& ) 發明槪要 依本發明,通信系統之接收器包括一數位基線漂移電 路。於一實施例,此接收器包括一連接之類比/數位轉換器 ’耦接以接收由傳送通道來之信號,及輸出一樣本,及一 限制器,其接收此樣本及輸出一符號。此基線漂栘電路接 收由限制器來之輸出符號,及輸入限制器之樣本,以數位 方式執行一轉換函數,其輸出一基線修正估計値,及用此 基線修正估計値修正之類比/數位轉換器之輸出樣本。 依本發明,此基線漂移電路,爲以數位方式實施,及 對此接收器之輸入信號響應。此實施與使用於連接傳送器 及接收器至傳送媒體之耦合變壓器之模型無關。 1 於一些實施例,一等化器爲連接於類比/數位轉換器及 限制器間。此等化器可包括一線性等化器或一決定回授等 化器。此基線漂移電路用於此信號被等化器接收前,修正 此類比/數位轉換器之輸出。 本發明之另一個實施例,包括具有接收殺手封包之能 力。此接收器包括此類比/數位轉換器參考電壓電路,其依 纜線長度之指示而定,調整此接收器之類比/數位轉換器其 參考電壓,以準備接收殺手封包其更高之峰對峰電壓値。 於一實施例,由增益控制電路之增益可以顯示纜線長度之 情況。於其他實施例,可適應性選擇等化器參數方式可用 以顯示纜線長度之情況。 這些實施例將於下面以相關圖示作進一步討論說明。 圖式簡述 丨 __一_ 8____ 本紙張中國®家揉ϊ ( CNS ) A4規格(210X297公釐] ~ ---------叫♦------iT------泉 ί { .(請先閱讀背面之注意事項再填寫本頁) A7 423243 五、發明説明(9) 圖式1A爲已知收發器系統之方塊圖。 圖式1B爲用以說明已知之修正電路,其允許如圖式1 中所示之接收器修正基線漂移及接收殺手封包。 圖式2爲說明依本發明之接收器。 圖式3A爲以槪圖說明由圖式2所示接收器中等化器 輸出之樣本及由圖式2中所示限制器來之符號間之差異, 其被以增益控制電路修正。 圖式3B爲以槪圖說明由圖式2所示接收器中等化器 輸出之樣本及由圖式2中所示限制器來之符號間之差異, 其被以基線漂移修正電路修正。 圖式4說明一符號封包之例子,其由於此符號封包之 效應,使其易於造成基線漂移及曲線降落。 圖式5用以說明依本發明之基線漂移修正電路之一實 施例。 圖式6用以說明依本發明之殺手封包接收電路之一實 ---------^装------訂 (請先閱讀背面之注意事項再填寫本頁) 施例。 元件符號說明 10 傳送通道 100 傳送系統 101 傳送器 102 傳送耦合器 103 傳送通道 104 接收耦合器 105 接收器 本紙狀^適用中國国家橾準(CNS ) ( 210X297公釐) 423243 五、發明説明(ί) A7 B7 經濟部智慧財產局員工消費合作社印製 106 加法器 107 等化器 108 限制器 109 變壓器模型器 111 主機 112 媒體無關之界面(MII) 200 接收器系統 201 放大器 202 去重疊濾波器 .203 類比/數位轉換器(ADC) 204 等化器 205 限制器 206 適應調整 207 時序回復 208 增益控制 211 修正漂移正元件 212 加法器 301 加法器 302 修正方塊 601 輸入端 602 輸入端 603 本發明詳述 輸出端 圖式2以方塊圖顯示依本發明一基頻接收器系統2p0 I. I I I 11J;|!' I I n ί -請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準(CNS ) A4規格(2丨OX 297公釐) 423243 A7 經濟部智慧財產局員工消費合作社印製 五、發明説明(j ) 。接收器系統200依序包括去重疊濾波器202,類比/數位 轉換器(ADC)203,加法器212,放大器201,等化器204及 限制器205 » —熟知此技藝者將瞭解此接收器系統之構件 可作不同序列組合,例如放大器201可於去重疊濾波器 202前構成。用以控制接收器系統200構件之參數被其他 接收器構件決定:適應調整206決定等化器204之等化器 係數;增益控制208決定放大器201之增益g ;修正漂移正 元件211決定加法器212減去類比/數位轉換器(ADC)203輸 出信號中之漂移量:及時序回復決定類比/數位轉換器 (ADC)203之時序係數。 一輸入符號{aU以傳送器(未圖示)輸入至傳送通道40。 傳送通道10表示可爲銅絞線對或一些其他傳送媒體,例如 同軸電纜,或光纜,及耦合器102與104(圖示1A中)。於 圖式2此符號串可爲NRZ,MLT3或任何其他符號字符 組及調變被用於此種型式之收發器中。此於序列(ad中之 傳送符號爲符號字符組之成員。於二個位階之NRZ信 號方式,此符號字符組(Α丨爲{-1,+1丨。此指標k表示用於 此符號之時間指標,亦即,於取樣時間k,此符號被傳送 至通道10爲以^表示。此通道響應爲以通道函數f(z)表示 。此遭受通道失真,隨機雜訊及扁平信號損失之信號由接 收器200接收。 ' 爲了簡化起見,假設此爲基頻傳送系統,然而此技術 很容易延伸至帶通傳送系統(參照E.A丄EE及 D.G.MESSERCHMITT所著”之數位通信”(1988))。其亦p _ I ___Π __ 本紙張尺度逋用中國國家標準(C^S ) A4規格(210X297公袭) 11 I I I I —^Ί . n I I n .IT -(請先聞讀背面之注f項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7423243_B7_ 五、發明説明(/〇) 設此通道模型包括傳送及接收濾波之效應。此外’傳送通 道亦假設爲線性,使於其兩重疊信號係簡單相如線性疊加 。此取樣傳送通道之Z轉換(參照A.V.OPPENHEIM&R.W. SCHAFER所著離散-時間訊號處理(1989)),爲如下通道函 數多項式: fo+f.Z-'+fiZV.-.+fNZ^ (1) 其中f。,..上...fN爲多項式係數,表示於第ak個符號中 ,第(k-j)個符號分散成份,及N爲截止整數,使得對j>N ,fj爲可忽略的。此多項式f(Z)表示此傳送通道頻率響應之 Z轉換。(Z “表示一個週期延遲)。(參照 A.V.〇PPENHEIM&R.W· SCHAFER所著離散·時間訊號處理 (1989))。 此通道於取樣時間k之未含雜訊輸出爲如下所示: rk=f〇*ak+fi*ak.i+...fN*ak-N (2) 其中,若無一般損失,f。可假設爲1。因此,於時間k 之通道輸出信號不僅依於時間k之傳送資料,且依傳送資 料之過去値而定。此效應爲已知”符號間之干擾”(ISI)。( 參照 LEE&MESSERSCHMITT)。 符號間之干擾(ISI)爲通信通道之分散特性產生之結果 。依IEEE LAN之標準,此系統需可經由至少100米長之 纜線傳送及接收。於一 100米纜線中,於此纜線之接收端 此信號強度於奈圭士特(Nyqist)頻率爲62.5MHz時降低幾乎 20dB>由於此擴散特性,單一符號通過此傳送纜線之可能 影響多個符號。 i I __12_____ 本紙張尺度適用中國國家揉準(CNS > A4規格(2丨〇X297公釐) J . t— I J 1^1 n n n 訂 (請先閱讀背面之注^^項再填寫本頁) A7 B7 ^3243 五、發明説明((/ ) ί 4 Λ請先閱讀背面之注意事項再填寫本頁) 輸入信號之雜訊成份可序列{m}表示。因此此通道之 加入雜訊輸出以下列表示:
Xk=rk+nk, (3) 其中此雜訊樣本丨ru}假設爲獨立,及爲相等分佈高斯 隨機變數(參照LEE& MESSERSCHMITT),其有變異數等於 〇2 a 於圖式2,由傳送通道10之輸出信號串,爲輸入符碼 序列iak},及由於此上述型式通道造成失真,被輸入至接 收器系統200之去重疊濾波器202。去重疊濾波器202爲避 免去重疊,藉由通入此由傳送通道10所接收之輸入信號, 經低通濾波器以除去帶外雜訊。因此,任何傳統去重疊濾 波器可用作去重疊濾波器202。此類比/數位轉換器 (ADC)203以符號之時間週期T對此輸入信號取樣及保持, 於本發明實施例T爲8ns,然而亦可使用其他符號週期。 用於類比/數位轉換器(ADC)203之類比/數位轉換技術爲已 爲大家熟知。 經濟部智慧財產局員工消費合作社印製 於一實施例中,此由類比/數位轉換器203之數位化信 號,以於加法器212中減去基線漂移修正値队,及於數位 放大器201中放大而作修正。此由放大器201取樣輸出如 下式所示: yk=g(xk-Bt), (4) 其中g爲放大器201之增益。此項技藝之一般技術人 士可瞭解數位放大器201可配置於接收器系統200中之類 比/數位轉換器(ADC)203與等化器204間之任一位置。大|f
I ________ . 13 ________________ 本紙張尺度逍用中國國家標準(C^S ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 423243 五、發明説明(/l ) 上,放大器201亦可爲類比放大器及位於傳送通道1〇與類 比/數位轉換器(ADQ203間之任一位置。加法器212位於類 比/數位轉換器(ADC)203及等化器204間。 放大器201用以補償於傳送通道10中之信號損失。此 放大器201之增益g可由增益控制208調整,以將此接收 器函數最佳化。一例子說明用於數種纜線長度之已知g値 ,如表1所示。於傳送通道10之信號損失,主要依纜線長 度而定,及未依傳送通道10之其他元件而定。此外,增益 g之値與接收器系統200中放大器201之位置無關。 此修正取樣W被輸入等化器204中。於等化器2(H中 ,將受到通道失真之影響,及等化器204輸出樣本β。若 等化器204爲一決定回授等化器,則線210被插入,以限 制器205來自之輸出符號提供等化器204之回授部份。
表I 電纜長度(米) 放大器增益,(正 0 1.0 20 1.3 40 1.74 60 2.3 80 3.1 100 4.15 等化器204可爲任何一種架構之等化器。大體上,兩 種型式之等化器可適合用於等化器204,此兩種爲線性等 化器及一決定回授等化器。此種型式等化器可應用於CA;T- 14 本紙張尺度適用中圃歯家揉準(CpS ) A4規格(210X 297公釐) -I----------N裝------訂------^泉 、(請先閏讀背面之注意事項再填寫本頁〕 經濟部智慧財產局員工消#合作社印製 423243 A7 _ B7 五、發明説明(/^) 5之配線,24號線徑’銅絞線對上之100或1000BASE-T乙 太網路,如於W97年11月20日’由Sreen A.Raghavan所 提出專利申請”用於數位通信接收器之改良式檢測”中之 說明描述,其受讓於本案相同之受讓人’於此被完全參照 :及於1998年2月9曰由Sreen A. Raghavan提出美國申請 專利第09/020,628號”用於絞線對通道之簡化等化器”中 之說明描述,其受讓於本案相同之受讓人’於此被全部結 合參照6 來自等化器204之樣本ak輸入限制器205 ’及限制器 205決定輸出符號^。限制器205之結構及操作’依接收器 系統200之符號調變而定。於本發明之一實施例中‘使用 MLT-3符號,限制器205定義此輸出符號&(假設用於V之 額定値爲{1.0,〇.〇,-1.0))如下所示: 1 ak_>0‘5 山二,0 -0.5 < ak_< 0.5 -1 r< —0.5 (5) 其他以輸入對輸出符號之定義對其他符號字符組爲必、 要的。 於係數更新方塊206中,等化器倍率係數可調整地作 選擇。時序回復207追蹤此電路之時序’及調整時序相位 ··
r,用於類比/數位轉換器(ADC)203取樣及保持功能。於很 多接收器,時序回復207,可由估計信號算術串之零交 越點,及此所產生零交越點與輸入信號所檢知之零交越點 作比較以調整時序相位r。 I 本紙張尺度逍用中國囤家榡準(CMS ) A4規格(210X297公釐) ! ---------叫裝------訂------^泉 請先W讀背面之注意事項再填寫本頁) 4^3243 at ___B7 _ 五、發明説明(丨+) 增益控制208調整乘法器101之增益,藉由比較樣本 aw·及之模數及目標臨限値°乘法器201之增益用以補償通 道扁平損失因數1/g。 假設等化器204被設計爲對此信號無任何增益,此信 號波幅被自動控制增益(AGC)208控制。此自動增益控制 208設定此等化信號之平均値至預設常數,而與纜線之損 失無關。於時間k之增益g如下所示: (6) 此誤差^爲如與以'之差値。 ek=ak'-ak (7) 此參數/3決定增益之可變化率。若設定太高〃則增 益參數可能太易變。然而,若Θ太小,則此系統對所需改 變增益g之響應可能太慢。於本發明之多數實施例,/3値 約爲ur3〇對更長之電纜,此增益g收斂値爲更高,因爲 當此電纜長度增加,所接收信號波幅之均方根値(RMS)降 低。表I說明增益g與電纜長度間之相依關係。 圖式3A以圖示說明輸入至限制器205之樣本及由限 制器205之輸出具有MLT3字符組之符號,於此情況,其 放大器201之增益需作調整。於圖式3A,此塗黑方塊表示 輸入樣本,及此塗黑圓形表示此決定符號。如圖所示,此 輸入樣本被由此決定符號擴大(亦即,+1符碼之信號電魅 爲太高,及-1符號之信號電壓爲太低)。相反的,若+ 1符 號之信號電壓爲太低,則-1符號之信號電壓爲太高。因此 *等式5,用於對誤差調整其增益控制而作修正。 ;
I -;____16_____ 本紙張尺度適用中國國家梯準(cys > Α4規格(210Χ297公釐) (請先閲讀背面之注$項再填寫本頁) -裝. 訂 經濟部智慧財產局員工消费合作社印製 經濟部智慧財產局員工消贫合作社印製 423243 a? ____ B7 五、發明説明(/〇 圖式3B以圖示說明基線漂移之估計》每一個信號電 壓被由符號呈現之相同方向移動。於圖式3B中,因爲基 線漂移爲正値,+1符號,〇符號及-1符號之信號電壓皆太 高。此外,此信號電壓被以相同大小量位移。因此,一常 數値應被加至每一個樣本,其中常數値依誤差本身而定。 因此,此基線漂移修正因數,如下所示: Bk+I=: β bet+Bk, (8) 其中…爲此修正迴路之比例常數·•其中&從類比/數 位轉換器(ADC)203之輸出信號中減去,因此可以數位方式 對等化器輸出樣本進行更新,使對所有型式”殺手”封包 及隨機資料操作良好,及去除於數位資料通路中之小量算 術偏差。此基線漂移修正被以第一階數位鎖相迴路實施。 於一些實施例中,加法器212可加上一基線漂移修正値, 而非減去,而產生一不同基線修正估計値。此常數^^控制 漂移修正元件211之響應時間。 圖式4以圖形說明由傳送器1〇1之傳送信號(垂直軸) 1 對一串具有符號{1}(亦即(A}=u,1,1,1,1,1,1> 1 ,1.·.·丨)之一串MLT3符號,其爲時間t之函數。因爲此符 號A=1被以基頻IV信號傳送,此符碼串呈現IV固定値。 然而’變壓器102及104(圖式1>其作用如同一高通濾波器 *及無法通過直流電壓。因此,於接收器105所接收之賣 際電壓値,將隨時間衰減。於圖式4中此衰減以降落字體 標示:,及以虛線畫出。於接收器200(圖式2)所接收之電壓 樣本’於此情況,將以下列速率降落·· ^ ________17_ 本紙張尺度適用中國國家棟準(Cl^S > Μ規格(21〇Χ29?公釐) • .^1 n n n n n n - II ϋ m n---n T 1^1 I n n n I '請先聞讀背面之注意事項再填寫本s·) 4;ΐ:3243 Α7 Β7 五、發明説明(4) K = V〇e Λ (9) 其中F3dB爲變壓器之頻寬,fs爲取樣速率,及k爲於固 定序列中之符號數目β 圖式5以方塊圖說明用於修正降落之漂移修正元件 211(圖式2)之一實施例。修正降落漂移修正元件211包括 加法器301及修正方塊302,其用以執行下列轉換函數: Η(Ζ) = l-Z'1 (10) 其中Z“表示一時間週期延遲。等式10之展開說明其 爲等式8之施行。此閉迴路轉換函數表示轉換函數爲: HC(Z) = 修正降落 (11) 輸入降落l-(l-外)Z-1 其可很容易說明第一階修正3dB頻率爲下列所示之式子接 近: 1 一 (12) 1 MbS Τ 2π .(請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 其中g爲增益控制208之增益値。若f3dB爲大於(2倍 或更大値)耦合器102及1〇4(圖式1A)之最大Fw,則此基 線漂移修正被以圖式5中所示之電路執行’其可較降落發 生得更快。因此,用於基線漂移修正値’以較降落更快之 速率產生,因此yx並未包括基線漂移之任何效應。於多數 實施例,耦合器102及1〇4(圖式1A)之最大爲25KHz 級次,及Fw被選擇約爲ΙΟΟΚΗζ。若T爲8ns ’則ybg約 爲 0.05。 此外,依本發明此基線漂移修正値並不取決於變壓器 18 本紙張尺度遍用中國阐家揉準(CfS > Α4规格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 ^23243_a?_
五、發明説明(IW 之模型關,亦即與變壓器無關。此外,依本發明此基線漂 移修正値與於增益控制208(圖式2)中實施之自動增益控制 修正無關。於圖式4A及4B,其很明顯此基線漂移元件將 不對等化器之輸出及由限制器之輸出符號間之差異反應, 其需要增益修正,因爲對不同之符號之各別修正値將抵消 ,如圖式3(a)及3(b)所示。增益控制208將不對需要作基 線漂移修正之差異作反應,因爲增益控制208於有機會反 應前,基線漂移修正已被預測與執行。 最後具有固定符號之封包,此收發器系統對一 0符號 產生轉換(亦即{...1,1,1,0})。此由接收器系統200所 接收之信號將正常改變,致連續需要對此基線漂移作調整 «例如,於一長串+ 1符號後,此對接收器200之輸入信號 將幾乎爲0V。若下個傳送符號爲〇符號,則此輸入信號接 收器200將下降落IV至-IV(而非降至0V)。因此,由漂移 修正211所實行此基線漂移修正Bk,將對此連續降落圓平 地修正此輸入樣本Xk。 除了基線漂移’稱合器102及104(圖式1A)亦導入殺 手封包之問題。此變壓器可被模型化如一帶通濾波器,其 具有如下轉換函數: Η^ΛΖ) = γ~ (13) 其中Θ爲小於及約等於1。 等式13可被展開以獲得
I _. ____19__ 本紙張尺度適用中國國家標半(CNS ) Α4规格(210X297公釐) -nil n n ϋ n n n n n Γ - I--.1 · - I — ^ ^ V. •(請先閲讀背面之注意事項再填寫本頁) 對於序列{ + 1,Ο,-1,-1,-1,-1.........)中發生最大値 之Xk,於此例中爲 χ^1-(0)+/3-^2+^2-^3+... = 1+/5 (16) ^23243 a7 ____B7 五、發明説明(//) "娜=(ι-z-丨 χι+>sri+々22-2+.·_) = \-{\ + β)Ζ-'+β{\·^β)Ζ-2 (14) 一符號串通過此轉換函數將產生一輸出資料串等於下 式
Xk=ak-(1+;S)ak-i+/9(1+/3) β2(1+ β) at-3 (15) 注意,此MLT3操作於+ 1V,OV及-IV,及/3約等於1 ,當具有”殺手”封包輸入,此接收器200之輸入電壓約 爲 2V。 ’
因此,即使一傳送2V峰對峰値信號,由於此變壓器 ,於接收器之輸入電壓,其可爲4V峰對峰値信號。於實 際系統(參照用美國國家資訊系統標準,光纖佈線資料界面 (FDDI)-部份:表號環式絞線對實體層媒體可靠性(TP-PMD) ,1995年3月),峰對峰値電壓約爲3.5V之信號可被觀察 出。因此,若類比/數位轉換器(ADC)203(圖式2)並未接受 4V峰對峰値之全部範圍,則類比/數位轉換器將修剪此信 號,而使限制器輸出產生錯誤。然而,使用可接收由-2V 至+2V整個範圍之類比/數位轉換器(ADC),需要額外費用 ·· 或損失解析度。用於估計此殺手封包峰對峰値電壓及於類 比/數位轉換器前於接收器200之輸入端將其減去之先前解 決方法,與使用數位信號處理之多種目的相牴觸。 然而,此輸入信號之峰對峰値電壓,隨著電纜長度ίίίίϊ ___20 本紙张尺度逍用中國國家橾準(CNS ) Α4规格(2]ΟΧ297公釐) / ------^----「裝------訂-------^.vi .(請先聞讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 423243 A7 ___B7_ 五、發明説明(ip 衰減。因此,此4V峰對峰電壓僅於短長度電纜中產生。 表Π說明”殺手”封包所產生之輸入信號之最大峰對峰信 號*其爲電纜長度之函數。 表Π 電纜長度 最大峰對峰値信號 0米 4伏特 30米 3.3伏特 70米 2.5伏特 100米 2.4伏特 圖式6說明一用以調整類比/數位轉換器(ADC)之修正 電路之一實施例,其可解決於短電纜上承受”殺手” •封包 之高峰對峰電壓値,而未失去於較長電纜中接收信號所需 之解析度。此外,不需要更昂貴高解析度之類比/數位轉換 器(ADC)。 類比/數位轉換器(ADC)203包括一輸入端601,用以由 放大器201接收一輸入信號,一輸入端602用以接收一參 考電壓,一輸出端603用以對輸入信號及參考電壓響應而 輸出一數位信號。類比/數位轉換器(ADC)203之階度大小爲 △=令 (17) 其中VREP爲此參考電壓及n爲類比/數位轉換器 (ADC)203所使用位元數目。大於vREF將被類比/數位轉換器 (ADC)203修剪。於本發明很多實施例,類比/數位轉換器 (ADC)203爲一 6位元之類比/數位轉換器,但亦可使用其他 ________21_______ 本紙張尺度適用中國國家揉準(CNS ) A4規格(2I0X29?公釐) -------:—.---Ί裝------訂------J *請先Μ讀背面之注意事項再填寫本頁) 經濟部智慧財產局貞工消費合作社印製 423243 五、發明説明(乂) 位元數之類比/數位轉換器。 本發明之實施例包括類比/數位參考電壓源213 ’於一 些實施例,類比/數位參考電壓源213被連接至增益控制 208,以接收增益。此增益爲預測作改變’其爲電纜長度之 函數,如表I所示。於一些實施例’類比/數位參考電壓源 213被連接至適應調整206,以調整接收選擇之等化器係數 ,其亦與電纜長度相關。, 類比/數位參考電壓源213依電纜長度或與電纜長度相 關之其他參數,改變類比/數位轉換器(ADC)203之參考電壓 。於一實施例中,此參考電壓開始被設定爲2V,及若此增 益g爲大於臨限增益μ例如,g。値約爲2.5),則類比y數位 參考電壓源213重設此參考電壓至更低之臨限値(例如VREP 約爲1.33V)。本發明之其他實施例允許對此參考電壓作更 大之調整β此參考電壓之離散値需被設計,使得參數正常 變化時(亦即增益g,等化器係數,或計算的長度等)不致引 起參考電壓之不適當切換。 上述例子僅作說明描述用,而非作任何範圍之界定, 對一熟知此技術者將瞭解•這些例子之變化將於本發明之 範疇中。一種變化爲接收器(如圖式2所示)元件可以不同 次序實行成,使得例如放大器201可於去重疊濾波器202 前處理輸入信號。此外,去重疊濾波器202亦可數位方故 製成,及因此位於類比/數位轉換器(ADC)203及等化器204 間。另一種變化爲改變符號字符組。上述所討論所有例子 包括MLT3符號字符組,但是本發明可應用至使用任何f
I 22_______ 本紙張尺度逋用中國國家樣隼(C^S ) A4規格(2丨〇><297公釐) ----------裝------訂------^ .(請先聞讀背面之注項再填寫本頁;> 423243 A7 B7 五、發明説明(〆!) 號字符組之送收器。這些變化皆應屬於本發明之範疇。此 外,本發明僅由下列申請專利範圍所定義及界^。 ----------「裝------訂------^.-i .(請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 23_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1. 一種可用於修正基線漂移之接收器,其包括: —類比/數位轉換器連接至一傳送通道,以接收輸入信 號並將之數位化,此類比/數位轉換器將輸出一樣本: 一限制器連接用以接收由類比/數位轉換器之樣本輸出 ,此限输_依备類比/數位轉換器之樣本而輸出一符號;及 1基i漂移修正器,連接於類比/數位轉換器與限制器 |, , 間,其中此基線漂移修@接收此符號及此樣本,計算基 線修正量及Ϊ類比/數位轉i器輸出之樣本中減去此基線修 正量。 2. 如申請專利範圍第1項所述之接收器,亦包括連接 於類比/數位轉換器與限制器間之等化器,此等化器搂收由 類比/數位轉換器輸出之樣本,及輸出等化後之樣本至限制 器。 3. 如申請專利範圍第2項所述之接收器,其中此等化 ^包括一線性等化器。 4. 如申請專利範圍第2項所述之接收器,其中此等化 器包括一決定回授等化器。 5. 如申請專利範圍第2項所述之接收器,其中此基線 漂移修正器包括: ~ 一漂移修正器,其接收此符號及等化後之樣本並輸出 一基線修正信號;及 ’ 一連接於類比/數位轉換器及等化器間之卩法g,其中 此i加运.器接收由類比/數位轉換器輸出之樣本及由漂移修正 器來之基線修正信號,及輸出一取樣信號,其爲由類比/_ ---------^ -裝------訂------^ 冰 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度逋用中®國家標车(CNS ) A4規格(2丨0X297公釐) A8 B8 C8 D8 423243 六、申請專利範圍 位轉換器輸出再經基線修正信號所修正後之樣本° .6.如申請專利範圍第5項所述之接收器’其中此漂移 修正爲以數位方式實行一轉換函數V該函數等於#bZ々(i-z-j,其中…爲一常數及Z·1表$—時間間隔延遲。 7. 如申請專利範揮第6項所述之接收器’其中…爲小 於約0.05。 8. —種可接收殺手樣本之接收器’其包括:一類比/數 位轉換器,耦接用以接收由傳送通道來之信號’此類比/數 位轉換器具有一參考電壓端; 及一參考電壓產生器用以接收至少一個可顯示纜線長 度之參數,其中此考電壓產生器輸出此參考電壓至類+b/數 位轉換器之參考電壓端’以對該至少一個參數響應/ 9. 如申請專利範圍第8項所述之接收器’亦包括連接 至類比/數位轉換器輸出端之限制器’其中此限制器接收由 類比/數位轉換器來之輸入樣本’及對此輸入樣本響應而輸 出一符號。 10. 如申請專利範圍第9項所述之接收器’亦包括一放 大器,其連接於傳送通道及類比/數位轉換器間,此放大器 具有一可變增益,及 —增益控制連接至限制器,以接I此樣本及符號,此 增益控制產生放大器之可變增益’以對此樣本及符號響k 〇 11. 如申請專利範圍第10項所述之接收器,其中參考 電壓產生器之至少一參數包括此可變增益。 i m· m ^^^1 ! ---i I— I—-I -I — - i ...... 1-- -I (請先聞讀背面之注意Ϋ項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度遙Λ中«國家梂率< CNS > A4规格(210x297公釐) 23243 A8 B8 C8 D8 六、申請專利範国 12. 如申請專利範圍第9項所述之接收器,亦包括一連 接於類比/數位轉換器與限制器間之等化器,此等化器接收 由類比/數位轉換器來之信號及輸出此取樣信號至限制器。 13. 如申請專利範圍第12項所述之接收器,其中此等 化器包括一線性等化器。 14. 如申請專利範圍第12項所述之接收器,其中此等 化器包括一決定回授等化器。 15. 如申請專利範圍第12項所述之接收器,其中此等 化器使用等化器係數,及亦包括一適應調整構件連接至限 制器,以接收此樣本及符號,其中此適應調整元件產生此 等化器係數,以對所接收樣本及符號響應。 ‘ 16. 如申請專利範圍第15項所述之接收器,其中參考 電壓產生器所接收之至少一參數包括等化器係數。 Π.如申請專利範圍第9項所述之接收器,其亦包括一 基線漂移修正器,連接於類比/數位轉換器與限制器間,其 中此基線漂移修正器接收由限制器輸出之符號及輸入限制 器之樣本,計算基線修正量及由類比/數位轉換器輸出之樣 本中減去此基線修正値。 ---------^丨裝------訂-----(線 .(請先聞讀背面之注辜項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 3 本紙張尺度逋用中Η國家標率(CNS ) A4规格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/151,525 US6415003B1 (en) | 1998-09-11 | 1998-09-11 | Digital baseline wander correction circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
TW423243B true TW423243B (en) | 2001-02-21 |
Family
ID=22539148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088111921A TW423243B (en) | 1998-09-11 | 1999-07-14 | Digital baseline wander correction circuit |
Country Status (3)
Country | Link |
---|---|
US (1) | US6415003B1 (zh) |
DE (1) | DE19940589B4 (zh) |
TW (1) | TW423243B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI385940B (zh) * | 2008-08-29 | 2013-02-11 | Davicom Semiconductor Inc | Area with Programmable Output Voltage Amplitude Level Correction Circuit Area Ethernet Entity Layer Transmitter |
TWI733488B (zh) * | 2020-06-10 | 2021-07-11 | 瑞昱半導體股份有限公司 | 位於數位域之訊號處理電路及方法 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6226332B1 (en) * | 1998-11-13 | 2001-05-01 | Broadcom Corporation | Multi-pair transceiver decoder system with low computation slicer |
US6556635B1 (en) * | 1999-11-09 | 2003-04-29 | Lsi Logic Corporation | Communications receiver having adaptive dynamic range |
US7110531B2 (en) * | 2000-02-17 | 2006-09-19 | Analog Devices, Inc. | Isolation system with analog communication across an isolation barrier |
US7254198B1 (en) | 2000-04-28 | 2007-08-07 | National Semiconductor Corporation | Receiver system having analog pre-filter and digital equalizer |
US7050517B1 (en) * | 2000-04-28 | 2006-05-23 | National Semiconductor Corporation | System and method suitable for receiving gigabit ethernet signals |
US7194037B1 (en) | 2000-05-23 | 2007-03-20 | Marvell International Ltd. | Active replica transformer hybrid |
US6775529B1 (en) | 2000-07-31 | 2004-08-10 | Marvell International Ltd. | Active resistive summer for a transformer hybrid |
US7433665B1 (en) | 2000-07-31 | 2008-10-07 | Marvell International Ltd. | Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same |
USRE41831E1 (en) | 2000-05-23 | 2010-10-19 | Marvell International Ltd. | Class B driver |
US7312739B1 (en) | 2000-05-23 | 2007-12-25 | Marvell International Ltd. | Communication driver |
US7606547B1 (en) | 2000-07-31 | 2009-10-20 | Marvell International Ltd. | Active resistance summer for a transformer hybrid |
JP3721062B2 (ja) * | 2000-08-30 | 2005-11-30 | 日本電信電話株式会社 | 光送信機 |
EP1195959B1 (en) * | 2000-10-06 | 2007-02-07 | STMicroelectronics S.r.l. | Baseline wander correction for MLT3 signals |
TW516277B (en) * | 2001-08-01 | 2003-01-01 | Via Tech Inc | Receiver and compensation method of the same |
US6956914B2 (en) * | 2001-09-19 | 2005-10-18 | Gennum Corporation | Transmit amplitude independent adaptive equalizer |
TWI234955B (en) * | 2002-05-03 | 2005-06-21 | Faraday Tech Corp | Receiver having baseline offset compensation function |
US7330320B1 (en) | 2003-06-16 | 2008-02-12 | Marvell International Ltd. | Method and apparatus to limit DC-level in coded data |
JP4090980B2 (ja) * | 2003-10-29 | 2008-05-28 | 松下電器産業株式会社 | Dcオフセット過渡応答キャンセルシステム |
KR20060031077A (ko) * | 2004-10-07 | 2006-04-12 | 삼성전자주식회사 | 연선을 이용하는 이더넷 수신기의 디지털 신호 처리 장치 |
TWI254516B (en) | 2004-12-02 | 2006-05-01 | Rdc Semiconductor Co Ltd | Receiver with baseline wander compensation |
US7312662B1 (en) | 2005-08-09 | 2007-12-25 | Marvell International Ltd. | Cascode gain boosting system and method for a transmitter |
US7577892B1 (en) | 2005-08-25 | 2009-08-18 | Marvell International Ltd | High speed iterative decoder |
US7961817B2 (en) * | 2006-09-08 | 2011-06-14 | Lsi Corporation | AC coupling circuit integrated with receiver with hybrid stable common-mode voltage generation and baseline wander compensation |
US9014252B2 (en) * | 2006-09-15 | 2015-04-21 | Lsi Corporation | Band-pass high-order analog filter backed hybrid receiver equalization |
US8107573B2 (en) * | 2006-10-06 | 2012-01-31 | Realtek Semiconductor Corp. | Method and apparatus for baseline wander compensation in Ethernet application |
JP4846626B2 (ja) * | 2007-03-07 | 2011-12-28 | ローム株式会社 | 信号処理装置 |
US20100299868A1 (en) * | 2009-05-27 | 2010-12-02 | Electrolux Home Care Products, Inc. | Vacuum Cleaner Overload Clutch |
US8681848B2 (en) | 2011-10-28 | 2014-03-25 | Texas Instruments Incorporated | Linear system for link training |
CN103888221B (zh) * | 2014-03-20 | 2017-08-04 | 扬智科技股份有限公司 | 基线飘移补偿方法、基线纠正模块及其以太网收发器 |
US10135626B2 (en) * | 2015-04-14 | 2018-11-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power coupling circuits for single-pair ethernet with automotive applications |
TWI773966B (zh) * | 2020-02-20 | 2022-08-11 | 瑞昱半導體股份有限公司 | 運作方法以及接收裝置 |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5833313A (ja) | 1981-08-21 | 1983-02-26 | Nec Corp | トランスバ−サル定利得可変等化器 |
GB8308843D0 (en) | 1983-03-30 | 1983-05-11 | Clark A P | Apparatus for adjusting receivers of data transmission channels |
JP2723228B2 (ja) | 1987-07-16 | 1998-03-09 | 株式会社東芝 | 利得可変増幅回路 |
JPH01248816A (ja) | 1988-03-30 | 1989-10-04 | Toshiba Corp | デジタルフィルタ |
JPH0831819B2 (ja) | 1989-02-15 | 1996-03-27 | 松下電器産業株式会社 | データ伝送装置 |
US4984079A (en) | 1989-07-26 | 1991-01-08 | Hughes Aircraft Company | Video preamplifier circuit |
US5031194A (en) | 1989-08-11 | 1991-07-09 | Bell Communications Research, Inc. | Wideband digital equalizers for subscriber loops |
US5245291A (en) | 1989-12-06 | 1993-09-14 | Hitachi Denshi Kabushiki Kaisha | Method and apparatus for detecting cable length |
US5119196A (en) | 1990-06-25 | 1992-06-02 | At&T Bell Laboratories | Ghost cancellation of analog tv signals |
EP0467412A3 (en) | 1990-07-20 | 1993-04-28 | Fujitsu Limited | Line equalizer for digital signals |
JPH0522079A (ja) | 1991-07-12 | 1993-01-29 | Pioneer Electron Corp | 予測フイルタ |
US5502735A (en) | 1991-07-16 | 1996-03-26 | Nokia Mobile Phones (U.K.) Limited | Maximum likelihood sequence detector |
US5291499A (en) | 1992-03-16 | 1994-03-01 | Cirrus Logic, Inc. | Method and apparatus for reduced-complexity viterbi-type sequence detectors |
JP3399019B2 (ja) | 1993-05-26 | 2003-04-21 | ソニー株式会社 | ビタビ等化器 |
JPH07123027A (ja) | 1993-10-26 | 1995-05-12 | Fujitsu Ltd | ディジタル加入者線伝送装置 |
DE69432100T2 (de) | 1993-11-05 | 2003-09-25 | Ntt Mobile Communications Network Inc., Tokio/Tokyo | Replikherstellendes adaptives demodulationsverfahren und dieses verwendender demodulator |
US5841484A (en) | 1994-02-10 | 1998-11-24 | Philips Electronics North North America Corporation | Blind equalizer method and apparatus for HDTY transmission using an NTSC rejection filter for mitigating co-channel interference |
US5465272A (en) * | 1994-04-08 | 1995-11-07 | Synoptics Communications, Inc. | Data transmitter baseline wander correction circuit |
EP0723353B1 (en) | 1994-08-08 | 2004-02-18 | Ntt Mobile Communications Network Inc. | Dpsk wave linear prediction delay detection method |
JPH08116275A (ja) | 1994-10-18 | 1996-05-07 | Hitachi Ltd | ディジタル信号復号化処理装置 |
JPH08172366A (ja) | 1994-12-19 | 1996-07-02 | Pioneer Electron Corp | ビタビ復号器におけるブランチメトリック演算回路 |
JPH08255303A (ja) * | 1995-03-20 | 1996-10-01 | Fujitsu Ltd | アナログ信号の波形整形回路 |
US5638065A (en) | 1995-06-13 | 1997-06-10 | International Business Machines Corporation | Maximum-likelihood symbol detection for RLL-coded data |
US5859861A (en) | 1995-06-21 | 1999-01-12 | Hyundai Electronics Ind. Co., Ltd. | High speed viterbi decoder |
JP3157838B2 (ja) | 1995-09-18 | 2001-04-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ノイズ予測最尤(npml)検出方法及びそれに基づく装置 |
JPH09148944A (ja) | 1995-11-22 | 1997-06-06 | Sony Corp | ビタビ復号器および情報再生装置 |
JPH09153845A (ja) | 1995-11-29 | 1997-06-10 | Sony Corp | 等化器 |
US6035007A (en) | 1996-03-12 | 2000-03-07 | Ericsson Inc. | Effective bypass of error control decoder in a digital radio system |
US5841819A (en) | 1996-04-09 | 1998-11-24 | Thomson Multimedia, S.A. | Viterbi decoder for digital packet signals |
US5909384A (en) * | 1996-10-04 | 1999-06-01 | Conexant Systems, Inc. | System for dynamically adapting the length of a filter |
WO1998016039A1 (en) * | 1996-10-08 | 1998-04-16 | Harris Corporation | Method and apparatus for cancellation of dc offset and reconstruction of low frequency components of baseband signal |
US5982818A (en) | 1997-01-07 | 1999-11-09 | Daniel J. Krueger | Method for implementing trellis codes for ISI channels |
US5940442A (en) * | 1997-01-30 | 1999-08-17 | National Semioonductor Corporation | High speed data receiver |
US6047022A (en) * | 1997-02-28 | 2000-04-04 | Orckit Communication Ltd. | Apparatus and method for transmission of high speed data over communication channels |
US5818378A (en) * | 1997-06-10 | 1998-10-06 | Advanced Micro Devices, Inc. | Cable length estimation circuit using data signal edge rate detection and analog to digital conversion |
US5914982A (en) * | 1997-06-13 | 1999-06-22 | Rockwell Semiconductor Systems, Inc. | Method and apparatus for training linear equalizers in a PCM modem |
US6038269A (en) | 1997-11-20 | 2000-03-14 | National Semiconductor Corporation | Detection for digital communication receivers |
US6148046A (en) * | 1998-01-20 | 2000-11-14 | Texas Instruments Incorporated | Blind automatic gain control system for receivers and modems |
US6115418A (en) | 1998-02-09 | 2000-09-05 | National Semiconductor Corporation | Simplified equalizer for twisted pair channel |
-
1998
- 1998-09-11 US US09/151,525 patent/US6415003B1/en not_active Expired - Lifetime
-
1999
- 1999-07-14 TW TW088111921A patent/TW423243B/zh not_active IP Right Cessation
- 1999-08-26 DE DE19940589A patent/DE19940589B4/de not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI385940B (zh) * | 2008-08-29 | 2013-02-11 | Davicom Semiconductor Inc | Area with Programmable Output Voltage Amplitude Level Correction Circuit Area Ethernet Entity Layer Transmitter |
TWI733488B (zh) * | 2020-06-10 | 2021-07-11 | 瑞昱半導體股份有限公司 | 位於數位域之訊號處理電路及方法 |
Also Published As
Publication number | Publication date |
---|---|
US6415003B1 (en) | 2002-07-02 |
DE19940589A1 (de) | 2000-03-16 |
DE19940589B4 (de) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW423243B (en) | Digital baseline wander correction circuit | |
US10938605B2 (en) | High-speed signaling systems and methods with adaptable, continuous-time equalization | |
TW472152B (en) | Cable length and quality indicator | |
US7254198B1 (en) | Receiver system having analog pre-filter and digital equalizer | |
KR100318801B1 (ko) | 이퀄라이저를 구비한 검출기 시스템 | |
US8391350B2 (en) | Adaptation circuitry and methods for decision feedback equalizers | |
US10447509B1 (en) | Precompensator-based quantization for clock recovery | |
TW202201933A (zh) | 決策回饋等化器 | |
US8705672B2 (en) | Method of compensating for nonlinearity in a DFE-based receiver | |
JP2005531989A (ja) | 通信路を等化する方法および装置 | |
US8929747B1 (en) | Reducing pulse narrowing in the transmitter signal that drives a limiting E/O converter for optical fiber channels | |
US20030142659A1 (en) | Automatic gain control for communication receivers | |
TWI234955B (en) | Receiver having baseline offset compensation function | |
US8208529B2 (en) | Equalization apparatus and method of compensating distorted signal and data receiving apparatus | |
US11570024B2 (en) | Equalizer with perturbation effect based adaptation | |
EP1538797B1 (en) | Electrical backplane transmission using duobinary signaling | |
CN109873778B (zh) | 线性反馈均衡器 | |
KR20060031077A (ko) | 연선을 이용하는 이더넷 수신기의 디지털 신호 처리 장치 | |
US9595990B1 (en) | Circuit for and method of enabling the adaptation of an automatic gain control circuit | |
US11231740B2 (en) | Clock recovery using between-interval timing error estimation | |
US11005567B2 (en) | Efficient multi-mode DFE | |
JP2020188295A (ja) | 受信回路、受信器及び受信制御方法 | |
CN116582189A (zh) | 信号星座之间的转换 | |
Chen et al. | Decision-Feedback-Equalizer for 10-Gb/s backplane transceivers for highly lossy 56-inch channels | |
Martínez García et al. | Audio equalizer features transimpedance Q-enhancement topology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |