TW419794B - Substrate used to package semiconductor device - Google Patents

Description

^ 419794 五、發明說明（1) 發明領域： " 本發明係有關於一種基板，其用以形成一在基板上的半’ 導體裝置封裝構造（substrate-based packaged s e in i c ο n d .u c t o r d e v i c e ) ’例如積體電路晶片封裝構造， 其中在該半導體裝置的封膠製程中’多餘之封膠材料在移 除時，可同時了解其封膠體與基板間之附著力是否良好。 先前技術： ~ 隨著更輕更複雜半導體裝置需求的日趨強烈，晶片的速 度及複雜性相對越來越高，而越複雜之晶片其所需之電性 連接也越多，於是半導1¾片封裝業界發展出球格陣列 (Bal 1 Grid array(BGA))封裝技術，以符合其需求。 第一圖係為習知的球格陣列封裝構造1 0 0，其包含一晶 片1 0 1設於一基板1 0 2 (例如一印刷電路板）之上表面 1 0 2 a。該晶片1 〇 1表面之晶片銲墊（未示於圖中）係以導 線（bonding wires )103連接至設於該基板1〇2之上表面 102a的導電線路（conductive traces)102b或導電區域 (未示於圖中）^該基板102之下表面l〇2d設有複數個錫 球銲墊102f電性連接至導電線路i〇2b或導電區域。該每一 錫球銲墊102f係設有一錫球1〇4用以與外界電性溝通。 —封膠體105包覆該晶片1〇1、導線1〇3以及該基板102上 表面102a之一部份（包括大部分的導電線路i〇2b及導電區 域）。該封膠體1 05 —般係以傳遞模塑法（transfer 1d i ng)形成。 第二A圖及第二B圖係為傳遞模塑法所習用之兩件式模具

第5頁 4 .979 4_____ 五、發明說明（2) 201。該模具201包括一上模202以及一下模203。該下模 203具有一凹部203a供一基板206置放。該基板206上設有 一晶片207。該上模202與下模203合緊時會一洞202a形成 使得該晶片20 7位於其中。該下模2 03具有一加料室 (transfer pot) 203b 供封膠材料（encapsulate)205 置 放。該上模202具有一孔202d供一壓注頭（transfer ram)204在其中移動。該壓注頭204係置於加料室203b中封 勝材料205之上。該上模202中設有一澆道（runner)202b由 孔202d延伸至洞202a。可以理解的是該模具201可以包含 一個以上的加料室203b，該每一加料室203b可以·個以上 之澆道202b延伸至一個以上之洞202a (如上所述）β 將基板2 0 6置於下模2 0 3之凹部2 0 3a，封膠材料205置於 加料室2 0 3b，並且將該上模2 02與下模203密合後，壓注頭 2 0 4開始移動經過該孔2 〇 2 d向下壓縮封膠材料2 0 5 〇該模具 2 0 1以及封膠材料2 〇 5係先經過預熱使得當該壓注頭2 0 4向 下壓縮封膠材料205時，該封膠材料205會液化並且經由該 澆道2 02b而充滿洞2〇2a 〇最後將該封膠材料2 0 5固化而形 成一封裝裝置。 由第二A圖及第二B圊可知當該封裝裝置自模具2〇1中取 出時’該封膠材料2 〇 5不僅包覆該晶片2 0 7並且還會沿該基 板206表面延伸（即由澆道2〇2b延伸至加料室203b)。因 此該多餘之封膠材料必須移除，然而其移除時，由於其係 附著於基板表面，因此該往往會扭曲基板2 〇6並且破壞基 板之表面一例如撕走基板表面的綠漆（s〇lder mask)。

第6頁 419794 五、發明說明（3) ，此該基板206之上表面一般設有一去鑄 ^20 7封膠時’淹道2。…緣係完全密接二2 ，道區之中。該去鑄澆道區一般塗佈有一去鑄 ^去碡 ^例如金）1中該封膠材料與去鑄澆道材料： = 係小於該封膠材料與基板間的附著力。藉此該多 1力 材料移除時不致破壞該封裝裝置。 .、.封膠 此外，大量生產時，一般係將複數個基板整合在一 條（strip)上，該基板條上具有對正孔（alignn)ent 板 hole) ’用以使封裝製程（包括封膠）自動化。因此，該 多餘之封膠材料必須移除，因為若將其留在該基板條表 面，則會影響後續製程的自動化操作。 一般而言’封裝構造最怕封膠體與基板間的吸附力不足 (adhesion fail)，若未及時發現繼續大量生產將造成很 大的損失。事實上，在目前的積體電路晶片的封膠製程 中’根本無法偵測封膠體與基板間的吸附力，而必須在整 個封裝構造完成後，再來測量封膠體與基板間的吸附力一 例如利用壓力鋼試驗（p r e s su re c ο〇k t e s t， PCT)。 發明概要： 本發明之主要目的係提供一種用以封裝半導體裝置之基 板，該基板之被裁切部係設有一測試區用以了解封膠體與 基板間之附著力是否良好。 根據本發明之用以封裝半導體裝置之基板，該半導體裝 置係設於該基板之上表面，其中該基板之上表面係用以封 裝一半導體裝置，該基板另包.含：一被裁切部

'41979 4 五、發明說明（4) (to-be-punched portion) 洗道區（dega t i ng region) 試區，設於該基板之上表面 以及一去鑄洗道材料，塗佈 該測試區，其中該封膠材料 小於該封膠材料與基板間的 時，用以將該半導體裝置封 道之邊緣係完全密接在該去 位於該模具澆道之中。 ，設於該基板之周邊；一去鑄 ’設於該基板之上表面；一測 ’並且位於該被裁切部之中； 於該去鑄澆道區，但不塗佈於 與=鑄洗道材料間的附著力係 附著力β該半導體裝置封膠 勝材料中的模具的模具洗 缚洗道區之中並且該測試區係 根據本發明之用以封裝半導體奘罟之龙t 洗道材料並未塗佈於該測試區，因此令板’由於該去鱗 與基板表面塗層-致一般係為=:(=:材質係 _k) »因此，在該半導體裝置的封膠製上 淹道（degating)的步驟時’可藉由該測贫 進^去^^ 擇不進行去铸洗道(degating) =的：f製程中，可選 板間附著力的測試數據；其係由於該測試J = :: : J 切部之中，所以我們可以在裁切製，係位於該破裁 力鍋試驗（PCT)分析。 接取得樣品供麼 圊示說明： 為了讓本發明之上述和其他目的、梧 顯特徵’ τ文特舉本發明較佳實施例： 點=更明 作詳細說明如下。 例迷配合所附圈示，

第8頁 419794 五、發明說明（5) 第1圖：習用球格陣列封裝構造之剖面圖； 第2 A圖：習用兩件式模具之剖面圖； 第2B圖：第2A圊之習用兩件式模具沿2B-2B線剖面 圖； 第3圖：根據本發明實施例之在一基板條上複數個基板 之上視圖；及 第4圖：根據本發明實施例之一基板條的局部放大平面 圖，其圊示一置放在該基板條上相對於一去鑄澆道區的模 具洗道（mold runner)。 圊號說明： 100 球 格 陣 列 封裝 構造 10 1 晶 片 1 02 基 板 102a 上 表 面 102b 導 電 線路 1 02d 下 表 面 1 02f 錫 球 銲 墊 103 導 線 104 錫 球 105 封 膠 體 201 兩 件 式 模 具 202 上 模 2 0 2 a 洞 2 0 2b 洗 道 2 0 2d 孔 203 下 模 2 0 3a 凹 部 2 0 3b 加 料 室 204 壓 注 頭 205 封 膠 材 料 206 基 板 207 晶 片 300 基 板 條 30 1 基 板 302 基 板 303 基 板 304 基 板 305 基 板 306 基 板 307 基 板 308 裁 切 孔 309 對 正 孔 311 去 鏵 澆 道 區 314 測 試 區

419794 發明說明 400 (6) 基板條 401 裁切線 4 0 2 去鑄澆道 403 模具澆道 404 半導體裝置安裝i 405 封裝體 406 測試區 發明說明： 第三圖係為根據本發明—實施例之一基板條 (strip)300 ’其包含複數個基板301-307。可以理解的是 該基板條300雖只包含七個基板3〇卜307，但使用於未發明 之基板條可包含任何數目之基板，只要其可與封裝製程所 用機器（例如所使用之模具）相容即可。 該基板條300具有對正孔（alignment hole)309 (為了 簡潔’第三圖中只有兩對正孔被標上數字3 〇 9 )，用以將 該基板條300定位在機器（例如所使用之模具）上。該基 板條300在每一基板301-307的角落設有裁切孔（punch Γη g hole)308 (為了簡潔，第三圖中只有三裁切孔被標上數字 308 )。最後完成之封裝構造大致是沿裁切孔3〇8所連接而 成的裁切線自基板條3 0 0分離，此時每一基板3 (Π- 30 7所剩 下之部分即為被裁切部。該每一基板3 (Π - 3 0 7係各設有一 去鑄澆道區31 ][，設於該基板用以安裝半導體裝置之j_表 面；一測試區3 1 4，設於該基板之上表面，並且位於該被 裁切部之中；以及一去鑄澆道材料，塗佈於該去轉繞道 區’但不塗佈於該測試區，其中該封膠材料與去錡遙道 料間的附著力係小於該封膠材料與基板間的附著力β 第四圖係為根據本發明實施例之《基板條4〇〇的局部放大 :419794 五、發明說明（7) 平面圖’其圖示一置放在基板條4〇〇上相 Ιά 4 0 2 έίΊ M a .A Λ * ^ 1 J _________N . Λ 〇 _ 兔-轉洗 區402的模具洗道（m〇id runner)403。第 , 道 線401、-半導體裝置安裝區4〇4、一包覆四談围另囷不裁切 (未示於圖中）之封裝體405以及—測試區。、置 該去铸洗道區4 0 2係由該基板4 0 0外延伸至該 邊緣。該模具澆道403大致係位於該去鑄澆道區;〇2 \ 中央。該測試區4 06係位在裁切線401之外r 4社丄耶之 .^ ^ L τ (即被裁切部之 中）’並且在該模具澆道403内。 〈 根據本發明之用以封裝半導體裝置之基板，其製造方法 如下：（Α)將一導電金屬層（例如經過表面粗糙化的銅猪 )以習用之方法（例如熱壓合法）層壓（1&111111討11^)於一 介電層（適合之介電材質如BT(bismaleimide-triazine)樹 脂或FR-4玻璃纖維強化環氧樹脂（fiberglass reinfc^ced epoxy resin))之兩面。 (B)在該基板上形成介層洞（via)或通孔 (through-hole)，其可以任何習知的方法形成，例如機械 鑽孔或雷射鑽孔。並且以習知的方法如無電極電鍍 (electroless plating)在該介層洞或通孔塗覆一層導電 金屬例如銅。 (C)以微影（photolithography)以及蝕刻（etching)的方 式在該基板上導電金屬層中形成所要之導電線路或導電區 域°其係先於該基板上導電金屬層之表面上一層光阻’再 以微影進行電路佈局之圖案轉移，並且利用蝕刻將該基板 上導電金屬層未被光阻保護的部分除去而形成相對應之導

第11頁 9794 五、發明說明（8) , 電線路或導電區域，最後再將光阻去除。 此時，該基板表面除了用以將半導體裝置f例如一半導體 晶片）電性連接至一外部電路所需之導電威路或導電區域 外，該去鑄澆道區402也覆蓋有導電物質，但是該測試區 4 0 6則沒有μ導電物質覆蓋。 (D> ilf 可光顯像的綠漆（photoimagable solder mask)覆 蓋於該基板之表面，轉移所要之圖案，然後顯影；藉此使 得用以電性連接至半導體裝置的導電線路内端，以及該去 鑄澆道區4 0 2係未被綠漆覆蓋，但是該測試區4 0 6則是有綠 漆覆蓋。 (E)將去鑄澆道材料以習用之方法電鍍在未啤綠漆復蓋 的區域。因此，該去鑄洗道材料係塗佈於該去鑄澆道區 4 0 2 ’但不塗佈於該測試區4 〇 6。 由於該去鑄澆道材料也會塗覆在用以電性連接至半導體裝 置的導電線路内端，因此其必須選用與習用連接線 (banding Wire)材料結合力佳者β金或鈀係較佳之去鑄洗 道材料。 此外’在使用根據本發明之基板來封裝半導體裝置的封 膠，程中’可選擇不進行去鎮澆道（dega.ting)的步驟，以 ^得樣品供壓力鍋試驗（pCT)分析而得到封膠體與基板間 ^著力的測試數據。請再參照第四圖，該基板40 0位在裁 =1之外的被裁切部上殘留在該模具澆道403上之封膠 =可作為樣品供壓力鍋試驗（pcT)分析D由於該去鑄澆 品4 0 2係塗覆有去鑄澆道材料，所以其與封膠材料之附

第12頁 五、發明說明（9) 著力幾乎可以不計，所以只要將該測試區4〇6之面積設計 在0 9 5至1 〇，5 ΠΗΠ2，並且將該測試區4 〇 6設計成圓形，以 符合壓力鍋試驗（PCT)分析對於樣品之要求，則所測得之 數據即可用以疋量地測疋5亥封膠體與基板間的附著力。 根據本發明之用以封裝半導體裝置之基板，由於該測試區 表面材質係與基板表面塗層相同—皆為為一層綠漆。因 此，在該半導體裝置的封膠製程中’進行去鑄澆道 (degating)的步驟時，可藉由該測試區表面之綠漆是否會 隨之剝落而可同時定性地了解封膠體與基板間之附著力是 否良好；因為如果該測試區表面之綠漆不會剝落，則代表 封膠材料與基板表面綠漆之間的附著力不佳，亦即該封膠 體容易自基板剝落。由於去鑄澆道步驟係整個封裝製程之 一 ’所以不需改變製程也可同時定性地了解封膠體與基板 間之附著力是否良好。 此外’在使用根據本發明之基板來封裝半導體裝置的封 膠农私中’可選擇不進行去鑄液道（degating)的步驟’以 取得樣品供壓力鍋試驗（PCT )分析。由於該測試區係位於 該基板之被裁切部，所以我們可以將其裁切後直接取得樣 品供壓力鋼試驗（pCT)分析以得到封膠體與基板間附著力 的測試數據 —雖然本發明已以前述較佳實施例揭示，然其並非用以限 =本發明，任何熟習此技藝者，在不脫離本發明之精神和 la圍内’當可作各種之更動與修改，因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。

P99-004. ptd 第丨3頁 419794 圖式簡單說明 P99-004,ptd 第14頁

Claims (1)

1. I A\QT^A_ 六、申請專利範圍 1 、一種用以封裝半導體裝置之基板，該半導體裝置係設 於該基板之上表面，該基板係包含： 一被裁切部，設於該基板之周邊； 一去鑄澆道區，設於該基板之上表面，其中該半導體裝置 封膠時，用以將該半導體裝置封於封膠材料中的模具的模 具澆道之邊緣係完全密接在該去鑄澆道區之中； 一測試區，設於該基板之上表面，並且位於該被裁切部之 中，其中該半導體裝置封膠時，該測試區係位於該模具澆 道之中；及 一去鑄澆道材料，塗佈於該去鑄澆道區，但不塗佈於該測 試區，其中該封膠材料與去鑄澆道材料間的附著力係小於 該封膠材料與基板間的附著力。 2、依申請專利範圍第1項之基板，其中該封膠材料與去 鑄澆道材料間之附著力係約為該封膠材料與基板間之附著 力的百分之十。 3 、依申請專利fe圍弟1項之基板’其中該測試區係為圓 形且其面積係介於0 . 9 5至1 0 . 5 m in2。 4、依申請專利範圍第1項之基板1其中該基板係為設在 一條狀構造上的複數個基板之一，該條狀構造係用以形成 複數個在基板上的半導體裝置封裝。

   P99-004.ptd 第15頁 419794 六、申請專利範圍 5 、依申請專利範圍第1項之基板’其中該基板係為一球 格陣列封裝基板。 liiin P99-004. ptd 第16頁