TW416125B - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- TW416125B TW416125B TW88110200A TW88110200A TW416125B TW 416125 B TW416125 B TW 416125B TW 88110200 A TW88110200 A TW 88110200A TW 88110200 A TW88110200 A TW 88110200A TW 416125 B TW416125 B TW 416125B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring layer
- forming
- semiconductor device
- aforementioned
- insulating film
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
經濟部智慧財產局員工消f合作社印製 416125 A7 B7 五、發明說明(彳) 〔技術領域〕 本發明係有關於一種具有屏蔽式連接構造之半導體裝 置及其製造方法。屏蔽式連接構造其意義爲,所鄰接的導 電層間,是以一個接觸窗內的導電體栓塞所連接之連接構 造。 〔背景技術〕 隨著L S I等半導體裝置方面的高集成度及高性能化 的進展,例如就Μ 0 S型電晶體而言’乃針對閘極和配線 構造的設計施以各式各樣的手段。其中一例,係在 S R A M ( Static’Randam Access Memory )等採用,利用— 個接觸窗內的導電體栓塞來施行閘極與源極、汲極區域之 屏蔽式連接(S h a r e d C ο n t a c ί )構造。 第3圖係爲具有屏蔽式連接構造之半導體裝置之一例 。該圖之Α部份係以跨接在所鄰接的閘極2 2及源極、汲 極區域1 2之上的方式,在絕緣膜3開設接觸窗,在該接 觸窗內形成以鎢等所製成之導電體栓塞6 1。然後,利用 該導電體栓塞6 1 ,來連接閘極2 2、和相鄰於此的源極 、汲極區域1 2。 B部份則做成與上述導電體栓塞61相同•形成導電 體栓塞6 1,在其正上方形成導電體栓塞1 5,進而在其 上方形成兩層配線構造之下側配線7。然後,藉由該些導 電體栓塞6 2與導電體栓塞1 5,來連接下側配線7與閘 極22和源極、汲極區域12。 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) — — — — — — — — — if — — ί ! I ! I I ! ·1111111* (請先間讀背面之注意事項再填寫本頁) A7 416125 _B7___ 五、發明說明(2 ) (講先閱讀背面之注意事項再填寫本頁) 亦即,若在第3圖之半導體裝置,直接在絕緣膜3之 上形成下側配線7所用的導電膜,於蝕刻該導電膜之際, A部份導電體栓塞6 1的上面受損之故,進而在絕緣膜3 之上形成絕緣膜1 4,且在此絕緣膜1 4之上形成下側配 線7所用之導電膜。導電膜栓塞1 5是被形成在該緣膜 14。 此種具有如第3圖之A部份的屏蔽式連接構造之半導 體裝置,在下側配線7形成時,以防止導電體栓塞6 1的 上面受損爲目的的製造工程數增多。因此,要求此種半導 體裝置之製造方法,減少製造工程數。 本發明之課題,在於如第3圖的A部份之屏蔽式連接 構造,亦即,將在連接相鄰的導體層間的導電體栓塞之上 ,有不連接配線的屏蔽式連接構造之半導體裝置,以不發 生損害前述導電體栓塞的方法,並且能以較習知少的工程 數來製造。 〔發明之揭示〕 經濟部智慧財產局具工消费合作社印製 本發明係提洪一以利用形成在層間絕緣膜的一個接觸 窗內的導電體栓塞,來連接彼此所相鄰的導電層,在前述 層間絕緣膜的正上方形成配線層,不與此配線層連接的述 導電體栓塞之上面,則是以自前述配線層所孤立的導電性 被覆體所覆蓋爲特徵之半導體裝置。 本發明之半導體裝置之實施形態’則是舉以前述被覆 體是利用針對前述配線層所用的導電膜之蝕刻’而與配線 本纸張尺度適用中國國家標準(CNS)A4規格(210 χ 297公釐) 416125 A7 B7__ 五、發明說明(3 ) 層同時形成的爲特徵之半導體裝置》 本發明之半導體裝置之實施形態,則是舉以前述導電 體拴塞主要是以鎢所製成的,前述被覆體主要是以鋁所製 成的爲特徵之半導體裝置。 本發明之半導體裝置之實施形態,則是舉以前述被覆 體其上面全體是以絕緣膜所覆蓋的爲特徵之半導體裝置。 本發明之半導體裝置之實施形態,則是舉以前述被覆 體所覆蓋的導電體栓塞是爲連接MO S型電晶體的閘極與 相鄰於此的源極、汲極區域者爲特徵之半導體裝置。 本發明係提供一種半導體裝置之製造方法,乃屬於具 有:在包含導電層彼此爲相鄰而形成的部份之半導體基板 上,形成層間絕緣膜,在此層間絕緣膜,以露出前述兩導 電層上面的方式,來形成接觸窗之接觸窗形成工程、和在 前述接觸窗內形成導電體栓塞之導電體栓塞形成工程、和 在前述層間絕緣膜的上方形成導電膜之導電膜形成工程、 和藉由蝕刻前述導電膜來形成配線層之配線層形成工程之 半導體裝置之製造方法中,其特徵爲:以前述導電膜形成 工程,將導電膜形成在前述導電體銓塞及前述層間絕緣膜 的正上方;以前述配線層形成工程*在不與前述配線層連 接的前述導電體栓塞之上,將自此配線層所孤立的被覆體 ,·利用針對前述導電膜之蝕刻’與配線層同時形成之。 按此方法,其配線層所用的導電膜是被形成在前述導 電體栓塞的正上方,但在蝕刻此導電膜之際’在不與配線 層連接的前述導電體栓塞上,形成自此配線層所孤立的被 ^-- — — — — — — — — —---* 裝!--II 訂·--!1_-線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 416125 __B7___ 五、發明說明(4 ) 覆體之故,在前述蝕刻時並不會損害到該導電體栓塞的上 面° (請先Μ讀背面之注意事項再填寫本頁) 因此,不須要進行以習知方法用以防止損傷前述導電 體栓塞所需之工程(亦即,進而在具有此導電體栓塞的絕 緣層之上形成絕緣膜之工程、在此絕緣膜形成與配線層連 接所用的接觸窗之工程,以及在此接觸窗形成導電體栓塞 之工程)。 本發明之方法的實施形態,則是舉以前述導電體栓塞 主要是以鎢所製成的,前述被覆體主要是以鋁所製成的爲 特徵之半導體裝置之製造方法。 本發明之方法的實施形態,則是舉以具有利用絕緣膜 覆蓋前述被覆體的上面全體之工程爲特徵之半導體裝置之 製造方法。 經濟部智慧財產局貝工消费合作社印製 本發明另提供一種乃屬於具有:在半導體基板上形成 MO S型電晶體的閘極與源極、汲極區域之元件形成工程 、和在前述元件形成工程後的半導體基板上,形成第1層 間絕緣膜之第1層間絕緣膜形成工程、和在前述第1層間 絕緣膜,以露出相鄰的閘極與源極、汲極區域上面的方式 ,來形成接觸窗之接觸窗形成工程、和在前述接觸窗內形 成導電體栓塞之導電體栓塞形成工程、和前述第1層間絕 緣膜上方形成導電膜之導電膜形成工程、和藉由蝕刻前述 導電膜來形成配線層之配線層形成工程之半導體裝置之製 造方法中,以前述述電膜形成工程,將導電膜形成在前述 導電體銓塞及前述第1層間絕緣膜的正上方:以前述配線 本紙張尺度適用中國因家標準(CNS)A4規格(210 X 297公a ) A7 416125 B7 五、發明說明(5 ) <請先Μ11背面之注意事項再填寫本頁) 層形成工程,在不與前述配線層連接的前述導電體栓塞之 上,將自此配線層所孤立的被覆體,利用針對前述導電膜 之蝕刻,與配線層同時形成之;前述配線層形成工程之後 ,在前述配線層與被覆體的正上方形成第2層間絕緣膜爲 特徵之半導體裝置之製造方法。 〔用以,實施本發明之最佳形態〕 以下針對本發明之實施形態做說明。 第1圖係爲依工程順序說明相當於本發明之一實施形 態的半導體裝置之製造方法圖。採用此圖來說明本實施形 態之方法。 首先,在半導體基板1上進行含有MO S電晶體的閘 極2 2和源極、汲極區域1 2之元件的成形。 經濟部智慧財產局員工消費合作社印货 亦即,先藉由針對半導體基板1之表面,形成場氧化 膜和溝槽,進行元件間分離工程。其次,在元件形成區域 的預定位置,形成閘氧化膜2 1與兩層構造的閘極2 2 ( 22a、22b)。接著,在元件形成區域的預定位置, 導入不純物,以形成不純物擴散層1 1〜1 3。接著,形 成閘極2 2以及黏貼在閘氧化膜2 1的側面與不純物擴散 層11、13的上面之絕緣膜23。接著,藉由再對不純 物·擴散層1 1、12導入不純物,以該些不純物擴散層 1 1、1 2作爲高濃度擴散層。 其次,在此狀態的半導體基板1上形成絕緣膜(第1 層間絕緣膜)’3之後,藉由對此絕緣膜3的光蝕刻工程, 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐) =^r-- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 416125 A7 _B7_ 五、發明說明(6 ) 來形成接觸窗41、42、5。這之中,在閘極22與黏 貼在相鄰於此的源極、汲極區域1 2的部份,以露暴出閘 極2 2與源極、汲極區域1 2上面的方式,形成接觸窗 4 1、42。在不純物擴散層1 1的部份通常是形成接觸 窗5。第1圖(a )係表示此接觸窗形成工程後之狀態。 其次,在各接觸窗的側面以及底面與絕緣膜3的上面 ,形睞以T i和T i N所製成的阻隔層。其次,在此阻隔 層上利用C VD法堆積鎢膜。其次利用電漿蝕刻法除去絕 緣膜3上的鎢膜,並只在接觸窗內留下鎢。藉此,在接觸 窗4 1 ; 4 2內分別形成以鎢所製成之導電體栓塞6 1、 6 2 ' 6 3 ^ 此例,導電體栓塞6 1,則是連接閘極2 2與彼此相 鄰於此的源極、汲極區域12(相鄰之導電層),且在此 導電體栓塞6 1之上並未連接下側配線7。對此,導電體 栓塞6 2不但可連接閘極2 2與彼此相鄰於此的源極、汲 極區域1 2,還可連接該些及其之上的下側配線7 =而導 電體栓塞6 3則是進行不純物擴散層1 1及其上的下側配 線7之連接。 其次,在導電體栓塞6 1〜6 3以及絕緣膜3的正上 方,形成鋁膜(做成配線層之導電膜)。其次,採用具有 下側配線7的配線圖案與覆蓋導電體栓塞6 1上面的被覆 體8的圖案之罩幕,來進行針對此鋁膜的光蝕刻工程。作 爲此鋁膜則是可適當的選擇合金成份之S i或是含有S 1 與C u的鋁合金膜。對於鋁膜的蝕刻則是可用作爲蝕刻氣 ^9-=- -----I--I----裳·-------訂·!!!! :^ (請先閱讀背面之注意事項再填寫本頁) 416125 A7 B7 經濟部智慧財產局貝工消费合作社印數 五、發明說明(7 ) 體之例如B C 1 3與(:1 2的混合氣體來進行。 藉此,在絕緣膜3及導電體栓塞61〜63之上,形 成下側配線7與被覆體8。第1圖(b )係表示該配線層 形成工程後的狀態。第2圖係第1圖(b )之平面圖。 如第2圖所示,下側配線7爲了與其他配線和導電層 ,連接,而在平面內延伸做電路狀。對此,被覆體8則以從 下側配線7孤立的狀態,覆蓋在導電體栓塞6 1的上面。 因此,於蝕刻下側配線7所用的導電膜之際,存在於 未與下側配線7連接的導電體栓塞6 1的上面,在下側配 線形成時,就不會因蝕刻氣體而受到損壞。 其次,在下側配線7及被覆體8之上,形成絕綠膜( 第2層間絕緣膜)1 8。然後,在此絕緣膜1 8之上以一 般的方法形成上側配線9。藉此,取得如第1圖(c )所 示的半導體裝置。 按此實施形態之方法*如前所述,以形成下側配線7 之際的蝕刻工程,在未連接下側配線7的導電體栓塞6 1 的上面並不會受損。因而,此半導體裝置則可因導電體栓 塞6 1,而確實地完成閘極2 2與相鄰於此的源極、汲極 區域1 2的連接。 被覆體8的平面形狀雖是爲覆蓋導電體栓塞61上面 全體的形狀,但做成以預定寬度覆蓋到其周圍的絕緣膜3 之形狀亦可,能更確實地防止導電體栓塞6 1的損傷之故 很理想。較被覆體8的導電體栓塞61還要突出外側的部 份之尺寸(第2圖之L1),則是以相當於導電體栓塞 衣纸張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) l·!裝!!11 訂· — — — — — — I * 線 (請先閱11背面之注4事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 416125 A7 _____B7___. 五、發明說明(8 ) 61的尺寸(第2圖之L) ’例如30〜80%的尺寸之 方式作成的。理想上L 1是以相當於L的6 0%的尺寸之 方式作成的。 若比較第1圖(c)之半導體裝置與第3圖之習知例 ,在第3圖是爲具有導電體栓塞1 5之絕緣膜1 4 ’但第 1圖(c)則沒有。而在第1圖(c)有被覆體8 ’但第 2圖沒有。據此,第1圖(c)之半導體裝置的構造’則 是段差較第3圖的習知例爲少的構造。因此,本發明之半 導體裝置,其平坦性較習知品高。 再者,在前述實施形態’主要是爲以鎢來構成不連接 下側配線7的導電體栓塞6 1 ’作爲下側配線7的導電膜 ,則是使用鋁膜。因而,導電體栓塞6 1以及下側配線7 所用的導電膜之材質並未限定於此。 例如,在下側配線7所用的導電膜是以鋁爲主成份之 膜,而導電體栓塞6 1也是主要以鋁所製成的情形下’利 用下側配線7形成所用的蝕刻氣體’導電體栓塞6 1很容 易被蝕刻。此種情形’亦即’在導電體栓塞6 1的材質’ 爲利用下側配線7的蝕刻氣體而易於被蝕刻的材料之情形 下,本發明之方法(利用設置被覆體8 ’從蝕刻氣體保護 導電體栓塞61的上面)特別有效。 而前述實施形態所相鄰的導電層間’係爲形成在半導 體基板的表面近傍之閘極和形成在半導體基板表面的源極 、汲極區域,但本發明所相鄰的導電層間’也適用於形成 在位於離開半導體基板表面的半導體基板上之層的情形。 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐) 1! — * *! β··! (請先闓讀背面之泫意事項再填寫本頁) 416125 A7 B7 五、發明說明(9 〔產業上之利用領域〕 如以上所做說明’按本發明之方法,是可將不在連接 所相鄰的導電層間的導電體栓塞之上,具有配線連接的屏 蔽式連接構造之半導體裝置,以不損傷前述導電體栓塞, 且較習知少的工程數來製造。 因而,藉由前述屏蔽式連接構造的導電體栓塞,以確 實完成所相鄰的之導電層間的連接之半導體裝置,是較習 知便宜。 而以本發明之半導體裝置及本發明之方法所取得的半 導體裝置,乃是利用前述屏蔽式連接構造的導電體栓塞, 而確實地完成所相鄰的導電層間之連接。 圖[單說明〕 第工程順序說明相當於本發明之一實施形 ----------.—裝--------訂. (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 態的半導體裝置之製造方法圖,並表示半導體基板之表面 近傍之部份斷面圖。 第2圖係爲第1圖(b)之平面圖。 第3圖係爲具有屏蔽連接構造的半導體裝置之習知例 圖,並表示半導體基板之表面近傍之部份斷面圖。 符號之說明] 1 半導體基扳 3 絕緣膜 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^Ί2 - A7 經濟部智慧財產局員工消費合作社印製 416125 _B7 五、發明說明(1〇 ) 5 、 4 1 4 2 接 觸 窗 7 下 側 配 線 8 被 覆 體 9 上 側 配 線 1 1 1 3 不 純 物 擴 散 層 1 2 源 極 、 汲 極 區 域 1. 8 絕 緣 膜 ( 第 2 層 間 絕 緣 膜) 2 1 閘 氧 化 膜 2 2 閘 極 6 1 > 6 2 ' 6 3 導 電 體 栓 塞 8 1 導 電 體 栓 塞 <請先閱讀背面之泫意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 * 297公釐)
Claims (1)
- 經*部t央揉率局員工消费合作社印$L 416125 έΙ C8 — ___^ 六、申請專利範圍 1 ' 一種半導體裝置,其特徵爲:利用形成在層間絕 緣膜的一個接觸窗內的導電體栓塞,來連接彼此所相鄰的 _電層’在前述層間絕緣膜的正上方形成配線層,不與此 配線層連接的述導電體栓塞之上面,則是以自前述配線層 戶斤孤立的導電性被覆體所覆蓋。 2、 如申請專利範圍第1項所述之半導體裝置,其中 前述被覆體是利用針對前述配線層所用的導電膜之蝕刻, * 而與配線層同時形成的。 3、 如申請專利範圍第1項所述之半導體裝置 > 其中 前述導電體栓塞主要是以鎢所製成的,前述被覆體主要是 以鋁所製成的。 4、 如申請專利範圍第1項所述之半導體裝置,其中 前述被覆體其上面全體是以絕緣膜所覆蓋。' 5、 如申請專利範圍第1項所述之半導體裝置,其中 以前述被覆體所覆蓋的導電體栓塞是爲連接MO S型電晶 體的閘極與相鄰於此的源極、汲極區域者。 6、 一種半導體裝置之製造方法,乃屬於具有:在包 含導電層彼此爲相鄰而形成的部份之半導體基板上,形成 層間絕緣膜,在此層間絕緣膜,以露出前述兩導電層上面 的方式,來形成接觸窗之接觸窗形成工程、和在前述接觸 窗內形成導電體栓塞之導電體栓塞形成工程、和在前述層 間絕緣膜的上方形成導電膜之導電膜形成工程'和藉由蝕 刻前述導電膜來形成配線層之配線層形成工程之半導體裝 置之製造方法中’其特徵爲: ---------^------tT------線 (请先Mtl背面之注意事項再填寫本頁) 本紙法犬度適用t國a家播率(CNS ) A4洗格(210X297公釐) -14- 416125 A8 B8 C8 D8 經濟部中央棣隼局貝工消費合作社印装 77、申請專利範圍 以前述導電膜形成工程,將導電膜形成在前述導電體 餘塞及前述層間絕緣膜的正上方; 以前述配線層形成工程,在不與前述配線層連接的前 述導電體栓塞之上,將自此配線層所孤立的被覆體,利用 針對前述導電膜之蝕刻,與配線層同時形成之。 7、 如申請專利範圍第6項所述之半導體裝置之製造 方法,其中前述導電體栓塞主要是以鎢所製成的,前述被 覆體主要是以鋁所製成的。 8、 如申請專利範圍第6項所述之半導體裝置之製造 方法,其中具有以絕緣膜覆蓋前述被覆體的上面全體之工 程。 9、 一種半導體裝置之製造方法,乃屬於具有:在半 導體基板上形成MO S型電晶體的閘極與源極、汲極區域 之元件形成工程、和在前述元件形成工程後的半導體基板 上,形成第1層間絕緣膜之第1層間絕緣膜形成工程、和 在前述第1層間絕緣膜,以露出相鄰的閘極與源極 '汲極 區域上面的方式,來形成接觸窗之接觸窗形成工程、和在 前述接觸窗內形成導電體栓塞之導電體栓塞形成工程、和 前述第1層間絕緣膜上方形成導電膜之導電膜形成工程、 和藉由餓刻前述導電膜來形成配線層之配線層形成工程之 半導體裝置之製造方法中’其特徵爲: 以前述述電膜形成工程’將導電膜形成在前述導電體 銓塞及前述第1層間絕緣膜的正上方; 以前述配線層形成工程,在不與前述配線層連接的前 匕本紙张尺度逋用中Ϊ8國家標率(CNS ) A4規格(210X297公釐)~ I 裝 訂 線 (請先W讀背面之注意事項再填寫本頁) I I 416125 A8 B8 C8 D8 々、申請專利範圍 述導電體栓塞之上,將自此配線層所孤立的被覆體,利用 針對前述導電膜之蝕刻,與配線層同時形成之; 前述配線層形成工程之後,在前述配線層與被覆體的 正上方形成第2層間絕緣膜。 ---:------^------.U------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局員工消费合作社印製 本紙張尺度逋用中國國家標準(CNS ) A4洗格(210><297公釐) -16 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9351152A JPH11186386A (ja) | 1997-12-19 | 1997-12-19 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW416125B true TW416125B (en) | 2000-12-21 |
Family
ID=18415407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW88110200A TW416125B (en) | 1997-12-19 | 1999-06-17 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW416125B (zh) |
-
1999
- 1999-06-17 TW TW88110200A patent/TW416125B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI284934B (en) | Multi-layer semiconductor wafer structure and fabrication method thereof | |
TW408465B (en) | The manufacture method of anti-electrostatic discharge device | |
CN109360828A (zh) | 显示基板及其制造方法、显示装置 | |
TW466647B (en) | Semiconductor device and method for fabricating the same | |
TW413943B (en) | Self aligned contact pad in a semiconductor device and method for forming thereof | |
JPS62109085A (ja) | アクテイブ・マトリクス | |
TW408434B (en) | Dual damascene with self aligned via interconnects | |
TW528912B (en) | Liquid crystal display device and process for producing the same | |
TW456028B (en) | Semiconductor device and process for manufacturing semiconductor device | |
TW384526B (en) | Device structure for preventing the device from damage caused by plasma charging and vertical interference and the manufacturing method | |
TW416125B (en) | Semiconductor device and its manufacturing method | |
TWI245957B (en) | Active matrix display device | |
TW264562B (zh) | ||
TW419793B (en) | Secmiconductor integrated circuit | |
TW560008B (en) | Method for manufacturing mask ROM | |
TW439173B (en) | Manufacturing method of capacitor having mixed-signal devices | |
CN109887883B (zh) | 一种阵列基板及其制造方法 | |
TW531893B (en) | Semiconductor device and manufacture method therefor | |
TW396527B (en) | Manufacturing method for forming bit line and node contact landing pad simultaneously | |
WO2000077840A1 (en) | Semiconductor device and method of manufacture thereof | |
TW442948B (en) | Semiconductor apparatus and its fabricating method | |
KR100399862B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TW490810B (en) | Method to produce a semiconductor-memory element | |
TW501238B (en) | Semiconductor device and method of fabricating same | |
TW484226B (en) | Electrostatic discharge protection circuit of integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |