TW410313B - Mechanisms for converting interrupt request signals on address and data lines to interrupt message signals - Google Patents

Description

案號热ϋ13 g?年？月0曰 修正 五、發明說明（15) 〆(年J月rp , ·? 1 ^ 中斷控制器34並不必要是主橋接器1 6的部份。可以 週邊裝置（中斷裝置或PC I裝置）和中斷控制器之間的中斷 路由器。解碼邏輯1 2 2能夠是外部的中斷控制器3 4。 M在一具體實施例"用語係表示特殊的特徵、結構、或特 性，其係緊接在包括在本發明的至少一具體實施例的用 語，而且包括在本發明的多於一具體實施例中。而且，在 規格中的各種不同地方所初現的”在一具體實施例"用語並 不需要所有皆參考相同的具體實施例。 ”連接"和"耦合11和相關用語係使用在操作上，而並未限 制在直接的連接或耦合處理。如果規格描述包括元件或特 徵''可”、"能夠”' "應能h 、或”可能"、或具有特徵，該特 殊的元件或特徵並不需要包括或具有特徵。”響應"用語係 包括完全或部份的響應。 在具有此所揭示優點技藝的技術係歸功於來自先前的描 述和圖式的許多其它變化可在本發明的範圍中達成。因 此，隨後的申請專利範圍係包括定義本發明範圍的任何修 改。 元件符號說明 10 電腦系統 12 處理器 16 主橋接器 2 0 輸入/輸出匯流排 24 中斷控制器 26 處理器匯流排 28 串列匯流排

O:\56\56425.ptc 第20頁 2000.08.18. 020 410313 五、發明說明（l) 發明背景 發明的技術ΙξΊ :本發明係關於在電腦系統中的中斷。 n背景」.週邊元件相互連接（PC I)區域匯流排規格 ('’ PCI匯流排規格_’）已發展為定義pC I匯流排。PCi匯流排 規格係定義應用在匯流排上之裝置的相互連接結構及傳送 協定。有時會進行附加或改變pc丨規格。然而，PC丨規格的 依據原理是追溯相容性，其中較新的PC I系統會支援較舊 的PCI週邊裝置。 包括輸入及/或輸出U/ο)週邊裝置的各種不同裝置會尋 求中斷在電腦系統中的處理器。當使用pC丨匯流排的時 候’該等裝置有時稱為PC I裝置。若要中斷處理器，該PC ! 裝置會將一或多個中斷請求信號ί NTA#、、INTC#、 或I NTD ?傳送給中斷控制器D該中斷控制器係籍著將中斷 訊息提供給處理器而響應。該中斷控制器經由中斷輸入接 腳來接收中斷請求信號。該等中斷輸入接腳有時稱為中斷 請求（I R Q )接腳，其係藉由I r q線而連接至p c I匯流排。在 週邊設備和中斷控制器之間存有中斷路由器。 有兩種由中斷控钊器所接收之中斷信號的信號意義類 型：（1 )邊緣觸發中斷意義和（2)位準觸發中斷意義。隨著 邊緣觸發中斷，每—次邊緣（例如，正向邊緣）在中斷輸入 接腳偵測到的時候，該中斷控制器會觸發中斷事件。邊緣 觸發中斷的問題是如果第二中斷的邊緣在第一中斷動作之 前發生’中斷控制器便會錯過第二中斷的邊緣。因此，在 ’ 邊緣觸發中斷的情况中，典型上只有一個週邊裝置係連接 _

410313 _案珑 87121^2 V 年？月 Π 曰_i±L· 五、發明說明（16) 34 中斷控制器 38 中斷埠 4 0 中斷請求線 42 位址、資料、和其它連接埠 44 位址、資料、和其它信號線 50 '52 '54 '56 '58 週邊裝置 62 中斷信號線 64、68 位址、資料、和其它信號線 72 轉接器 7 4 '76 信號線 82 橋接器 84、 86、 90、 92 '94、 96、 98 信號線 1 04 位址埠 106 資料埠 108 其它連接埠 114 位址線 116 資料線 118 其它信號線 120 導體 122 解碼邏輯 124 導體 128 輸入/輸出轉向表 130 控制邏輯 144 串列匯流排控制器 148 編碼/解碼邏輯

O:\56\56425.ptc 第20a頁 2000. 08.18. 021 410313 五、發明說明（2) 至該中斷輸入接腳。 隨著位準觸發中斷，在中斷輸入接腳上的特殊邏輯電壓 位準（例如，邏輯高電壓）會造成中斷控制器來觸發中斷事 件。在位準觸發中斷的情況中，超過一個週邊裝置可將中 斷請求信號提供給輸入接腳。然而，在由多重週邊裝置所 提供之中斷輸入接腳上的電壓位準係不同於由只有一週邊 裝置所提供的電壓位準。因此，該中斷控制器並不能夠決 定有多少的週邊裝置只藉由感測在中斷輸入接腳上的電壓 位準而提供中斷請求信號。為響應偵測在中斷輸入接腳上 的特殊電壓位準變化，中斷訊息會傳送至處理器，而狀態 位元會在中斷控制器的輸入/輸出轉向表中設定。當中斷 結束（E 01 )信號是由中斷控制器所接收的時候，該狀態位 元便會重置。如果具有特殊電壓位準的中斷信號在接收 E0 I之後，而仍然在中斷輸入埠偵測到，另外的中斷訊息 便會傳送至處理器。 中斷控制器具有限數目的中斷輸入接腳。在目前既有的 技術下，當更多的週邊裝置加入電腦系統的時候，中斷輸 入接腳數目便需要增加，或週邊裝置需等待更久的中斷服 務。 因此，需用以將中斷請求從週邊裝置提供給處理器的改 良系統。 發明概述 在本發明的一具體實施例中，裝置係包括位址和資料 埠，而以位址信號和資料信號的形式來接收中斷請求信

第7頁 _案號871马变办^ 3 Ο年y月i?曰 修正 五、發明說明（17) ^ 152 > 154 位址和資料線 1 58 位址解碼器 1 60 資料解碼器 162 導體 1 64 導體 170 保存暫存器 172 信號信 174 中斷控制器 178 導體 180 位址線 182 資料線 1 84 其它信號線 190 、 192 、 194 、 196 OR 問

O:\56V56425.ptc 第20b頁 2000. 08. 18.022 410313 五、發明說明（3) 號。該等裝置也包括解碼邏輯，以接收至少某些的位址信 號和資料信號，並在解碼邏輯的其中之一條解碼輸出線上 提供解碼信號=轉向表係包括設定響應該解碼信號的傳送 未定位元。 圖之簡單說明 本發明可從下面所提供的詳細描述及本發明具體實施例 的附圖而更能夠完全地了解，然而，並非局限在此所描述 的本發明特殊具體實施例，而只用以說明和幫助了解。 圖1係根據本發明的一具體實施例而包括主橋接器之電 腦系統方塊圖。 圖2是在圖1系統中之主橋接器的一具體實施例方塊圖。 圖3是在圖1系統中之中斷控制器的一具體實施例方塊 圖。 圖4是在圖2和3的輸入/輸出轉向表中的傳送未定位元及 相關電路的一具體實施例方塊圖。 圖5是週邊裝置範例的方塊圖。 圖6是在圖1的系統中的主橋接器的另一具體實施例方塊 圖。 較佳具體實施例之詳細說明 請即參考圖1 ’電胸系統1 〇係包括處理器1 2、主橋接器 1 6、和輸入/輸出匯流排2 0，其可根據PC I規格來實現。處 理器1 2係包括中斷控制器2 4，它能夠是進階可程式化的中 斷控制器（AP I C )。處理器1 2係藉由處理器匯流排2 6和串列 匯流排2 8而耦合至主橋接器1 6，而此串列匯流排可以是

410313 五、發明說明（4) AP IC串列匯流排。在某些具體實施例中，主橋接器1 6係稱 為諾斯（North)橋接器’而處理器匯流排26係稱為前端匯 流排或並列匯流排。 串列匯流排28可從在主橋接器丨6的中斷控制器34將中斷 訊息提供給中斷控制器2 4。中斷控制器34可以是AP I C。包 括兩資料導體和時脈信號導體的串列匯流排2 8，也可從處 理器1 2將信號提供給中斷控制器34，諸如中斷結束（E〇 j) k號。在多重處理器系統中，串列匯流排2 8根據已知的技 術也可使用在最低優先權中斷目的處理。 主橋接器1 6包括專用的中斷（例如，IRq)埠38，其中斷 請求信號（例如，I RQ信號）是從中斷請求線4 〇所接收。中 斷埠38可以是接腳 '其它結構、或只是導體。中斷控制器 34可接收來自連接埠3 8的中斷請求信號。在一具體實施例 中中斷埠3 8係認為是中斷控制器3 4 (而因此，也是主橋 接=丨.6 ^部份）的部份°在另—具體實施例中，中斷埠38 仏二為疋主橋接器1 6的部份，但並不是中斷控制器34。不 同亚非要重要的，只要中斷控制器38能接收中 號。 ㈠5 主榀接益1 6也包括位址、資料、和其它的連 :二資料'和其它的信號是從位址、資料、和以 /、，，或從其它們來提供。該等連接埠42可以是接" :以單f “冓、或任何其它的導體。該等連接埠38沖 邮而接收至少某些的位址、資料、及/或其

第9頁 410313 五、發明說明（5) 42。在連接埠42上所接收的某些或所有位址、資料、和其 它的信號係使用在主橋接器1 6和中斷以外的各種不同目的 的地方。該等信號線4 0和4 4及在此所描述的各種不同的其 它信號線可以是傳統的導體或各種不同的其它形〜式導體。 決定在本發明的具體實施例，該等信號線40和44也認為是 匯流排2 0的部份，或從其分開。 系統1 0係包括週邊裝置，其可籍著將中斷請求信號提供 給中斷控制器34來中斷處理器1 2。週邊裝置和相關相互連 接的範例是在圖1描述。週邊裝置5 0係經由中斷信號線6 2 及經由位址、資料、和其它信號線6 4而耦合至輸入/輸出 匯流排2 0。若要中斷處理器1 2，週邊裝置5 0要在中斷信號 線6 2上提供中斷請求信號（例如，I N T A #)。該中斷請求信 號係經由匯流排20和中斷信號線40而傳送至中斷埠38。中 斷控制器3 4係藉著將適當的中斷訊息提供給處理器丨2或另 外的處理器（在圖1申未顯示）而響應中斷請求信號。 週邊裝置5 2係藉由位址 '資料、和其它的信號線6 8而耦I 合至輸入/輸出匯流排2 0，但並非藉由中斷信號線。若要 中斷處理器1 2，週邊裝置5 2要在位址、資料、和其它的信 號線6 8上提供中斷請求信號。在下面更詳細討論的本發明 之具體實施例中，該中斷請求信號係包括PC I寫週期。該 中斷請求信號係經由匯流排2 0和位址、資料、及其它的信 號線44來傳送。中斷控制器34係藉著將適當的中斷訊息提 供給處理器1 2或另外的處理器（在圖1並未顯示多重處理器 系統的情況）而響應於中斷請求信號。

第10頁 五、發明說明（6) 因此，主 求信號，而 第一類型的 斷信號線而 請求信號係 類型的週邊 料線而提供 中斷請求信 中斷控制器 410313 _ 橋接器16係響應來自兩類型週邊裝置的中斷請 將中斷訊息提供給處理器丨2或另外的處理器。 週邊裝置（例如，週邊裝置50 )係經由專用的中 提供中斷請求信號（例如，丨NTA#)。該等中斷 藉由中斷埠38而由中斷控制器34所接收。第二 裝置(;例如’ it邊襄置52)係經由諸如位址和資 令斷清求信號（例如，包括PC I寫週期）。該等 號係藉由位址、資料、和其它的信號線44而由 3 4所接收。 週邊裝置54、56 '和58係描述在週邊裝置和匯流排2〇之 間的其匕可此的"面。週邊裝置54係經由轉接器而耦合 至匯流排20。轉接器72會經由線信號74來傳送中斷信號’ 並紅由經由彳§號線7 6來傳送位址、資料、和其它信號^在 導體74上提供的中斷請求信號是由匯流排2〇傳送至中斷信 號線40。週邊裝置54係類似於週邊裝置52，可經由位址、 Μ料、和其它的信號來提供中斷請求信號，而不是經由中 斷信號線74。因此，在週邊裝置54的情況，在中斷信號線 74上並沒有中斷請求信號。然而，類似週邊裝置5〇的週邊 裝置能夠連接至轉接器7 2。在此情況，轉接器7 4會包括在 信號線7 4上的中斷彳§號。或者，某些轉接器只包括信號線 76而沒有信號線74 □週邊裝置56和58經由橋接器82而耦 合至匯流排2 0。中斷請求信號是經由信號線9 4 ' g 〇、和^ 傳送。定址、資料、和其它的信號是經由信號線98、96、 9 2、和8 6傳送。

第U頁 410313 五、發明說明（7) 圖2係詳細顯示主橋接器〗6的一具體實施例 位址、資 料、和其它的連接埠42係包括位址埠1〇4、資料埠1 06、和 其它的連接埠1 0 8。位址、資料、和其它的信號線4 4係包 括位址線Π 4、資料線1丨6、和其它的信號線丨丨8，其係分 別傳送位址k號、資料信號、和其它的信號（例如，致能 信號）。 在中斷信號線4 0上的中斷請求信號是經由連接埠3 8和導 體120而提供給輸入/輸出轉向表128或其它的處理電路。 在響應上’包括輸入/輸出轉向表128的中斷控制器34係將 中斷訊息提供給處理器。該中斷訊息可經由串列匯流排控 制s? 1 4 4的串列匯流排2 8、或經由編碼/解碼邏輯1 4 8的處 理器匯流排2 6來提供。在處理器匯流排2 6上傳送中斷訊息 的情況中’處理器I 2係包括偵測中斷訊息的解碼電路，而 中斷控制器2 4會了解該訊息。 對接收中斷的反應請求信號，至少部分是以位址的形式 k號’中斷控制器3 4係將中斷訊息提供給串列匯流排2 8或 處理器匯流排26 ^在一具體實施例中，主橋接器16能經由 串列匯流排28或處理器匯流排26來傳送中斷訊息’其係決 定在控制邏輯1 3 0的位元3 在處理器，流排26上的中斷m包括位址，用以識別 =中斷主橋接器16係包括最低優先權的轉向 :路，以便在'重處理器系統的情況將中斷重入 取低優先核的處理器。該電路能夠保持 少 /、π 系統中的各種不同處理器的工作優先指 夕爽理奈 u无核。在主橋接器1 6的

第12頁 410313 五、發明說明（8) 中斷控制器3 4或1它雷改处於& 哭FS泣Γ 此夠偵測處理器12是否藉由處理 如匯"iL排2 6而包括串列羅，亡姐么 能力。在處理川1 處力及/或接受中斷訊息的 流排26 包括中斷控制器及了解在處理器匯 二/主中斷心之解碼電路的情況中，中斷控制哭34 能夠在串列匯流排28傳送中 π π胃/ ^ 排2 6上。主橋接器1 6係包括用以仅六々你τ π丄 其它信號的儲m在圖中1未\子ί種不同中斷信號和 u ^ a +、^•圈中未顯不）。中斷控制器34包括用 .' 0 明求k號的儲列。控制邏輯1 30可輔助在中斷 控制益3 4的各種不同功能。 ^斷叫求k说能夠以位址和資料信號（而且或許是其它 的信號）的形式而經由連接埠42來提供’並由中斷控制器 34所補捉。在如此的情況中，解碼邏輯〗22會解碼成為申 斷請求信號的所有或部份的位址和資料的信號位元。·在一 具體實施例中，解碼邏輯122是在導體124上提供解碼信號 1 2 。在一具體實施例中，該解碼信號可以確定或非確定 的信號。在導體124上的中斷請求確定/非確定信號能夠组 在導體120上的中斷請求信號12〇相同。在此情況，輸入 輸出轉向表1 28能完全相同地處理該等信號。 請即參考圖3 ’在一具體實施例中，解碼邏輯丨2 2包括位 址解碼器1 58和資料解碼器丨60。如果接收到特殊位址或在 特殊範圍中的位址，位址解碼器丨58便會在導體丨62上將信 唬提供給控制邏輯1 3 0，其係指示中斷請求信號係經由位 址和資料線丨52和丨54而提供給中斷控制器34，而該等信號 線係連接至信號線1 1 4和1 1 6。在一具體實施例中，指示中

第13頁 410313 五、發明說明（9) -- 斷請求信號的位址係包括基本位址加上補償位址。如範例 所示’基本位址是FEC0 0 0 00 h(其中b十六進位）。補償位 址是20h。該基本位址可藉由處理器、作業系統、或其它 的硬體或軟體而做可程式化。控制邏輯1;^是在導體 將致能信號提供給資料解碼器1 6 0 =>在—具體實施例中， 資料解碼器1 60會解碼資料信號的8個最低有效^立""元 (LSBs) ’並根據資料位元的狀態來維持/條解碼輸出線124 的其中一條。如果有8個資料位元’便會有多達25 輸出線1 24。 保存暫存器1 7 0係包括解碼輸出線i 24的其中每一作號線 的暫存器。每個保存暫存器係保存在相對於解碼輸出。線… 124的其中一條上的電壓狀態。其次’信號線1?2會提供用 以表=在保存暫存器170中所保存電壓狀態的信號。保存 暫存器是經由在信號線1 24的其中相對一條上的確定产费 =定（例如’具有邏輯高電壓），並經由在信號線⑶^ 其中相對一條上的非確定信號來重置。在確定和非確定 號之間的差只是相反的極性。在一具體實施例中，在二 1 52上的不同位址係控制確定或非確定信號是否在解肢 出線124上提供。在另一具體實施例中，在導體Μ*上〜 同資料信號係控制確定或非確定信號是否在解碼輸.不 1 2 4的其申特殊一條信號線上提供。 μ即參考圖3和4 ’信號線1 7 2係包括信號線丨7 2 _ 〇、 、... 、172-Χ_1，而其中每—條信號線係連接至节 寺保存暫存器170的其中每一個。中斷信號線丨2〇係包括;

第14頁 410313

五、發明說明（10) 斷信號線120-0、120-1、12〇 一2、·*· '120-N-1 ,其中每 —個係連接至該等中斷埠38的其中不同的一個。在圖4的 具體實施例中，輸入/輸出轉向表1 2 8係包括X個輸入，其 中每一個輸入係包括"傳送未定（SP)位其可稱為傳送 狀態位元）。當設定SP位元的時候，中斷訊息會傳送至處 理器。相對OR閘190、192、1 94、，·、196的輸出確定的 時候，SP位元0-N-1會設定（例如’設定成邏輯高電壓）。 該等OR閘具有該等其中一條信號線1 20的輸入及該等折中 一條信號線1 72。因此，該等其中之一連接埠38或解碼邏 輯122的t斷信號會造成所要設定的該等”位元0 — N-1的其 中之一。例如’當中斷信號線1 2 0 - 0或Ys號線1 7 2 - 〇設定的 時候，SP位元0會設定。（如果SP位元是經由低電壓設定， 該等OR閘能夠使用其它的邏輯來更換。在中斷埠38和該等 OR閘之間會具有反相器。）當確定該等信號線 ^2〜Ν—172一X_1其中相對一條的時候，SP位元N-X-1便會設 定。如此，便會存在較令斷埠38為多的sp位元。（注音' Ϊ某些的具體實施例及在某些環境中，SP位元Ο — χ-爾 电：由除了信號線12〇或172以外的信 中斷控制器34可支援邊緣總^ 在信號線152和i 54上的邊中斷請求信號的可塑性。 器160係確認該等信號線發中斷的情況中’資料解碼 的其中相對-個會設定，造中H存暫存器170 相對-條。該等信號線172::要確定信號線172的其中 該等s p位元的其中相對—：其令-條的確定會造成設定 疋°當設定S P位元的時候，該

410313 五、發明說明αι) 等保存暫存器170的其中特殊一個會經由導體178重置。此 輸入/輸出轉向輸入然後會進入會在適當的時間上傳遞的 中斷傳遞轉動方法。當中斷事件移除的時候，無需初始化 中斷請求非確定暫存器操作，因為信號本身的激勵會指示 —而且只有一中斷事件會經由信號通知。隨著輸入接腳方 法，當中斷已成功地在結合訊息結構上傳遞的時候，定義 為邊緣觸發的中斷SP位元便會重置。在中斷傳送至目的地 之前，如果多重中斷請求確定暫存器操作是在相同的輸入 /輸出轉向表輸入接收，只有一中斷事件會偵測。此行為 是與專用的接腳方法是一致的。 有關於位準觸發中斷，當裝置信號通知由多重裝置所共 用之訊號線中斷的時候，該裝置會在第一中斷激勵上送出 中斷請求操作。當該中斷信號不動作的時候，該裝置會將 中斷請求非確定訊息傳送給中斷控制器3 4。中斷控制器3 4 會維持相對保存暫存器位元的動作，直到接收非確定訊息 為止。此方法的限制是收集輸入事件的裝置和令斷控制器 會知道中斷請求係配置成位準觸發中斷事件。對於這些事 件而言，該等中斷請求非確定暫存器處理需要正確的操 作。在信號線1 1 6或1 1 8上的信號會指示是否包括邊緣或位 準觸發中斷信號。 在圖4的具體實施例中，輸入/輸出轉向表128也包括中 斷請求暫存器（I R R )位元0、1、. . . 、X - 1，其係使用在位 準觸發中斷的情況。當設定I RR位元的時候，該SP位元便 會重置。當中斷訊息由處理器所接受的時候，該I R R位元

第16頁 410313 五、發明說明（12) 便會設定。位準確定訊息送出而且不在卢 3 $ /处：^里益匯$姚1 p 上重试’或接党在串列匯流排2 8上的孔自 a > L忍。虽接收F 〇 ί邙 息的時候’該IRR位元便會重置。對於串列和並姚 傳送而言，IRR位元會重置，並寫至相對的Ε(Η暫^ 向量會符合轉向輸入的向量場。 π 〃 當中斷動作的時候’非確定信號會由週邊裝置提供給解 碼邏輯122。如果在IRK位元重置之後’相對的保存暫存哭 便會設定’然後會有另外的中斷會等待確認。該相對的sp 位元然後會設定。 圖5係詳細描述週邊裝置52的一具體實施例。位址、資 料、和其它的信號線68係包括位址線丨8〇、資料線〗82，和 其它的信號線1 8 4。中斷控制器丨74會將中斷請求信號提供 給位址線1 80的至少·某些位元。該中斷請求信號也包括在 資料線1 8 2及/或其它信號線丨8 4上的位元。在—具體實施 例中，中斷控制器1 74係包括資料暫存器，其内容係控制 週邊裝置52疋否以中斷信號、或以位址和資料信號的形 式、和有關k號的特殊細目而將中斷請求信號傳送給專用 的中斷埠。 本發明的優點是在中斷信號線4 〇上的位準觸發中斷可藉 由寫週期訊息或基於其它位址信號的訊息來更換。在一具 體實施例中’該寫週期訊息可識別中斷請求的起始σ此 外，傳迗未定位元數目可容易地增加，而無需增加專用的 中斷線。 中斷控制器3 4支援多重中斷請求信號輸入方法。然而，

_410313_ 五、發明說明（13) 為了要避免任何競賽情況的發生，在一具體實施例中，每 個中斷請求信號只有一方法會在所提供的時間上提供=各 種不同的抵達時間和速率的相互作用會與專用的連接埠 (例如，接腳）方法相同。來自裝置的多重事件動作會會產 生中斷請求確定/非確定信號，其可提供與專用連接埠相 一致的模型。 每個中斷控制器具有用以配置和任何存取到此位址空間 的唯一位址，而不管起始資源是否到達最後的目的地。如 範例所示，如果系統包括兩個輸入/輸出匯流排，第一係 包括中斷裝置，而第二係包括中斷控制器。經由中斷控制 器之唯一位址的中斷裝置能夠將中斷請求確定信號傳送至 中斷控制器。注意，此訊息方法並不需要不同於主記憶路 徑之中斷的’旁通’路徑。信號通知中斷請求確定信號會具 有送出任何先前寫處理的效果。 額外的資訊和具體實施例 該規格並未描述或例證各種廣為人知的元件、特徵、和 導體，所討論的無需對本發明的了解，而所包括的是要使 本發明模糊。此外，在構造本發明的一具體實施例中，其 在設計上具有優缺點和選擇，而其係決定在具體實施例。 有許多的方式可實現已描述和未描述的元件。 圖中的方塊邊緣係用以說明為目的，而不是要限制元件 的交界，而元件的交界可重疊。所描述元件的相對大小並 未提議實際的相對大小。箭號係顯示在一具體實施例中的 基本資料流程，但不是每個信號，例如資料流程的請求。

第18頁 410313 五 發明說明（14) 如在此所使用的"邏輯並不表示要舍紅私 體”用語是要寬廣地解釋，並包括傳導、^體控制。"導 裝置具有某些絕緣的特性。在所描二的，置，雖然該等 有中間的元件或導體。 之的凡件和導體之間存 由中斷控制器34提供給中斷控制器2 中斷控制器2 4接收接收之前，在主橋 斷況息會在由 排2 6、及/或串列匯流排2 8中改變。例。6處理器匯流 34所提供的中斷訊息位元能夠反 〇，由中斷控制器 編碼/解碼邏輯、或其它的電路增八次編碼。位址位元能由 在一具體實施例中，主橋接器1 6 徘26上傳达中斷訊息的能力。 牡处里π u 未將輸入/輸出轉向表128連接sV ς - - — 7 咬獲至編碼/解碼邏輯148。如圖 b所不，在另—具體實施例中， ^科i ^戈 列Pi、-*扭9 l v由 橋接為1 6並未包括在串 J C机排28上傳迠中斷訊息的能力。在該且 串列匯流排控制器144及所去、貝中 器16。 的寺體亚未包括在主橋接 4 — ΐ體實施射’在處理器匯流排26上的信號是雙相 弟一相位令，如果Aa3#位元是〇,該中斷處理類 5疋（私定），如果Aa3#位元是1 ，該類型會重新傳入 ·在&第—相位中’ A b 5 #和A b 6 ΐ位元ο 〇係指示實際的 能’也$悲'’而a b 5 S和A b 6 #位元〇 1係指示邏輯的目的地模 和❶6#位元11係指示E0卜Aa3#和Ab6;位元0和1 及“Μ、Ab5#、和Ab6;位元11Q係保留。 忒％保存暫存器及SP位元能是與導體124並聯。

第19頁 案號热ϋ13 g?年？月0曰 修正 五、發明說明（15) 〆(年J月rp , ·? 1 ^ 中斷控制器34並不必要是主橋接器1 6的部份。可以 週邊裝置（中斷裝置或PC I裝置）和中斷控制器之間的中斷 路由器。解碼邏輯1 2 2能夠是外部的中斷控制器3 4。 M在一具體實施例"用語係表示特殊的特徵、結構、或特 性，其係緊接在包括在本發明的至少一具體實施例的用 語，而且包括在本發明的多於一具體實施例中。而且，在 規格中的各種不同地方所初現的”在一具體實施例"用語並 不需要所有皆參考相同的具體實施例。 ”連接"和"耦合11和相關用語係使用在操作上，而並未限 制在直接的連接或耦合處理。如果規格描述包括元件或特 徵''可”、"能夠”' "應能h 、或”可能"、或具有特徵，該特 殊的元件或特徵並不需要包括或具有特徵。”響應"用語係 包括完全或部份的響應。 在具有此所揭示優點技藝的技術係歸功於來自先前的描 述和圖式的許多其它變化可在本發明的範圍中達成。因 此，隨後的申請專利範圍係包括定義本發明範圍的任何修 改。 元件符號說明 10 電腦系統 12 處理器 16 主橋接器 2 0 輸入/輸出匯流排 24 中斷控制器 26 處理器匯流排 28 串列匯流排

O:\56\56425.ptc 第20頁 2000.08.18. 020 410313 _案珑 87121^2 V 年？月 Π 曰_i±L· 五、發明說明（16) 34 中斷控制器 38 中斷埠 4 0 中斷請求線 42 位址、資料、和其它連接埠 44 位址、資料、和其它信號線 50 '52 '54 '56 '58 週邊裝置 62 中斷信號線 64、68 位址、資料、和其它信號線 72 轉接器 7 4 '76 信號線 82 橋接器 84、 86、 90、 92 '94、 96、 98 信號線 1 04 位址埠 106 資料埠 108 其它連接埠 114 位址線 116 資料線 118 其它信號線 120 導體 122 解碼邏輯 124 導體 128 輸入/輸出轉向表 130 控制邏輯 144 串列匯流排控制器 148 編碼/解碼邏輯

O:\56\56425.ptc 第20a頁 2000. 08.18. 021 _案號871马变办^ 3 Ο年y月i?曰 修正 五、發明說明（17) ^ 152 > 154 位址和資料線 1 58 位址解碼器 1 60 資料解碼器 162 導體 1 64 導體 170 保存暫存器 172 信號信 174 中斷控制器 178 導體 180 位址線 182 資料線 1 84 其它信號線 190 、 192 、 194 、 196 OR 問

O:\56V56425.ptc 第20b頁 2000. 08. 18.022

Claims (1)

1. 六、申請專利範圍 1. 一種裝置*包括： 位址及資料埠，其係以位址信號和資料信號的形式來 接收中斷請求信號； 解碼邏輯，其係接收至少某些該等位址信號和資料信 號，並在該解碼邏輯的數條解碼輸出線的其中一條提供解 碼信號；及 一轉向表，其係包括設定成響應於該解碼信號的傳送 未定位元" 2. 如申請專利範圍第1項之裝置，還包括設定成響應於 該解碼信號確定的保存暫存器。 3. 如申請專利範圍第1項之裝置，其中該中斷請求信號 係該等位址信號、該等資料信號、及其它信號的形式。 4. 如申請專利範圍第1項之裝置，其中該裝置係橋接 哭 〇 5. —種裝置，包括： 專用之令斷埠，以便接收令斷請求信號； 位址及資料埠，其能夠以位址信號及資料信號的形式 來接收中斷請求信號； 解碼邏輯，其能夠響應所接收之以位址信號和資料信 號的形式之中斷請求信號而在數條解碼輸出線的其中一條 提供解碼信號； 一轉向表，其係包括響應於在專用中斷埠上的中斷請 求信號或響應於該解碼信號而待設定的傳送未定位元。 6. 如申請專利範圍第5項之裝置，其中OR閘係位在該等

   -41031^- 六、申請專利範圍 中斷埠、部份解碼線、及轉向表之間。 7. —種裝置，包括： 專用之中斷埠.，以接收來自中斷請求線的中斷請求信 號； 位址及資料埠，以接收位址及資料信號； 解碼邏輯，以接收至少部份位址及資料信號，並解碼 來自該等信號的中斷請求信號；及 轉向及控制電路，其係耦合至專用的中斷請求埠，而 解碼邏輯係接收來自中斷埠的中斷請求信號、及來自解碼 邏輯的中斷請求信號、並響應該信號來提供中斷訊息。 8. 如申請專利範圍第7項之裝置，其中由解碼邏輯所提 供的該中斷請求信號係相同於由該等專用的中斷埠所提供 的該中斷請求信號。 9. 如申請專利範圍第7項之裝置，其中該轉向和控制電 路係包括輸入/輸出轉向表。 1 0.如申請專利範圍第7項之裝置，其中該解碼邏輯係包 括在中斷控制器。 1 1. 一種裝置，包括： 專用之中斷埠，以接收來自中斷請求線的中斷請求 信號； 位址及資料璋，以接收位址及資料信號； 解碼邏輯，以接收至少某些位址及資料信號，並解 碼來自該等信號的中斷請求信號；及 輸入/輸出轉向表，其係耦合至專用的中斷請求埠，

   第22頁 410313 六、申請專利範圍 而解碼邏輯係接收來自中斷埠的中斷請求信號、及來自該 解碼邏輯的中斷請求信號、並響應該信號來提供中斷訊 息。 1 2.如申請專利範圍第1 1項之裝置，其中由解碼邏輯所 提供的該中斷請求信號係相同於由該等專用的中斷终所提 供的該中斷請求信號。 1 3.如申請專利範圍第1 1項之裝置，其中該解碼邏輯係 包含於一中斷控制器。 1 4. 一種電腦系統，包括： 一處理器； 一輸入/輸出匯流排； 週邊裝置，其係連接至該輪入/輸出匯流排；及 一橋接器包括： 專用之中斷埠，以接收中斷請求信號； 位址及資料埠，以接收位址及資料信號； 解碼邏輯，以接收至少某些的位址及資料信號， 並解碼來自該等信號的中斷請求信號；及 轉向和控制電路，其係耦合至專用的中斷請求 埠，而解碼邏輯係接收來自中斷埠的中斷請求信號、及來 自解碼邏輯的中斷請求信號、並響應該信號來提供中斷訊 息。 1 5.如申請專利範圍第1 4項之系統，其中至少一週邊裝 置係經由該等專用的中斷埠而提供中斷請求信號，而至少 一週邊裝置是經由該等位址及資料埠而以寫週期的形式來

   第23頁 410313

   第24頁